ADI时钟： 优化和支持JESD204B接口

时钟抖动衰减器旨在支持JESD204B串行接口标准，用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA) JESD204B接口专门针对高数据速率系统设计需求而开发，ADI的时钟抖动衰减器内置支持和增强该接口标准特性的独特功能。
观看此在线研讨会视频
( 需要注册 )
  • 演讲人
  • Jeff Keip

    高速DDS产品部门高级营销经理

Jeff Keip是负责ADI公司高速DDS产品部门的高级营销经理。 他在ADI公司负责高速DDS产品的产品定义和发展规划已超过9年。 他拥有加州大学戴维斯分校电气工程学士学位，也是DDS可编程模数功能的主要发明者。

  • 演讲人
  • Tunc Cenger

    产品线总监

Tunc Cenger是ADI公司的频率产生和高数据速率产品线总监。 他具有15年以上的半导体行业经验，拥有伊斯坦布尔技术大学电气工程学士学位(BSEE)以及一项专利。