

可提供评估板



IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

MAX5969A/MAX5969B

概述

特性

MAX5969A/MAX5969B为用电设备(PD)提供符合以太网供电(PoE)系统IEEE® 802.3af/at标准的完整接口。MAX5969A/MAX5969B为PD提供检测信号、分级信号以及带有浪涌电流控制的集成隔离功率开关。发生浪涌期间，MAX5969A/MAX5969B将电流限制在180mA以内，直到隔离功率MOSFET完全开启后切换到较高的限流值(720mA至880mA)。器件具有输入UVLO，带有较宽的滞回和长周期干扰脉冲屏蔽，以补偿双绞线电缆的阻性衰减，确保上电/掉电期间无干扰传输。MAX5969A/MAX5969B输入端能够承受高达100V的电压。

MAX5969A/MAX5969B支持IEEE 802.3at标准规定的2级事件分级方法，并提供一个信号用于指示2类供电设备(PSE)的侦测情况。器件检测墙上适配器电源的连接状态，允许从PoE电源平滑切换到墙上适配器电源。

MAX5969A/MAX5969B还提供电源就绪(PG)信号、2级电流限制和折返式热保护以及di/dt限制。

MAX5969A/MAX5969B采用节省空间的10引脚、3mm x 3mm、TDFN封装，工作在-40°C至+85°C扩展级温度范围。

- ◆ 兼容于IEEE 802.3af/at
- ◆ 2级事件分级
- ◆ 简易的墙上适配器接口
- ◆ 0至5级PoE分级
- ◆ 100V绝对最大额定输入
- ◆ 180mA最大浪涌电流限制
- ◆ 正常工作期间电流限制在720mA至880mA
- ◆ 电流限制和折返式保护
- ◆ 传统的36V UVLO (MAX5969A)
- ◆ IEEE 802.3af/at兼容、40V UVLO (MAX5969B)
- ◆ 过热保护
- ◆ 增强散热的3mm x 3mm、10引脚TDFN封装

订购信息

PART	TEMP RANGE	PIN-PACKAGE	UVLO THRESHOLD (V)
MAX5969AETB+	-40°C to +85°C	10 TDFN-EP*	35.4
MAX5969BETB+	-40°C to +85°C	10 TDFN-EP*	38.6

+表示无铅(Pb)/符合RoHS标准的封装。

*EP = 裸焊盘。


应用

引脚配置

IEEE 802.3af/at用电设备

IP电话、无线接点、IP安全摄像机

WiMAX™基站



IEEE是美国电子和电气工程师协会的注册服务标志。

WiMAX是WiMAX论坛的商标。



本文是英文数据资料的译文，文中可能存在翻译上的不准确或错误。如需进一步确认，请在您的设计中参考英文资料。

有关价格、供货及订购信息，请联络Maxim亚洲销售中心：10800 852 1249 (北中国区)，10800 152 1249 (南中国区)，或访问Maxim的中文网站：china.maxim-ic.com。

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

ABSOLUTE MAXIMUM RATINGS

V _{DD} to V _{SS}	-0.3V to +100V	Package Thermal Resistance (Note 2)	
DET, RTN, WAD, PG, $\overline{2EC}$ to V _{SS}	-0.3V to +100V	θ_{JA}	4°C/W
CLS to V _{SS}	-0.3V to +6V	θ_{JC}	9°C/W
Maximum Current on CLS (100ms maximum)	100mA	Operating Temperature Range	-40°C to +85°C
Continuous Power Dissipation (T _A = +70°C) (Note 1)		Maximum Junction Temperature	+150°C
10-Pin TDFN (derate 24.4mW/°C above +70°C)		Storage Temperature Range	-65°C to +150°C
Multilayer Board	1951mW	Soldering Temperature (reflow)	+260°C

Note 1: Maximum power dissipation is obtained using JEDEC JESD51-5 and JESD51-7 specifications.

Note 2: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to china.maxim-ic.com/thermal-tutorial.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{IN} = (V_{DD} - V_{SS}) = 48V, R_{DET} = 24.9k Ω , R_{CLS} = 619 Ω . RTN, WAD, PG, and $\overline{2EC}$ unconnected, all voltages are referenced to V_{SS}, unless otherwise noted. T_A = T_J = -40°C to +85°C, unless otherwise noted. Typical values are at T_A = +25°C.) (Note 3)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
DETECTION MODE							
Input Offset Current	I _{OFFSET}	V _{IN} = 1.4V to 10.1V (Note 4)			10	μ A	
Effective Differential Input Resistance	dR	V _{IN} = 1.4V up to 10.1V with 1V step, V _{DD} = RTN = WAD = PG = $\overline{2EC}$ (Note 5)	23.95	25.00	25.5	k Ω	
CLASSIFICATION MODE							
Classification Disable Threshold	V _{TH,CLS}	V _{IN} rising (Note 6)	22.0	22.8	23.6	V	
Classification Stability Time				0.2		ms	
Classification Current	I _{CLASS}	V _{IN} = 12.5V to 20.5V, V _{DD} = RTN = WAD = PG = $\overline{2EC}$	Class 0, R _{CLS} = 619 Ω	0		3.96	mA
			Class 1, R _{CLS} = 117 Ω	9.12		11.88	
			Class 2, R _{CLS} = 66.5 Ω	17.2		19.8	
			Class 3, R _{CLS} = 43.7 Ω	26.3		29.7	
			Class 4, R _{CLS} = 30.9 Ω	36.4		43.6	
		Class 5, R _{CLS} = 21.3 Ω	52.7		63.3		
TYPE 2 (802.3at) CLASSIFICATION MODE							
Mark Event Threshold	V _{THM}	V _{IN} falling	10.1	10.7	11.6	V	
Hysteresis on Mark Event Threshold				0.84		V	
Mark Event Current	I _{MARK}	V _{IN} falling to enter mark event, 5.2V \leq V _{IN} \leq 10.1V	0.25		0.85	mA	
Reset Event Threshold	V _{THR}	V _{IN} falling	2.8	4	5.2	V	
POWER MODE							
V _{IN} Supply Voltage Range					60	V	
V _{IN} Supply Current	I _Q	Measured at V _{DD}		0.27	0.55	mA	

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

MAX5969A/MAX5969B

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = (V_{DD} - V_{SS}) = 48V$, $R_{DET} = 24.9k\Omega$, $R_{CLS} = 619\Omega$. RTN, WAD, PG, and $\overline{2EC}$ unconnected, all voltages are referenced to V_{SS} , unless otherwise noted. $T_A = T_J = -40^\circ C$ to $+85^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 3)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
VIN Turn-On Voltage	VON	VIN rising	MAX5969A	34.3	35.4	36.6	V
			MAX5969B	37.2	38.6	40	
VIN Turn-Off Voltage	VOFF	VIN falling		30			V
VIN Turn-On/-Off Hysteresis (Note 7)	VHYST_UVLO	MAX5969A		4.2			V
		MAX5969B		7.3			
VIN Deglitch Time	tOFF_DLY	VIN falling from 40V to 20V (Note 8)		30	120		μs
Inrush to Operating Mode Delay	tDELAY	tDELAY = minimum PG current pulse width after entering into power mode		80	96	112	ms
Isolation Power MOSFET On-Resistance	RON_ISO	IRTN = 600mA	TJ = +25°C	0.5		0.7	Ω
			TJ = +85°C	0.65		1	
			TJ = +125°C	0.8			
RTN Leakage Current	IRTN_LKG	VRTN = 12.5V to 30V		10			μA
CURRENT LIMIT							
Inrush Current Limit	IINRUSH	During initial turn-on period, VRTN = 1.5V		90	135	180	mA
Current Limit During Normal Operation	ILIM	After inrush completed, VRTN = 1V		720	800	880	mA
Foldback Threshold		VRTN (Note 9)		13		16.5	V
LOGIC							
WAD Detection Threshold	VWAD-REF	VWAD rising, VIN = 14V to 48V (referenced to RTN)		8	9	10	V
WAD Detection Threshold Hysteresis		VWAD falling, VRTN = 0V, VSS unconnected		0.725			
WAD Input Current	IWAD-LKG	VWAD = 10V (referenced to RTN)		3.5			μA
$\overline{2EC}$ Sink Current		$\overline{2EC} = 3.5V$ (referenced to RTN), VSS unconnected		1	1.5	2.25	mA
$\overline{2EC}$ Off-Leakage Current		$\overline{2EC} = 48V$		1			μA
PG Sink Current		VRTN = 1.5V, VPG = 0.8V, during inrush period		125	230	375	μA
PG Off-Leakage Current		VPG = 48V		1			μA
THERMAL SHUTDOWN							
Thermal-Shutdown Threshold	TSD	TJ rising		+140			°C
Thermal-Shutdown Hysteresis		TJ falling		28			°C

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

ELECTRICAL CHARACTERISTICS (continued)

($V_{IN} = (V_{DD} - V_{SS}) = 48V$, $R_{DET} = 24.9k\Omega$, $R_{CLS} = 619\Omega$. RTN , WAD , PG , and $\overline{2EC}$ unconnected, all voltages are referenced to V_{SS} , unless otherwise noted. $T_A = T_J = -40^\circ C$ to $+85^\circ C$, unless otherwise noted. Typical values are at $T_A = +25^\circ C$.) (Note 3)

Note 3: All devices are 100% production tested at $T_A = +25^\circ C$. Limits over temperature are guaranteed by design.

Note 4: The input offset current is illustrated in Figure 1.

Note 5: Effective differential input resistance is defined as the differential resistance between V_{DD} and V_{SS} . See Figure 1.

Note 6: Classification current is turned off whenever the device is in power mode.

Note 7: UVLO hysteresis is guaranteed by design, not production tested.

Note 8: A 20V glitch on input voltage that takes V_{DD} below V_{ON} shorter than or equal to t_{OFF_DLY} does not cause the MAX5969A/MAX5969B to exit power-on mode.

Note 9: In power mode, current-limit foldback is used to reduce the power dissipation in the isolation MOSFET during an overload condition across V_{DD} and RTN .




图1. 有效差分输入电阻/偏移电流


IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

典型工作特性


($V_{IN} = (V_{DD} - V_{SS}) = 54V$, $R_{DET} = 24.9k\Omega$, $R_{CLS} = 619\Omega$. R_{TN} , WAD , PG , and $\overline{2EC}$ unconnected; all voltages are referenced to V_{SS} .)

MAX5969A/MAX5969B


**INPUT CURRENT (DETECTION)
vs. INPUT VOLTAGE**




**SIGNATURE RESISTANCE
vs. INPUT VOLTAGE**




**INPUT OFFSET CURRENT
vs. INPUT VOLTAGE**




**INPUT CURRENT (CLASSIFICATION)
vs. INPUT VOLTAGE**




CLASSIFICATION SETTLING TIME




$\overline{2EC}$ SINK CURRENT vs. $\overline{2EC}$ VOLTAGE




PG SINK CURRENT vs. PG VOLTAGE



**INRUSH CURRENT LIMIT
vs. R_TN VOLTAGE**



**NORMAL OPERATION CURRENT LIMIT
vs. R_TN VOLTAGE**




IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET


典型工作特性(续)

($V_{IN} = (V_{DD} - V_{SS}) = 54V$, $R_{DET} = 24.9k\Omega$, $R_{CLS} = 619\Omega$. RTN, WAD, PG, and $\overline{2EC}$ unconnected; all voltages are referenced to V_{SS} .)

INRUSH CONTROL WAVEFORM WITH
TYPE 2 CLASSIFICATION



ENTERING POWER MODE WITH
TYPE 2 CLASSIFICATION



IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET


引脚说明

MAX5969A/MAX5969B

引脚	名称	功能
1	V _{DD}	正电源输入。在V _{DD} 和V _{SS} 之间连接一个68nF(最小值)的旁路电容。
2	DET	检测电阻输入。在DET和V _{DD} 之间连接一个特征电阻(R _{DET} = 24.9kΩ)。
3	N.C.	无连接，没有内部连接。
4	I.C.	内部连接，悬空。
5	V _{SS}	负电源输入。V _{SS} 连接到集成隔离n沟道功率MOSFET的源极。
6	RTN	隔离MOSFET的漏极。RTN连接至集成隔离n沟道功率MOSFET的漏极，如典型应用电路所示，将RTN连接至后续的DC-DC转换器地。
7	WAD	墙上电源适配器检测器输入。当V _{DD} - V _{SS} 超过标记事件门限时，使能墙上适配器检测。当WAD与RTN之间的电压大于9V时，将进行检测。当连接墙上电源适配器时，断开隔离n沟道功率MOSFET，开启2EC吸电流电路。当不使用墙上电源适配器或其它辅助电源时，将WAD直接连接至RTN。
8	PG	电源就绪指示开漏输出。热插拔MOSFET开关导通时，PG将吸收230μA电流以禁止后续的DC-DC转换器，直至热插拔开关完全导通。检测、分级和稳压供电模式下，禁止PG吸电流。
9	2EC	低电平有效2级事件分级检测或墙上适配器检测输出。当检测到2类PSE或墙上适配器时，使能2EC处的1.5mA吸电流。当由2类PSE供电时，在隔离MOSFET完全开启后，2EC吸电流使能，并锁定为低电平，直到V _{IN} 下降至UVLO门限以下。当墙上适配器电源(通常大于9V)作用到WAD和RTN之间时，2EC也会有效。WAD触发2EC时，不会锁定2EC。
10	CLS	分级电阻输入。在CLS和V _{SS} 之间连接电阻(R _{CLS})，设置所要求的分级电流。关于特定PD分级对应的电阻值，请参见Electrical Characteristics表中的分级电流指标。
—	EP	裸焊盘。请勿将EP作为V _{SS} 的电气连接，EP通过电阻通路内部连接至V _{SS} ，在外部必须连接至V _{SS} 。为了优化散热，可将裸焊盘焊接到较大的覆铜电源层。

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET


简化框图



IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

典型工作电路

MAX5969A/MAX5969B



IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

详细说明

工作模式

根据输入电压($V_{IN} = V_{DD} - V_{SS}$)的不同, MAX5969A/MAX5969B有4种不同的工作模式: PD检测、PD分级、标记事件和PD供电模式。当输入电压在1.4V和10.1V之间时, 器件进入PD检测模式; 当输入电压在12.6V和20V之间时, 器件进入PD分级模式; 一旦输入电压超过 V_{ON} , 器件则进入PD供电模式。

检测模式($1.4V \leq V_{IN} \leq 10.1V$)

检测模式下, PSE向 V_{IN} 施加1.4V至10.1V范围(最小步长为1V)的两个电压, 并记录这两点处的电流测量值。然后, PSE计算 $\Delta V/\Delta I$ 以确保连接了24.9k Ω 特征电阻。在 V_{DD} 和DET之间连接特征电阻(R_{DET}), 以确保正确的特征检测。检测模式下, MAX5969A/MAX5969B将DET拉低。当输入电压超过12.5V时, DET变为高阻态。检测模式下, MAX5969A/MAX5969B的大多数内部电路都处于关断状态, 偏置电流小于10 μ A。

如果PD电压反向, 请在输入端安装保护二极管, 以防止对MAX5969A/MAX5969B内部造成损坏(参见典型应用电路)。由于PSE利用斜率($\Delta V/\Delta I$)计算特征电阻, 可以不考虑保护二极管造成的直流偏置, 不会影响检测过程。

分级模式($12.6V \leq V_{IN} \leq 20V$)

分级模式下, PSE根据PD所需的功耗对PD进行分级, 使PSE能够有效管理功率分配。0至5级的定义如表1所示(IEEE 802.3af/at标准仅定义了0至4级, 5级用于特殊要求)。CLS与 V_{SS} 之间连接一个外部电阻(R_{CLS}), 用于设置分级电流。

PSE通过向PD输入施加电压并测量PSE输出的电流来确定PD的级别。当PSE施加的电压在12.6V和20V之间时, MAX5969A/MAX5969B的电流特性值如表1所示。PSE使用分级电流信息来对PD功率要求进行分级。分级电流包括 R_{CLS} 吸收的电流和MAX5969A/MAX5969B的电源电流, 所以PD吸收的总电流在IEEE 802.3af/at标准的指标范围之内。当器件处于供电模式时, 则关闭分级电流。

2级事件分级和检测

在2级事件分级期间, 2类PSE侦测PD进行两次分级。第一次分级事件中, PSE产生12.6V至20V的输入电压, MAX5969A/MAX5969B将得到所设置的负载 I_{CLASS} 。PSE随后将侦测电压降至10.1V标记事件门限以下, MAX5969A/MAX5969B将提供标记电流(I_{MARK}), 然后重复一次该过程。

表1. 设置分级电流

CLASS	MAXIMUM POWER USED BY PD (W)	RCLS (Ω)	VIN* (V)	CLASS CURRENT SEEN AT VIN (mA)		IEEE 802.3af/at PSE CLASSIFICATION CURRENT SPECIFICATION (mA)	
				MIN	MAX	MIN	MAX
0	0.44 to 12.95	619	12.6 to 20	0	4	0	5
1	0.44 to 3.94	117	12.6 to 20	9	12	8	13
2	3.84 to 6.49	66.5	12.6 to 20	17	20	16	21
3	6.49 to 12.95	43.7	12.6 to 20	26	30	25	31
4	12.95 to 25.5	30.9	12.6 to 20	36	44	35	45
5	> 25.5	21.3	12.6 to 20	52	64	—	—

* V_{IN} 为MAX5969A/MAX5969B输入 V_{DD} 与 V_{SS} 之间的测量电压。

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

MAX5969A/MAX5969B

当MAX5969A/MAX5969B由2类PSE供电时，内部隔离n沟道MOSFET完全开启后，2级事件识别输出 $\overline{2EC}$ 变为低电平。除非 V_{DD} 低于 V_{THR} 而复位2类PSE检测标识的锁定输出，否则当 V_{DD} 低于UVLO门限(V_{OFF})时， $\overline{2EC}$ 吸电流关闭；当 V_{DD} 高于UVLO门限(V_{ON})时， $\overline{2EC}$ 吸电流开启。

此外，MAX5969A/MAX5969B由外部墙上电源适配器供电时， $\overline{2EC}$ 输出也可作为墙上适配器检测输出，详细信息请参考墙上电源适配器检测和工作部分。

供电模式(唤醒模式)

当 V_{IN} 上升到欠压锁定门限(V_{ON})以上时，MAX5969A/MAX5969B进入供电模式。当 V_{IN} 上升到 V_{ON} 以上时，MAX5969A/MAX5969B开启内部n沟道隔离MOSFET，将 V_{SS} 连接至RTN，内部浪涌电流限制设置为135mA（典型值）。当RTN处的电压接近 V_{SS} 并且浪涌电流降至浪涌门限以下时，隔离MOSFET完全开启。一旦完全开启隔离MOSFET，MAX5969A/MAX5969B将电流限制更改为800mA。在功率MOSFET完全开启之前，电源就绪开漏输出(PG)保持为低电平，持续时间至少为 t_{DELAY} ，以在浪涌期间禁止后续的DC-DC转换器。

欠压锁定

MAX5969A/MAX5969B的工作电压高达60V，电路开启UVLO门限(V_{ON})为35.4V/38.6V；电路关闭UVLO门限(V_{OFF})为31V。当输入电压高于 V_{ON} 时，MAX5969A/MAX5969B进入供电模式，内部MOSFET开启。当输入电压低于 V_{OFF} 的时间超过 t_{OFF_DLY} 时，MOSFET断开。

电源就绪输出

利用开漏输出(PG)可以在n沟道隔离MOSFET完全开启之前禁用后续的DC-DC转换器。内部隔离MOSFET完全开启之前，PG拉低至 V_{SS} ，保持时间为 t_{DELAY} 。当退出热关断状态时，PG也拉至低电平。

热关断保护

MAX5969A/MAX5969B具有热关断保护功能，避免过热。如果结温超过+140°C热关断门限，MAX5969A/MAX5969B将关断内部功率MOSFET和 $\overline{2EC}$ 吸电流。当结温下降到低于+112°C时，器件进入浪涌模式，然后恢复至供电模式。浪涌模式可确保内部功率MOSFET开启之前关闭后续的DC-DC转换器。

墙上电源适配器检测和工作

对于使用类似于墙上电源适配器的辅助电源向PD供电的应用，MAX5969A/MAX5969B提供墙上电源适配器检测功能。一旦输入电压($V_{DD} - V_{SS}$)超过标记事件门限，MAX5969A/MAX5969B将使能墙上适配器检测功能。墙上电源适配器连接在WAD与RTN之间。当WAD与RTN之间的电压高于9V时，MAX5969A/MAX5969B检测墙上电源适配器。当检测到墙上电源适配器时，内部n沟道隔离MOSFET断开，开启 $\overline{2EC}$ 吸电流，如果 V_{IN} 处于分级范围之内，则禁止分级电流。

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

应用信息

采用12V适配器工作 布局步骤

谨慎的PCB布局对于获得高效率、低EMI性能至关重要。为了得到最佳性能，请按照以下原则设计布局：

1) 将输入电容、分频电阻和瞬态电压抑制器尽可能靠近MAX5969A/MAX5969B放置。

- 2) 对需要耗散功率的器件(例如：MAX5969A/MAX5969B和外部二极管)使用大尺寸SMT元件焊盘。
- 3) 大功率通路使用短且宽的引线。
- 4) 参考MAX5969评估板布局。





图2. 使用12V墙上电源适配器的典型配置

IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

典型应用电路

MAX5969A/MAX5969B



IEEE 802.3af/at兼容、用电设备接口控制器， 集成功率MOSFET

芯片信息

PROCESS: BiCMOS

封装信息

如需最近的封装外形信息和焊盘布局，请查询china.maxim-ic.com/packages。请注意，封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符，但封装图只与封装有关，与RoHS状态无关。

封装类型	封装编码	文档编号
10 TDFN-EP	T1033+1	21-0137

Maxim北京办事处

北京8328信箱 邮政编码 100083

免费电话: 800 810 0310

电话: 010-6211 5199

传真: 010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

14 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**

© 2009 Maxim Integrated Products

Maxim是Maxim Integrated Products, Inc.的注册商标。