



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

MAX7030

概述

MAX7030是基于晶振、用于发送和接收ASK/OOK数据的N分频收发器，其出厂预置载波频率为315MHz、345MHz[†]或433.92MHz，数据传输速率高达33kbps (曼彻斯特编码)或66kbps (NRZ码)。该器件可为50Ω负载提供+10dBm的典型输出功率，典型接收灵敏度为-114dBm。MAX7030具有独立的发送和接收引脚(PAOUT和LNAIN)，内部RF开关用于发送、接收引脚与共用天线的连接控制。

MAX7030的发送频率由一个16位分数N分频锁相环(PLL)产生，接收器的本振(LO)频率则由整数N分频锁相环产生。由于分数N分频PLL可将发送频率预置为高于接收本振频率10.7MHz，所以这种混合结构无需独立的发送和接收晶体参考振荡器。接收器依然采用固定N分频PLL，避免了分数N分频PLL较高的电流消耗，尽可能降低了接收器的电流损耗。所有的频率发生器元件都已集成在芯片内，只需一个晶体、一个10.7MHz的IF滤波器和一些分立元件即可实现一套完整的天线/数字数据解决方案。

MAX7030采用小尺寸5mm x 5mm、32引脚、薄型QFN封装，适用于汽车级的温度范围-40°C至+125°C。

特性

- ◆ 单电源供电：+2.1V至+3.6V或+4.5V至+5.5V
- ◆ 单晶体收发器
- ◆ 出厂预置频率(无串口需求)
- ◆ ASK/OOK调制
- ◆ 为50Ω负载提供+10dBm输出功率
- ◆ 内置TX/RX开关
- ◆ 内置发送和接收PLL、VCO和环路滤波器
- ◆ > 45dB的镜频抑制
- ◆ 典型RF灵敏度为*：-114dBm
- ◆ 可由外部滤波器选择IF带宽
- ◆ < 12.5mA的发送模式电流
- ◆ < 6.7mA的接收模式电流
- ◆ < 800nA的关断电流
- ◆ 快速上电使能，< 250μs
- ◆ 小尺寸、32引脚、薄型QFN封装

*0.2% BER，4kbps曼彻斯特编码数据，280kHz IF带宽。

应用

双向遥控钥匙
安全系统
家庭自动化
遥控
遥感
烟雾报警器
车库开门器
本地自动测量系统

订购信息

PART	TEMP RANGE	PIN-PACKAGE
MAX7030_ATJ+	-40°C to +125°C	32 Thin QFN-EP**

+表示无铅(Pb)/符合RoHS标准的封装。

**EP = 裸焊盘。

注：MAX7030提供工厂预置的工作频率，完整的产品列表见产品选型指南。

产品选型指南

PART	CARRIER FREQUENCY (MHz)
MAX7030LATJ+	315
MAX7030MATJ+ [†]	345
MAX7030HATJ+	433.92

[†]供货状况请与工厂联系。

引脚配置、典型应用电路和功能框图在数据资料的最后给出。



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

ABSOLUTE MAXIMUM RATINGS

HVIN to GND	-0.3V to +6.0V
PAVDD, AVDD, DVDD to GND	-0.3V to +4.0V
ENABLE, T/R, DATA, AGC0, AGC1, AGC2 to GND	-0.3V to (V _{HVIN} + 0.3V)
All Other Pins to GND	-0.3V to (V _{VDD} + 0.3V)

Continuous Power Dissipation (T _A = +70°C) 32-Pin Thin QFN (derate 21.3mW/°C above +70°C)	1702mW
Operating Temperature Range	-40°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C
Soldering Temperature (reflow)	+260°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC ELECTRICAL CHARACTERISTICS

(Typical Application Circuit, 50Ω system impedance, V_{AVDD} = V_{DVDD} = V_{HVIN} = V_{PAVDD} = +2.1V to +3.6V, f_{RF} = 315MHz, 345MHz, or 433.92MHz, T_A = -40°C to +125°C, unless otherwise noted. Typical values are at V_{AVDD} = V_{DVDD} = V_{HVIN} = V_{PAVDD} = +2.7V, T_A = +25°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Supply Voltage (3V Mode)	V _{DD}	HVIN, PAVDD, AVDD, and DVDD connected to power supply	2.1	2.7	3.6	V
Supply Voltage (5V Mode)	HVIN	PAVDD, AVDD, and DVDD unconnected from HVIN, but connected together	4.5	5.0	5.5	V
Supply Current	I _{DD}	Transmit mode, PA off, V _{DATA} at 0% duty cycle (Note 2)	f _{RF} = 315MHz	3.5	5.4	mA
			f _{RF} = 434MHz	4.3	6.7	
		Transmit mode, V _{DATA} at 50% duty cycle (Notes 3, 4)	f _{RF} = 315MHz	7.6	12.3	
			f _{RF} = 434MHz	8.4	13.6	
		Transmit mode, V _{DATA} at 100% duty cycle (Note 2)	f _{RF} = 315MHz	11.6	19.1	
			f _{RF} = 434MHz	12.4	20.4	
		TA < +85°C, typ at +25°C (Note 4)	Receiver 315MHz	6.1	7.9	μA
			Receiver 434MHz	6.4	8.3	
			Deep-sleep (3V mode)	0.8	8.8	
			Deep-sleep (5V mode)	2.4	10.9	
		TA < +125°C, typ at +125°C (Note 2)	Receiver 315MHz	6.4	8.2	mA
			Receiver 434MHz	6.7	8.4	
			Deep-sleep (3V mode)	8.0	34.2	
			Deep-sleep (5V mode)	14.9	39.3	
Voltage Regulator	V _{REG}	V _{HVIN} = 5V, I _{LOAD} = 15mA	3.0			V
DIGITAL I/O						
Input-High Threshold	V _{IH}	(Note 2)	0.9 x V _{HVIN}			V
Input-Low Threshold	V _{IL}	(Note 2)	0.1 x V _{HVIN}			V

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

DC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuit, 50Ω system impedance, $V_{AVDD} = V_{DVDD} = V_{HVIN} = V_{PAVDD} = +2.1V$ to $+3.6V$, $f_{RF} = 315MHz$, $345MHz$, or $433.92MHz$, $T_A = -40^\circ C$ to $+125^\circ C$, unless otherwise noted. Typical values are at $V_{AVDD} = V_{DVDD} = V_{HVIN} = V_{PAVDD} = +2.7V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Pulldown Sink Current		AGC0-2, ENABLE, T/R, DATA ($V_{HVIN} = 5.5V$)	20			μA
Output-Low Voltage	V _{OL}	$I_{SINK} = 500\mu A$	0.15			V
Output-High Voltage	V _{OH}	$I_{SOURCE} = 500\mu A$	V _{HVIN} -0.26			V

AC ELECTRICAL CHARACTERISTICS

(Typical Application Circuit, 50Ω system impedance, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.1V$ to $+3.6V$, $f_{RF} = 315MHz$, $345MHz$, or $433.92MHz$, $T_A = -40^\circ C$ to $+125^\circ C$, unless otherwise noted. Typical values are at $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.7V$, $T_A = +25^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
GENERAL CHARACTERISTICS						
Frequency Range			315/345/ 433.92			MHz
Maximum Input Level	P _{RFIN}		0			dBm
Transmit Efficiency 100% Duty Cycle		$f_{RF} = 315MHz$ (Note 6)	32			%
		$f_{RF} = 434MHz$ (Note 6)	30			
Transmit Efficiency 50% Duty Cycle		$f_{RF} = 315MHz$ (Note 6)	24			%
		$f_{RF} = 434MHz$ (Note 6)	22			
Power-On Time	T _{ON}	ENABLE or T/R transition low to high, transmitter frequency settled to within 50kHz of the desired carrier	200			μs
		ENABLE or T/R transition low to high, transmitter frequency settled to within 5kHz of the desired carrier	350			
		ENABLE transition low to high, or T/R transition high to low, receiver startup time (Note 5)	250			
RECEIVER						
Sensitivity		0.2% BER, 4kbps Manchester data rate, 280kHz IF BW, average RF power	315MHz	-114		dBm
			434MHz	-113		
Image Rejection			46			dB
POWER AMPLIFIER						
Output Power	P _{OUT}	T _A = $+25^\circ C$ (Note 4)	4.6	10.0	15.5	dBm
		T _A = $+125^\circ C$, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.1V$ (Note 2)	3.9	6.7		
		T _A = $-40^\circ C$, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.6V$ (Note 4)	13.1	15.8		
Modulation Depth			82			dB
Maximum Carrier Harmonics		With output-matching network	-40			dBc
Reference Spur			-50			dBc

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

AC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuit, 50Ω system impedance, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.1V$ to $+3.6V$, $f_{RF} = 315MHz$, $345MHz$, or $433.92MHz$, $T_A = -40^\circ C$ to $+125^\circ C$, unless otherwise noted. Typical values are at $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.7V$, $T_A = +25^\circ C$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
PHASE-LOCKED LOOP							
Transmit VCO Gain	K_{VCO}			340			MHz/V
Transmit PLL Phase Noise		10kHz offset, 200kHz loop BW		-68			dBc/Hz
		1MHz offset, 200kHz loop BW		-98			
Receive VCO Gain				340			MHz/V
Receive PLL Phase Noise		10kHz offset, 500kHz loop BW		-80			dBc/Hz
		1MHz offset, 500kHz loop BW		-90			
Loop Bandwidth		Transmit PLL		200			kHz
		Receive PLL		500			
Reference Frequency Input Level				0.5			V _{P-P}
LOW-NOISE AMPLIFIER/MIXER (Note 8)							
LNA Input Impedance	Z_{INLNA}	Normalized to 50Ω	$f_{RF} = 315MHz$	1 - $j4.7$			
			$f_{RF} = 434MHz$	1 - $j3.3$			
Voltage-Conversion Gain		High-gain state	$f_{RF} = 315MHz$	50			dB
			$f_{RF} = 434MHz$	45			
		Low-gain state	$f_{RF} = 315MHz$	13			
			$f_{RF} = 434MHz$	9			
Input-Referred, 3rd-Order Intercept Point	IIP_3	High-gain state		-42			dBm
		Low-gain state		-6			
Mixer-Output Impedance				330			Ω
LO Signal Feedthrough to Antenna				-100			dBm
RSSI							
Input Impedance				330			Ω
Operating Frequency	f_{IF}			10.7			MHz
3dB Bandwidth				10			MHz
Gain				15			mV/dB
ANALOG BASEBAND							
Maximum Data-Filter Bandwidth				50			kHz
Maximum Data-Slicer Bandwidth				100			kHz
Maximum Peak-Detector Bandwidth				50			kHz
Maximum Data Rate		Manchester coded		33			kbps
		Nonreturn to zero (NRZ)		66			

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

AC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuit, 50Ω system impedance, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.1V$ to $+3.6V$, $f_{RF} = 315MHz$, $345MHz$, or $433.92MHz$, $T_A = -40^\circ C$ to $+125^\circ C$, unless otherwise noted. Typical values are at $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +2.7V$, $T_A = +25^\circ C$, unless otherwise noted.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
CRYSTAL OSCILLATOR						
Crystal Frequency	f_{XTAL}			$(f_{RF} - 10.7) / 24$		MHz
Frequency Pulling by V_{DD}				2		ppm/V
Crystal Load Capacitance		(Note 7)		4.5		pF

Note 1: Supply current, output power, and efficiency are greatly dependent on board layout and PAOUT match.

Note 2: 100% tested at $T_A = +125^\circ C$. Guaranteed by design and characterization overtemperature.

Note 3: 50% duty cycle at 10kHz ASK data (Manchester coded).

Note 4: Guaranteed by design and characterization. Not production tested.

Note 5: Time for final signal detection; does not include baseband filter settling.

Note 6: Efficiency = $P_{OUT}/(V_{DD} \times I_{DD})$.

Note 7: Dependent on PCB trace capacitance.


Note 8: Input impedance is measured at the LNAIN pin. Note that the impedance at 315MHz includes the 12nH inductive degeneration from the LNA source to ground. The impedance at 434MHz includes a 10nH inductive degeneration connected from the LNA source to ground. The equivalent input circuit is 50Ω in series with $\sim 2.2pF$. The voltage conversion is measured with the LNA input-matching inductor, the degeneration inductor, and the LNA/mixer tank in place, and does not include the IF filter insertion loss.

典型工作特性


(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0V$, $f_{RF} = 433.92MHz$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ C$, unless otherwise noted.)

RECEIVER


SUPPLY CURRENT vs. SUPPLY VOLTAGE



SUPPLY CURRENT vs. RF FREQUENCY



DEEP-SLEEP CURRENT vs. TEMPERATURE












低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型工作特性(续)

(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0V$, $f_{RF} = 433.92\text{MHz}$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ\text{C}$, unless otherwise noted.)

RECEIVER







低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型工作特性(续)

(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0V$, $f_{RF} = 433.92\text{MHz}$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ\text{C}$, unless otherwise noted.)

RECEIVER











低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型工作特性(续)

(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0V$, $f_{RF} = 433.92\text{MHz}$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ\text{C}$, unless otherwise noted.)










TRANSMITTER



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型工作特性(续)

(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0V$, $f_{RF} = 433.92\text{MHz}$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ\text{C}$, unless otherwise noted.)






低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型工作特性(续)

(Typical Application Circuit, $V_{PAVDD} = V_{AVDD} = V_{DVDD} = V_{HVIN} = +3.0\text{V}$, $f_{RF} = 433.92\text{MHz}$, IF BW = 280kHz, 4kbps Manchester encoded, 0.2% BER, $T_A = +25^\circ\text{C}$, unless otherwise noted.)

TRANSMITTER



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

引脚说明

引脚	名称	功能
1	PAVDD	功放电源。在尽可能靠近引脚处接0.01μF和220pF的旁路电容到GND。
2	ROUT	包络整形输出。ROUT控制功放包络的上升和下降时间。ROUT连接到PA的上拉电感或可选的功率调节电阻。如典型应用电路所示，在尽可能靠近电感处接680pF和220pF的旁路电容到GND。
3	TX/RX1	发送/接收开关。当T/R为高电平时TX/RX1与TX/RX2短路。当T/R为低电平时TX/RX2与TX/RX1断开。功能同TX/RX2。
4	TX/RX2	发送/接收开关。一般接地。参见典型应用电路。
5	PAOUT	功放输出。该引脚需要通过一个上拉电感连接至电源(如需要包络调整则连接至ROUT)，该电感可以是连接天线的输出匹配网络的一部分。
6	AVDD	模拟电源。5V电源供电时，AVDD连至片内+3.0V稳压器。在尽可能靠近引脚处，通过0.1μF和220pF电容将AVDD旁路至GND。
7	LNAIN	低噪声放大器输入。必须交流耦合。
8	LNASRC	用于连接电感衰减电路的低噪放源极。连接一个电感至GND来设置LNA的输入阻抗。
9	LNAOUT	低噪声放大器输出。必须通过一个并联LC谐振滤波器连至AVDD。交流耦合至MIXIN+。
10	MIXIN+	混频器同相输入。必须交流耦合至LNA的输出端。
11	MIXIN-	混频器反相输入。通过一个尽可能靠近LNA LC谐振滤波器的电容旁路到AVDD。
12	MIXOUT	330Ω混频器输出。连接到10.7MHz滤波器的输入端。
13	IFIN-	330Ω中频限幅放大器反相输入。通过一个电容旁路至GND。
14	IFIN+	330Ω中频限幅放大器同相输入。连接至10.7MHz中频滤波器的输出端。
15	PDMIN	解调器输出的最低电平峰值检波器。
16	PDMAX	解调器输出的最高电平峰值检波器。
17	DS-	数据限幅器反相输入。
18	DS+	数据限幅器同相输入。
19	OP+	Sallen-Key数据滤波器的运放同相输入。
20	DF	数据滤波器反馈节点。Sallen-Key数据滤波器的反馈电容输入。
21, 25	N.C.	没有连接。该引脚不接。
22	T/R	发送/接收选择。高电平时器件处于发送模式。低电平或悬空时器件处于接收模式。该引脚在内部被拉低。
23	ENABLE	使能端。高电平时正常工作。低电平或悬空时，器件处于关断模式。
24	DATA	接收机数据输出/发送器数据输入。
26	DVDD	数字电源。在尽可能靠近引脚处接0.01μF和220pF电容旁路至GND。
27	HVIN	高电压电源输入。采用3V电源供电时，HVIN连接到AVDD，DVDD和PAVDD。采用5V电源供电时，仅HVIN接至5V。在尽可能靠近引脚处用0.01μF和220pF电容将HVIN引脚旁路到GND。

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

引脚说明(续)

引脚	名称	功能
28	AGC2	AGC使能/驻留时间控制2(MSB)。参见表1。通过一个10pF电容旁路至GND。
29	AGC1	AGC使能/驻留时间控制1。参见表1。通过一个10pF电容旁路至GND。
30	AGC0	AGC使能/驻留时间控制0(LSB)。参见表1。通过一个10pF电容旁路至GND。
31	XTAL1	晶体输入1。如果外部参考时钟通过XTAL2交流耦合输入，则旁路至GND。
32	XTAL2	晶体输入2。可用外部参考时钟交流耦合驱动XTAL2。
—	EP	裸焊盘。均匀焊接到电路板的地层，以保证正常工作。

详细说明

315MHz、345MHz和433.92MHz的CMOS收发器MAX7030加上一些外部元件即可构成从天线到数字数据接口的完整发送和接收链路。该器件专用于收发ASK数据。所有发送频率都是由一个基于分数N分频的合成器产生，可用f_{XTAL}/4096的步长非常精细地调整频率。接收本振由一个传统的基于整数N分频的合成器产生。通过选择元件，数据传输速率可以高达33kbps(曼彻斯特码)或66kbps(NRZ码)。

接收机

低噪放(LNA)

LNA是一个级联放大器，配合片外电感衰减电路，可以提供大约30dB的电压增益，该增益取决于LNA输入端的天线匹配网络和LNA输出端与混频器输入端之间的LC谐振网络。

片外电感衰减电路通过在LNASRC和GND之间连接一个电感来实现。该电感设置LNAIN输入阻抗的实部，可灵活匹配低输入阻抗的PCB带状天线。当输入阻抗为50Ω时，该电感的标称值在315MHz是12nH，在434MHz是10nH，但是该电感还受PCB走线长度的影响。LNASRC可以短接到地，增加大约1dB的灵敏度，但输入阻抗匹配必须重新优化。

连接到LNAOUT的LC谐振滤波器由L5和C9组成(参见典型应用电路)。通过选择L5和C9的值，可以谐振在所要求的RF输入频率处。该谐振频率由下式给出：

$$f = \frac{1}{2\pi\sqrt{L_{TOTAL} \times C_{TOTAL}}}$$

其中，L_{TOTAL} = L5 + L_{PARASITICS}，C_{TOTAL} = C9 + C_{PARASITICS}。

L_{PARASITICS}和C_{PARASITICS}包括PCB走线、封装引脚、混频器输入阻抗和低噪放输出阻抗等产生的电感和电容。这些寄生效应在高频时不能被忽略，可能会对谐振滤波器的中心频率产生不可预知的影响，必须通过实验优化谐振中心频率。总寄生电容值通常在5pF到7pF之间。

自动增益控制(AGC)

当AGC使能时，它监测RSSI的输出。当RSSI的输出达到1.28V时，对应于射频输入功率达到大约-55dBm，AGC打开低噪放增益衰减器。该衰减器使LNA的增益减少36dB，从而使RSSI的输出电平降低540mV到740mV。若在一段可编程的AGC驻留时间(参见表1)间隔内，RSSI输出电平始终低于680mV以下(约-59dBm射频输入)，则低噪放LNA恢复高增益模式。AGC大约有4dB的滞回。AGC增加了RSSI的动态范围，在射频输入高达0dBm，且调制深度为18dB时，MAX7030依然能产生可靠的ASK输出。AGC不是必需的，可以被关掉(见表1)。

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

表1. MAX7030的AGC驻留时间设置

AGC2	AGC1	AGC0	DESCRIPTION
0	0	0	AGC disabled, high gain selected
0	0	1	K = 11
0	1	0	K = 13
0	1	1	K = 15
1	0	0	K = 17
1	0	1	K = 19
1	1	0	K = 21
1	1	1	K = 23

AGC驻留时间设置

在功率下降到AGC切换门限后，AGC驻留定时器将使AGC在所设置的时间内保持低增益状态。在该设置时间之后，如果功率依然低于AGC切换门限，则LNA进入高增益状态。这对于ASK来说非常重要，因为被调制的数据的高电平可能高于门限，而低电平低于门限，如果没有驻留定时器，会导致AGC在每一位反复切换。

MAX7030利用三个AGC控制引脚(AGC0、AGC1、AGC2)来设置七个用户控制的驻留定时器。AGC的驻留时间是由晶体频率和AGC控制引脚的设置决定。可以用以下公式来计算驻留时间：

$$\text{驻留时间} = \frac{2^K}{f_{XTAL}}$$

K为11到23之间的十进制奇数，是由表1所示的控制引脚设置决定的。

可用下式计算K值，取比计算结果大的最接近的奇数：

$$K \geq 3.3 \times \log_{10}(\text{驻留时间} \times f_{XTAL})$$

对于曼彻斯特码(50%占空比)，驻留时间至少应设置为位周期的两倍。对于不归零(NRZ)数据，驻留时间应设置为大于1或0字符串的最长周期。例如，采用曼彻斯特码在315MHz ($f_{XTAL} = 12.679\text{MHz}$)，数据速率为2kbps (位周期 = 250μs)时，驻留时间需要大于500μs：

$$K \geq 3.3 \times \log_{10}(500\mu\text{s} \times 12.679) \approx 12.546$$

选择AGC引脚，使K为大于12.546的下一个奇数值，也就是13。即：AGC1被设置为高，AGC0和AGC2被设置为低。

混频器

MAX7030是一个镜频抑制混频器。省去了许多应用中昂贵的前端SAW滤波器。不使用SAW滤波器的好处在于增加了灵敏度，简化了天线匹配，节省了板上空间并降低了成本。

混频器单元使用一对双平衡混频器把输入RF信号直接下变频成10.7MHz的中频(IF) IQ信号，并且采用低端注入(即 $f_{LO} = f_{RF} - f_{IF}$)。镜频抑制电路组合这些信号，在整个温度范围内实现46dB的典型镜频抑制。采用低端注入是由于片内镜频抑制不支持高端注入。中频输出由一个源极跟随器驱动，被偏置为驱动330Ω阻抗，以连接片外330Ω的陶瓷中频滤波器。驱动一个330Ω负载的电压变换增益大约为20dB。注意MIXIN+和MIXIN-输入在功能上都是一样的。

整数N分频锁相环(PLL)

MAX7030利用一个固定的整数N分频PLL来产生接收本振。所有的PLL元件，包括环路滤波器、压控振荡器、电荷泵、异步24倍分频器和鉴相器都集成在片内。环路带宽大约为500kHz。RF、IF和参考频率的关系如下所示：

$$f_{REF} = (f_{RF} - f_{IF})/24$$

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

中频(IF)

中频的330Ω差分负载用来匹配片外陶瓷滤波器。内部6个交流耦合限幅放大器产生约65dB的总增益，带通滤波器中心频率为10.7MHz的中频频率，3dB带宽约10MHz。对于ASK数据，RSSI电路将中频解调到基带，产生一个正比于中频信号电平的对数值、比例约为15mV/dB的直流输出。

数据滤波器

用于解调数据的滤波器是2阶低通Sallen-Key滤波器。极点位置由两个片内电阻和两个外部电容决定。通过调整外部电容的大小可更改拐点频率，以对不同数据速率进行优化。以kHz表示的拐点频率应设置为以kbps表示的、最快曼彻斯特数据发送速率的3倍(最高NRZ数据发送速率的1.5倍)。保持拐点频率接近数据速率可以抑制高频噪声，增大接收机的灵敏度。

图1所示的结构可以产生巴特沃兹或贝塞尔响应。巴特沃兹滤波器具有非常平坦的通带幅频特性，两极点滤波器还可产生每十倍频程40dB的滚降。贝塞尔滤波器具有线性相位响应，适合数字数据滤波。使用下面的公式计算电容值，相关的系数如表2所示。

$$C_{F1} = \frac{b}{a(100\text{k}\Omega)(\pi)(f_C)}$$

$$C_{F2} = \frac{a}{4(100\text{k}\Omega)(\pi)(f_C)}$$

f_C 是理想的3dB拐点频率。

例如，选择一个拐点频率为5kHz的巴特沃兹滤波器：

$$C_{F1} = \frac{1.000}{(1.414)(100\text{k}\Omega)(3.14)(5\text{kHz})} \approx 450\text{pF}$$

$$C_{F2} = \frac{1.414}{(4)(100\text{k}\Omega)(3.14)(5\text{kHz})} \approx 225\text{pF}$$

选择标准的电容值， C_{F1} 为470pF， C_{F2} 为220pF。在典型应用电路中， C_{F1} 和 C_{F2} 分别用C16和C17表示。

数据限幅器

数据限幅器将经过数据滤波的模拟输出转换成数字信号。利用一个比较器来比较模拟输入和门限电压实现。门限电压由DS-引脚上的电压决定，它被连接到数据限幅比较器的反相输入。

很多结构都可产生数据限幅器门限值。例如，图2所示的电路仅使用一个电阻和一个电容。这个结构对滤波器模拟输出进行平均，并将门限值设为该幅度的50%。利用这个结构，当模拟信号变化时门限值会自动调整，降低产生数据误差的可能性。R和C影响门限值跟踪模拟信号幅度的速度。应确保RC电路的拐点频率远低于(大概10倍)最低数据速率。

在这个结构中，一长串NRZ编码的0或1可能使门限值偏移。如果使用曼彻斯特码那样的含有相同数量0和1的编码方案，这个结构可发挥更好的作用。

图3所示为利用高低峰值检波来产生门限值的结构。这个结构可将门限值设置为数据滤波器输出中点。




图1. Sallen-Key 低通数据滤波器

表2. 计算 C_{F1} 和 C_{F2} 系数

FILTER TYPE	a	b
Butterworth (Q = 0.707)	1.414	1.000
Bessel (Q = 0.577)	1.3617	0.618

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

MAX7030




图2. 用低通滤波器产生数据限幅门限




图3. 用峰值检波器产生数据限幅门限

峰值检波器

图3所示为带有电阻、电容的最大峰值检波器(PD_{MAX})和最小峰值检波器(PD_{MIN})，产生的直流输出电压等于经过滤波的解调信号的高低峰值。电阻提供了电容的放电途径，允许峰值检波器动态跟随数据滤波输出的电压峰值变化。

使用最高和最低峰值检波器产生一个位于数据流最高和最低电平中点的数据限幅器门限(参考数据限幅器部分和图3)。峰值检波器网络RC时间常数应至少设置为数据周期的5倍。

如果AGC增益切换或上电等突发事件使基带信号幅度产生显著变化，峰值检波器可能会捕捉到错误电平。如果检测到错误的峰值，则限幅电平不正确。当AGC状态变化时，MAX7030峰值检波器可以临时跟踪基带滤波器的输出电压修正这个问题；也可以通过使能引脚由低电平至高电平的跳变或T/R由高电平至低电平的跳变强迫峰值检测器跟踪基带滤波器的输出电压，直至所有内部电路稳定。峰值检测器表现为快速冲击/低速衰减响应，适用于高速启动和AGC恢复。

发送器

功率放大器(PA)

MAX7030的功放是高效、漏极开路、开关模式放大器。功放与适当的输出匹配网络能驱动不同阻抗的天线，包括PCB环形天线或50Ω天线。50Ω天线的输出匹配网络请参见典型应用电路。输出匹配网络抑制载波谐波并将天

线阻抗转换为PAOUT(引脚5)的最佳阻抗。PAOUT的最佳阻抗为250Ω。

当输出网络正确匹配时，PA总效率高达32%。功放本身的效率大于46%。输出功率由PAOUT处的外部电阻决定，也取决于外部天线和PA输出的天线匹配网络。

包络调整

MAX7030内部具有包络调整电阻，它接在PA的漏极开路输出和电源之间(参见典型应用电路)。在ASK模式下包络调整电阻减缓了PA的开关过程，使调制的PA输出信号有较窄的频谱带宽。

分数N分频锁相环(PLL)

MAX7030用一个完全集成的分数N分频锁相环作为发射频率合成器。所有的锁相环元件，包括环路滤波器，都在芯片内部。环路带宽大约为200kHz。

电源连接

MAX7030可由2.1V至3.6V电源供电，也可由4.5V至5.5V电源供电。如果使用4.5V至5.5V电源，芯片内的线性稳压器会把5V输入变为芯片工作需要的3V。

如MAX7030在3V电源下工作，PAVDD、AVDD、DVDD和HVIN连接到3V电源。使用5V电源时，仅HVIN接电源，把AVDD、PAVDD和DVDD连在一起。在这两种情况下，

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

DVDD、HVIN和PAVDD通过0.01μF和220pF电容旁路到GND，AVDD通过0.1μF和220pF电容旁路至GND。T/R、ENABLE、DATA和AGC0-2用10pF的电容旁路至GND。所有旁路电容尽可能靠近相应引脚。

发送/接收天线开关

MAX7030内置SPST RF开关，通过使用一些外部元件，允许发送和接收引脚共用一个天线(参见典型应用电路)。在接收模式，开关打开，功放关闭，呈现高阻，以使LNA负载减到最小。在发送模式，开关闭合，在PA输出端形成一个谐振槽路，LNA输入端RF短路。在这种模式下，外部的无源器件将PA输出耦合到天线，并可避免LNA输入受较强发送信号的影响。

开关状态由T/R引脚控制(22引脚)。T/R引脚为高电平时器件进入发送模式；T/R引脚为低电平时器件进入接收模式。

晶体振荡器(XTAL)

MAX7030的XTAL振荡器在XTAL1和XTAL2引脚之间等效为约3pF的电容。在大多数情况下，考虑PCB寄生效应，相当于加到外部晶体上4.5pF的负载电容。选择的晶体负载电容应等于MAX7030晶体振荡器电容加PCB寄生电容，这一点很重要。如果晶体的负载电容不能满足要求，那么晶振频率将偏移标称工作频率，造成参考时钟频率误差。使用更高负载电容的晶体时，参考时钟频率总是被拉高。

实际上，晶体总会受振荡器牵引。因此，晶体固有频率会低于规定频率。但如果负载电容满足要求，晶体会被牵引到指定频率。在规定晶体负载电容时已考虑了这种牵引。

如果晶体相关参数已知，额外的牵引可以被计算出来。牵引频率由下式计算：

$$f_p = \frac{C_m}{2} \left(\frac{1}{C_{CASE} + C_{LOAD}} - \frac{1}{C_{CASE} + C_{SPEC}} \right) \times 10^6$$

其中：

f_p 为晶体牵引频率的值，单位为ppm。

C_m 为晶体的动态电容。


C_{CASE} 为壳电容。

C_{SPEC} 为规定负载电容。

C_{LOAD} 为实际负载电容。

当晶体负载电容满足规定要求，即： $C_{LOAD} = C_{SPEC}$ ，牵引频率为0。

引脚配置



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环


表3. 典型应用电路的元件值

COMPONENT	VALUE FOR 433.92MHz RF	VALUE FOR 315MHz RF	DESCRIPTION
C1	220pF	220pF	10%
C2	680pF	680pF	10%
C3	6.8pF	12pF	5%
C4	6.8pF	10pF	5%
C5	10pF	22pF	5%
C6	220pF	220pF	10%
C7	0.1μF	0.1μF	10%
C8	100pF	100pF	5%
C9	1.8pF	2.7pF	±0.1pF
C10	100pF	100pF	5%
C11	220pF	220pF	10%
C12	100pF	100pF	5%
C13	1500pF	1500pF	10%
C14	0.047μF	0.047μF	10%
C15	0.047μF	0.047μF	10%
C16	470pF	470pF	10%
C17	220pF	220pF	10%
C18	220pF	220pF	10%
C19	0.01μF	0.01μF	10%
C20	100pF	100pF	5%
C21	100pF	100pF	5%
C22	220pF	220pF	10%
C23	0.01μF	0.01μF	10%
C24	0.01μF	0.01μF	10%
L1	22nH	27nH	Coilcraft 0603CS
L2	22nH	30nH	Coilcraft 0603CS
L3	22nH	30nH	Coilcraft 0603CS
L4	10nH	12nH	Coilcraft 0603CS
L5	16nH	30nH	Murata LQW18A
L6	68nH	100nH	Coilcraft 0603CS
R1	100kΩ	100kΩ	5%
R2	100kΩ	100kΩ	5%
R3	0Ω	0Ω	—
Y1	17.63416MHz	12.67917MHz	Crystal, 4.5pF load capacitance
Y2	10.7MHz ceramic filter	10.7MHz ceramic filter	Murata SFE CV10.7 series

注意：元件值受PCB布板影响。

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

典型应用电路



芯片信息

PROCESS: CMOS


封装信息

如需最近的封装外形信息和焊盘布局，请查询 china.maxim-ic.com/packages。请注意，封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符，但封装图只与封装有关，与RoHS状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
32引脚薄型QFN-EP	T3255+3	21-0140	90-0001

低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

功能框图



低成本、315MHz、345MHz和433.92MHz ASK收发器，带有分数N分频锁相环

修订历史

修订号	修订日期	说明	修改页
0	5/05	最初版本。	—
1	9/08	给每个器件型号添加+号，表示无铅/符合RoHS标准的封装；明确指出了特殊频率器件的供货状况请与工厂联系。	1
2	6/09	更正了功率放大器(PA)部分。	15
3	11/10	更新了AC Electrical Characteristics、Absolute Maximum Ratings和封装信息。	2, 5, 18

Maxim北京办事处

北京 8328信箱 邮政编码 100083

免费电话：800 810 0310

电话：010-6211 5199

传真：010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

20 **Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600**

© 2010 Maxim Integrated Products

Maxim是Maxim Integrated Products, Inc.的注册商标。