

可提供评估板



300MHz至450MHz ASK接收器， 内置IF滤波器

MAX7036

概述

MAX7036低成本接收器专为接收300MHz至450MHz频率范围的幅移键控(ASK)和开关键控(OOK)数据而设计。接收器具有-109dBm至0dBm的RF输入信号范围。

MAX7036需要很少的外部元件，具有关断引脚能够将器件置于低电流休眠模式，非常适合成本和功耗敏感的应用。片上集成低噪声放大器(LNA)、锁相环(PLL)、混频器、IF滤波器、接收信号强度指示器(RSSI)和基带部分。MAX7036采用极低中频(VLIF)架构，片上集成IF滤波器，省去了外部陶瓷滤波器，大大降低了材料清单的成本。器件内置自动增益控制(AGC)电路，当输入信号功率较大时能够将LNA的增益降低30dB。MAX7036工作在5V或3.3V电源电压，仅消耗5.5mA(典型值)电流。

MAX7036采用20引脚薄型QFN封装，带有裸焊盘，工作在AEC-Q100 2级(-40°C至+105°C)温度范围。

特性

- ◆ ASK/OOK调制
- ◆ 使能导通时间 < 250μs
- ◆ 片上PLL、VCO、混频器、IF、基带
- ◆ 低IF (200kHz标称频率)
- ◆ 5.5mA直流电流
- ◆ 1μA待机电流
- ◆ 3.3V/5V工作电压
- ◆ 小尺寸20引脚、薄型QFN封装，带有裸焊盘

订购信息

PART	TEMP RANGE	PIN-PACKAGE
MAX7036GTP/V+	-40°C to +105°C	20 Thin QFN-EP*

/V表示通过汽车认证的型号。


+表示无铅(Pb)/符合RoHS标准的封装。

*EP = 裸焊盘。

应用

低成本RKE
车库开门器
远端控制
家庭自动化
传感器网络
安全系统

引脚配置



Maxim Integrated Products 1

本文是英文数据资料的译文，文中可能存在翻译上的不准确或错误。如需进一步确认，请在您的设计中参考英文资料。

有关价格、供货及订购信息，请联络Maxim亚洲销售中心：10800 852 1249 (北中国区)，10800 152 1249 (南中国区)，或访问Maxim的中文网站：china.maxim-ic.com。

300MHz至450MHz ASK接收器， 内置IF滤波器

ABSOLUTE MAXIMUM RATINGS

V _{DD} to GND	-0.3V to +6.0V
AVDD to GND	-0.3V to +4.0V
DVDD to GND	-0.3V to +4.0V
ENABLE to GND	-0.3V to (V _{DD} + 0.3V)
LNAIN to GND	-0.3V to +1.2V
All Other Pins to GND	-0.3V to (V _{DVDD} + 0.3V)
Continuous Power Dissipation (T _A = +70°C)	20-Pin TQFN (derate 20.8mW/°C above +70°C)1666.7mW

Junction-to-Case Thermal Resistance (θ_{JC}) (Note 1)	
20-Pin TQFN	2°C/W
Junction-to-Ambient Thermal Resistance (θ_{JA}) (Note 1)	
20-Pin TQFN	48°C/W
Operating Temperature Range	-40°C to +105°C
Junction Temperature	+150°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (soldering, 10s)	+300°C
Soldering Temperature (reflow)	+260°C

Note 1: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a single-layer board. For detailed information on package thermal considerations, go to china.maxim-ic.com/thermal-tutorial.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

3.3V DC ELECTRICAL CHARACTERISTICS

(Typical Application Circuit, 50Ω system impedance, V_{AVDD} = V_{DVDD} = V_{DD} = 3.0V to 3.6V, f_{RF} = 300MHz to 450MHz, T_A = -40°C to +105°C, unless otherwise noted. Typical values are at V_{AVDD} = V_{DVDD} = V_{DD} = 3.3V, T_A = +25°C, unless otherwise noted.) (100% tested at T_A = +105°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Supply Voltage	V _{DD}	V _{AVDD} = V _{DVDD} = V _{DD}		3.0	3.3	3.6	V
Supply Current	I _{IN}	TA < +105°C	f _{RF} = 315MHz	5.3	6.7		mA
			f _{RF} = 433MHz	5.8	7.3		
			Deep-sleep mode, V _{ENABLE} = 0V	1	2.7		µA
DIGITAL INPUT (ENABLE)							
Input High Voltage	V _{IH}	V _{AVDD} = V _{DVDD} = V _{DD}		V _{DD} - 0.4			V
Input Low Voltage	V _{IL}	V _{AVDD} = V _{DVDD} = V _{DD}			0.4		V
Input Current	I _{ENABLE}	0 ≤ V _{ENABLE} ≤ V _{DD}			20		µA
DIGITAL OUTPUT (DATAOUT)							
Output Low Voltage	V _{OL}	I _{SINK} = 100µA			0.4		V
Output High Voltage	V _{OH}	I _{SOURCE} = 100µA		V _{DD} - 0.4			V

300MHz至450MHz ASK接收器， 内置IF滤波器

5.0V DC ELECTRICAL CHARACTERISTICS

(Typical Application Circuit, 50Ω system impedance, V_{DD} = 4.5V to 5.5V, f_{RF} = 300MHz to 450MHz, T_A = -40°C to +105°C, unless otherwise noted. Typical values are at V_{DD} = 5.0V, T_A = +25°C, unless otherwise noted.) (100% tested at T_A = +105°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Supply Voltage	V _{DD}			4.5	5.0	5.5	V
Supply Current	I _{IN}	T _A < +105°C	f _{RF} = 315MHz	5.4	6.8		mA
			f _{RF} = 433MHz	5.9	7.4		
			Deep-sleep mode, V _{ENABLE} = 0V	1	3.4		μA
DIGITAL INPUT (ENABLE)							
Input High Voltage	V _{IH}	V _{AVIDD} = V _{DVIDD}		V _{DD} - 0.4			V
Input Low Voltage	V _{IL}	V _{AVIDD} = V _{DVIDD}		0.4			V
Input Current	I _{ENABLE}	0 ≤ V _{ENABLE} ≤ V _{DD}		20			μA
DIGITAL OUTPUT (DATAOUT)							
Output Low Voltage	V _{OL}	I _{SINK} = 100μA		0.4			V
Output High Voltage	V _{OH}	I _{SOURCE} = 100μA		V _{DD} - 0.4			V

AC ELECTRICAL CHARACTERISTICS

(Typical Application Circuit, 50Ω system impedance, V_{AVIDD} = V_{DVIDD} = V_{DD} = 3.0V to 3.6V, f_{RF} = 300MHz to 450MHz, T_A = -40°C to +105°C, unless otherwise noted. Typical values are at V_{AVIDD} = V_{DVIDD} = V_{DD} = 3.3V, T_A = +25°C, f_{RF} = 315MHz, unless otherwise noted.) (100% tested at T_A = +105°C.)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Receiver Input Frequency Range	f _{RF}			300	450		MHz
Maximum Receiver Input Level	P _{RFIN}			0			dBm
Sensitivity (Note 2)		f _{RF} = 315MHz		-109			dBm
		f _{RF} = 433MHz		-107			
Power-On Time	t _{ON}	Time for valid RSSI output, does not include baseband filter settling	Enable power on (V _{DD} > 3.0V)	250			μs
			V _{DD} power on	1			ms
AGC Hysteresis				5			dB
AGC Low Gain-to-High Gain Switching Time				13			ms

300MHz至450MHz ASK接收器， 内置IF滤波器

AC ELECTRICAL CHARACTERISTICS (continued)

(Typical Application Circuit, 50Ω system impedance, V_{AVDD} = V_{DVDD} = V_{DD} = 3.0V to 3.6V, f_{RF} = 300MHz to 450MHz, T_A = -40°C to +105°C, unless otherwise noted. Typical values are at V_{AVDD} = V_{DVDD} = V_{DD} = 3.3V, T_A = +25°C, f_{RF} = 315MHz, unless otherwise noted.) (100% tested at T_A = +105°C.)










PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
LNA/MIXER							
LNA Input Impedance	Z _{INLNA}	Normalized to 50Ω	f _{RF} = 315MHz	0.4 - j5.6	Ω		
			f _{RF} = 433MHz	0.4 - j4.0			
LO Signal Feedthrough to Antenna				-75	dBm		
Voltage Gain Reduction		Low-gain mode, AGC enabled	29	dB			
LNA/Mixer Voltage Gain		High-gain LNA mode	55	dB			
		Low-gain LNA mode	26				
3dB Cutoff Frequency	BW _{IF}	Set by capacitors on IFC1 and IFC2 (see the <i>Typical Application Circuit</i>)	400	kHz			
RSSI Linearity				±0.5	dB		
RSSI Dynamic Range		Includes AGC	80	dB			
RSSI Level		PRFIN < -120dBm	1.34	V			
		PRFIN > 0dBm, AGC enabled	2.35				
Intermediate Frequency	f _{IF}			200	kHz		
Maximum Data-Filter Bandwidth	BW _{DF}			50	kHz		
Maximum Data-Slicer Bandwidth	BW _{DS}			100	kHz		
Maximum Peak Detector Bandwidth				50	kHz		
Maximum Data Rate		Manchester coded	33	kbps			
		Nonreturn to zero (NRZ)	66				
Crystal Frequency	f _{XTAL}			9.36	14.06	MHz	
Crystal Load Capacitance	C _{LOAD}			10	pF		

Note 2: BER = 2 × 10⁻³, Manchester coded, data rate = 4kbps. IF bandwidth = 400kHz.

300MHz至450MHz ASK接收器， 内置IF滤波器

典型工作特性




(Typical Application Circuit, $V_{AVDD} = V_{DD} = V_{DVDD} = 3.3V$, $f_{RF} = 315MHz$, $T_A = +25^\circ C$, unless otherwise noted.)



300MHz至450MHz ASK接收器， 内置IF滤波器

典型工作特性(续)

(Typical Application Circuit, $V_{AVDD} = V_{DD} = V_{DVDD} = 3.3V$, $f_{RF} = 315MHz$, $T_A = +25^\circ C$, unless otherwise noted.)



引脚说明


引脚	名称	功能
1	ENABLE	使能输入, 内部下拉至地。正常工作时设置 $V_{ENABLE} = V_{DD}$ 。
2	XTAL2	晶体输入2, 将外部晶体连接在XTAL2和XTAL1之间。如果XTAL1由交流耦合的外部参考时钟驱动, 则将XTAL2旁路至GND (参见晶体振荡器部分)。
3	XTAL1	晶体输入1, 将外部晶体连接在XTAL2和XTAL1之间。也可以使用交流耦合的外部参考时钟振荡器驱动 (参见晶体振荡器部分)。
4	AVDD	正模拟电源电压, 连接至DVDD。采用 $0.1\mu F$ 电容旁路至GND, 电容应尽可能靠近器件放置(参见典型应用电路)。采用5.0V供电时, AVDD在内部连接到片上3.2V LDO稳压器; 采用3.3V供电时, AVDD连接至 V_{DD} 。
5	LNAIN	低噪声放大器输入, 必须采用交流耦合(参见低噪声放大器部分)。
6	LNAOUT	低噪声放大器输出, 必须通过并联LC谐振槽路连接至AVDD, 交流耦合至MIXIN2 (参见低噪声放大器部分)。
7	MIXIN2	第二路差分混频器输入。通过 $100pF$ 电容连接至LC谐振槽路滤波器的LNAOUT侧(参见典型应用电路)。
8	MIXIN1	第一路差分混频器输入。通过 $100pF$ 电容连接至LC谐振槽路滤波器的AVDD侧(参见典型应用电路)。
9	IFC2	IF滤波器电容连接端2, 用于Sallen-Key IF滤波器。IFC2与GND之间连接一个电容, 电容值由IF滤波器带宽决定(参见典型应用电路)。
10	IFC1	IF滤波器电容连接端1, 用于Sallen-Key IF滤波器。IFC1与IFC3之间连接一个电容, 电容值由IF滤波器带宽决定(参见典型应用电路)。
11	IFC3	IF滤波器电容连接端3, 用于Sallen-Key IF滤波器。IFC3与IFC1之间连接一个电容, 电容值由IF滤波器带宽决定(参见典型应用电路)。
12	DVDD	正数字电源电压输入, 连接至AVDD。采用 $0.01\mu F$ 电容旁路至GND, 电容应尽可能靠近器件放置(参见典型应用电路)。

300MHz至450MHz ASK接收器， 内置IF滤波器

引脚说明(续)

引脚	名称	功能
13	DCOC	直流失调电容连接，用于RSSI放大器。在该引脚与地之间连接一个 $1\mu F$ 电容(参见典型应用电路)。
14	OPP	运算放大器同相输入，用于Sallen-Key数据滤波器。在该引脚与GND之间连接一个电容，电容值由数据滤波器带宽决定。
15	DFFB	数据滤波器反馈输入，Sallen-Key数据滤波器的反馈输入。该引脚与DSP之间连接一个电容，电容值由数据滤波器带宽决定。
16	DSP	数据限幅器输入正端。该引脚与DFFB之间连接一个电容，电容值由数据滤波器带宽决定。
17	DSN	数据限幅器输入负端。
18	PDOOUT	峰值检测器输出。
19	V _{DD}	电源电压输入。采用5.0V供电时，V _{DD} 是片上电压稳压器的输入，该稳压器产生3.2V输出用于驱动AVDD。采用0.1 μF 电容将该引脚旁路至地，电容应尽可能靠近器件放置(参见典型应用电路)。
20	DATAOUT	数字基带数据输出。
—	EP	裸焊盘，内部连接至地。通过多个过孔连接至大面积地平面，以最大程度地改善散热和电气性能。

功能框图



300MHz至450MHz ASK接收器， 内置IF滤波器

详细说明

MAX7036 CMOS RF接收器只需配合少量的外部元件即可提供天线至数字输出数据的完整接收链路。根据信号功率和所选元件，数据速率可达33kbps曼彻斯特(66kbps NRZ)码。

MAX7036设计用于接收调制在300MHz至450MHz频率范围的二进制ASK/OOK数据。ASK调制采用不同载波幅度表示数字数据。

电压稳压器

采用3.0V至3.6V单电源供电时，AVDD、DVDD和V_{DD}连接至电源电压。采用4.5V至5.5V单电源供电时，V_{DD}连接至电源电压，片上电压稳压器为AVDD引脚提供大约3.2V的驱动。正常工作时，将DVDD和AVDD连接在一起，采用0.1μF电容旁路V_{DD}和AVDD至GND，电容应尽可能靠近器件放置；采用0.01μF电容旁路DVDD至GND(参见典型应用电路)。

低噪声放大器

LNA是一个nMOS共发共基放大器。LNA配合混频器可提供55dB的电压增益。增益和噪声系数取决于LNA输入的天线匹配网络和LNA输出与混频器输入之间的LC谐振网络。

L2和C1组成LC谐振滤波器，连接至LNAOUT(参见典型应用电路)。L2还用作LNAOUT的偏置电感。利用在RF载频处提供低阻通路的电容(例如220pF)旁路L2的电源侧至GND。选择L2和C1谐振在所要求的RF输入频率，谐振频率为：

$$f_{RF} = \frac{1}{2\pi\sqrt{L_{TOTAL} \times C_{TOTAL}}}$$

其中 $L_{TOTAL} = L_2 + L_{PARASITICS}$, $C_{TOTAL} = C_1 + C_{PARASITICS}$ 。

$L_{PARASITICS}$ 和 $C_{PARASITICS}$ 包括PCB引线、封装引脚、混频器输入阻抗和LNA输出阻抗的电感和电容。高频下，这些寄生效应会对谐振滤波器中心频率产生较大影响，设计中不容忽略这些因素。总寄生电容大约为4pF至6pF，相应调整L2和C1以得到所要求的谐振中心频率。

自动增益控制(AGC)

AGC电路监测RSSI输出。当RSSI输出达到2.2V时，AGC切换至低增益级。AGC增益衰减的典型值为29dB，相应地RSSI输出电压下降435mV。如果RSSI输出电平低于1.67V的时间超过13ms(315MHz频率下)或10ms(433MHz频率下)，LNA将恢复高增益模式。AGC具有5dB滞回。采用这一AGC功能，当RF输入电平高达0dBm、调制深度为30dB时，MAX7036依然能够产生可靠的ASK输出。

混频器

混频器单元是一款双平衡混频器，采用高边或低边注入LO架构，可以将RF输入下变频至典型的200kHz IF。混频器输出驱动片上IF滤波器的输入。

锁相环(PLL)

PLL模块包含相位检测器、电荷泵、集成环路滤波器、VCO、异步时钟分频器和晶振驱动器。除晶体外，PLL无需任何外部元件。VCO产生LO，RF、IF和晶体参考时钟频率之间的关系如下：

$$f_{XTAL} = \frac{f_{LO}}{32}$$

其中： $f_{LO} = f_{RF} \pm f_{IF}$

接收信号强度指示器(RSSI)

RSSI电路提供与输入功率的对数呈比例关系的直流输出。RSSI输出电压具有14.5mV/dB(输入功率)斜率，RSSI单调变化范围大于80dB，其中包括30dB的AGC。

应用信息

晶体振荡器

MAX7036中的晶体(XTAL)振荡器在XTAL1和XTAL2之间具有大约4pF电容，多数情况下，考虑到典型的PCB寄生效应，相应地在外部晶体作用了6pF负载电容。MAX7036设计配合典型负载电容为10pF的晶体工作。选择晶体的负载电容等于MAX7036晶振电容与PCB寄生电容之和非常关键。如果设计中使用了不同负载电容的晶体，将使

300MHz至450MHz ASK接收器， 内置IF滤波器

晶体频率牵引偏离其稳定的工作频率，造成参考时钟频率误差。如果晶体工作在更高的负载电容(高于振荡器规格)，振荡频率则被牵引到较高频率。增大晶体的负载电容会延长启动时间，也可能避免振荡。

实际应用中晶体总会受振荡器牵引。因此，晶体的固有频率低于其规定频率，但如果负载电容满足要求，晶体将被牵引并在指定频率振荡。规定负载电容时已经考虑了牵引效应。

如果已知晶体的电气参数，可以计算附加牵引，频率牵引由下式计算：

$$f_P = \frac{C_M}{2} \left(\frac{1}{C_{CASE} + C_{LOAD}} - \frac{1}{C_{CASE} + C_{SPEC}} \right) \times 10^6$$

其中：

f_P 为晶体频率的牵引值，单位为ppm。

C_M 为晶体的动态电容。

C_{CASE} 为管壳电容。

C_{SPEC} 为规定的负载电容。

C_{LOAD} 为实际负载电容。

如果安装的晶体负载电容满足规定要求(即： $C_{LOAD} = C_{SPEC}$)，则频率牵引为0。

可以采用外部参考时钟振荡器代替晶体驱动VCO。通过1000pF电容将外部振荡器交流耦合至XTAL1。用大约-10dBm信号幅度的时钟驱动XTAL1。采用1000pF电容将XTAL2交流耦合至地。

IF滤波器

IF滤波器为2阶巴特沃斯低通滤波器，之前为低频隔直电路。低通滤波器采用内部运算放大器和两个片上22kΩ电阻构建成Sallen-Key滤波器。极点由片上电阻和两个外部电容(C_9 和 C_{10} ，如图1所示)决定。3dB截止频率为400kHz时这两个电容值为：

$$C_9 = \frac{1}{(1.414)(R)(\pi)(f_c)} = \frac{1}{(1.414)(22k\Omega)(3.14)(400kHz)} = 26pF$$

$$C_{10} = \frac{1}{(2.828)(R)(\pi)(f_c)} = \frac{1}{(2.828)(22k\Omega)(3.14)(400kHz)} = 13pF$$

对于典型的PCB设计，由于每个引脚(IFC1和IFC2)的并联寄生电容大约为2pF，应选择比所要求的总电容低大约2pF的外部电容。因此， C_9 和 C_{10} 的实际电容值分别为22pF和10pF。




图1. Sallen-Key低通IF滤波器

数据滤波器

数据滤波器为2阶低通Sallen-Key滤波器。极点位置由两个片上电阻以及两个外部电容决定。调整外部电容可改变截止频率，以对不同数据速率进行优化。将截止频率设置为所要求的最高曼彻斯特发送数据速率的1.5倍左右。截止频率保持在数据速率附近可以抑制任何高频干扰噪声，提高接收灵敏度。

图2所示配置可以产生巴特沃斯或贝塞尔响应。巴特沃斯滤波器具有非常平坦的通带幅值响应特性，双极点滤波器按照40dB/十倍频程的速率滚降。贝塞尔滤波器具有线性相位响应特性，对应的系数如表1所示。

$$C_5 = \frac{b}{a(100k)(\pi)(f_c)}$$

$$C_6 = \frac{a}{4(100k)(\pi)(f_c)}$$

其中 f_c 为所要求的截止频率。

300MHz至450MHz ASK接收器， 内置IF滤波器

例如，选择巴特沃斯滤波器频率响应的截止频率为6kHz：

$$C_5 = \frac{1.000}{(1.414)(100k\Omega)(3.14)(6\text{kHz})} = 375\text{pF}$$

$$C_6 = \frac{1.414}{(4)(100k\Omega)(3.14)(6\text{kHz})} = 186\text{pF}$$

选择标准电容，C5更改为390pF，C6更改为180pF，如典型应用电路所示。

表1. 计算C5和C6的系数

FILTER TYPE	a	b
Butterworth ($Q = 0.707$)	1.414	1.000
Bessel ($Q = 0.577$)	1.3617	0.618




图2. Sallen-Key低通数据滤波器

数据限幅器

数据限幅器接收数据滤波器的模拟输出，并将其转换成数字信号。可以利用比较器对模拟输入和门限电压进行比较，实现这一功能。其中一个输入来自数据滤波器输出。比较器的两个输入均可通过外部连接，从而允许不同方式产生限幅门限，作用到另外一路比较器的输入端。

数据限幅器配置建议在DSN和DSP之间使用一个电阻(R1)，在DSN至GND之间连接一个电容(C4)（图3）。这种配置对滤波器模拟输出进行平均，并将门限设置为约幅度的50%。利用这种配置，当模拟信号变化时门限会自动调整，从而最大程度地降低数字数据误码的可能性。R1和C4影响门限跟踪模拟信号幅度的速度。确保RC电路的截止频率远远低于所要求的最低数据速率。




图3. 产生数据限幅器门限

注意：长0或长1字符串会引起门限漂移，该结构最好使用编码方案(例如：具有相同数量0和1的曼彻斯特码)。

峰值检测器

峰值检测器输出(PDOUT)连接外部RC滤波器，产生与数据信号峰值相等的直流输出电压。电阻提供电容放电通道，使峰值检测器动态跟随数据滤波器输出电压的峰值变化。峰值检测器可至少用作两个功能。首先，它可以作为RSSI用于ASK调制；其次，将它加到数据限幅器比较器的门限引脚(DSN)可以实现快速数据限幅(图4)。该电路的两个电容应该相等，峰值检测电阻应该比DSP与DSN之间RC平滑滤波电路中的电阻大十倍。该电路的瞬变幅度为DSP从“没有信号”上升到峰值电压的一半，随后以

300MHz至450MHz ASK接收器， 内置IF滤波器

RC平滑滤波电路建立的门限时间常数进行衰减。DSN的直流限幅电压略高于不带加速电路的限幅电压(由电路中的两个电阻比决定)。使用峰值检测器输出时，需要始终提供从PDOUT引脚至地的电容通路。




图4. 利用PDOUT加速启动

布局考虑

适当的PCB设计是任何RF/微波电路的基本要求。在高频输入和输出端采用阻抗受控的引线，并保持引线尽可能短，使损耗和辐射降至最小。长度为 $\lambda/10$ 或更长的引线在高频频段相当于一个天线。

保持尽可能短的引线有助于减小寄生电感。通常，1英寸长的PCB引线大概增加20nH的寄生电感。寄生电感会显著影响无源元件的等效电感，例如，0.5英寸引线与100nH电感连接会额外增加10nH或10%的电感量。


为减小寄生电感，须使用宽引线，并在信号线下方布设地平面或电源平面。另外，所有GND引脚应采用低电感连线接地，尽可能靠近所有电源端放置去耦电容。

表2. 元件值

COMPONENT	$f_{RF} = 315\text{MHz}$	$f_{RF} = 433.92\text{MHz}$
C1	4.7pF	2.7pF
C2	100pF	100pF
C3	100pF	100pF
C4	0.1 μF	0.1 μF
C5	390pF	390pF
C6	180pF	180pF
C7	1 μF	1 μF
C8	0.01 μF	0.01 μF
C9	22pF	22pF
C10	10pF	10pF
C11	0.1 μF	0.1 μF
C12	220pF	220pF
C13	10pF	10pF
C14	10pF	10pF
C15	100pF	100pF
C16	0.1 μF	0.1 μF
L1	100nH	47nH
L2	27nH	15nH
R1	22k Ω	22k Ω
Y1	9.8375MHz	13.55375MHz

300MHz至450MHz ASK接收器， 内置IF滤波器

典型应用电路



芯片信息

PROCESS: CMOS

封装信息

如需最近的封装外形信息和焊盘布局，请查询 china.maxim-ic.com/packages。请注意，封装编码中的“+”、“#”或“-”仅表示RoHS状态。封装图中可能包含不同的尾缀字符，但封装图只与封装有关，与RoHS状态无关。

封装类型	封装编码	外形编号	焊盘布局编号
20引脚薄型 QFN-EP	T2055+3	21-0140	90-0008

300MHz至450MHz ASK接收器， 内置IF滤波器

修订历史

修订号	修订日期	说明	修改页
0	3/09	最初版本。	—
1	8/10	更新了Absolute Maximum Ratings、典型工作特性中的图5、11和12、引脚说明、锁相环(PLL)和晶体振荡器部分以及典型应用电路。	2, 5, 6, 8, 9, 12

MAX7036

Maxim北京办事处

北京 8328信箱 邮政编码 100083

免费电话：800 810 0310

电话：010-6211 5199

传真：010-6211 5299

Maxim不对Maxim产品以外的任何电路使用负责，也不提供其专利许可。Maxim保留在任何时间、没有任何通报的前提下修改产品资料和规格的权利。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 13

© 2010 Maxim Integrated Products

Maxim是Maxim Integrated Products, Inc.的注册商标。