# 高速差動ADCドライバの 「交通規則」

## 著者: John Ardizzoni、 Jonathan Pearson

私たちアプリケーション・エンジニアには、差動入力を備えた 高速A/Dコンバータ (ADC)の駆動に関するさまざまな質問が ひっきりなしに届きます。実際、適正なADCドライバや構成を 選択するのは容易なことではありません。堅牢なADC回路の設 計をいくらかでも簡素化するために、私たちは一連の陥りやすい 問題点や事故例と、そのソリューションを蓄積してきました。本 稿では、実際にADCを駆動する回路、すなわちADCドライバ や差動アンプなどのさまざまな名称で呼ばれている回路が、高速 信号の処理の成否を左右するものであることを前提に話を進めま す。

## はじめに

現代の高性能ADCの大半は、差動入力を使ってコモンモード・ ノイズと干渉を除去し、ダイナミック・レンジを従来の2倍に拡 大するとともに、バランス信号伝送によって性能全体を改善して います。差動入力を持つADCは、シングルエンド入力信号も処 理することができますが、最適なADC性能は入力信号が差動の ときに達成可能です。ADCドライバ回路は、その要求に合う信 号を提供するように特別に設計されることがよくあり、振幅ス ケーリング、シングルエンド/差動変換、バッファ処理、コモン モード・オフセット電圧の調整、フィルタ処理など、多くの重要 な機能を実行します。AD8138の発売以来、差動ADCドライ バはデータ・アクイジション・システムにとって不可欠なシグナ ル・コンディショニング部品となっています。





基本的な電圧帰還型の完全差動ADCドライバを、図1に示しま す。これは、従来の帰還型オペアンプ回路とは2つの点で異なり ます。差動ADCドライバには、通常のオペアンプに対し、出力 端子V<sub>ON</sub>と入力端子V<sub>OCM</sub>が追加されています。これらの端子に より、差動入力を持つADCに信号をインターフェースする場合、 柔軟性が大幅にアップします。

差動ADCドライバは、シングルエンド出力の代わりにV<sub>OP</sub>と V<sub>ON</sub>間のバランス差動出力を生成します(V<sub>OCM</sub>を基準)。Pは 正相、Nは逆相を示しています。V<sub>OCM</sub>入力は、出力コモンモー ド電圧を設定します。入力と出力が規定の制限範囲内にある限 り、出力コモンモード電圧はV<sub>OCM</sub>入力に印加された電圧と等し くなります。アンプ入力端子V<sub>A</sub>+、V<sub>A</sub>の電圧は、負帰還と高オー プン・ループ・ゲインによってほぼ同じ値になります。

以下の説明で、いくつかの定義とその重要性を示します。入力信 号が平衡している場合、共通リファレンス電圧点を基準に $V_{IP}$ と  $V_{IN}$ の公称振幅は等しくなりますが、位相が逆になります。入力 がシングルエンドのときは、どちらかかの入力が固定電圧となり、 ほかの電圧はそれを基準に変動します。いずれの場合も、入力信 号は $V_{IP} - V_{IN}$ と定義します。 差動モード入力電圧*V<sub>IN,dm</sub>*とコモンモード入力電圧V<sub>IN,cm</sub>を式 1と式2に定義します。

$$V_{IN, dm} = V_{IP} - V_{IN}, \quad V_{IN, cm} = \frac{V_{IP} + V_{IN}}{2}$$
 (1, 2)

このコモンモードに関する定義は、バランス入力についてはもち ろん、シングルエンド入力に対しても有効です。出力も差動モー ドとコモンモードを持ち、式3と式4のように定義されます。

$$V_{OUT, dm} = V_{OP} - V_{ON}, \quad V_{OUT, cm} = \frac{V_{OP} + V_{ON}}{2}$$
 (3, 4)

ここでは、出力コモンモード・レベルを設定するV<sub>OCM</sub>入力端子 と、実際の出力コモンモード電圧V<sub>OUT, cm</sub>との違いに注意して ください。

差動ADCドライバの解析は、従来のオペアンプの場合よりもか なり複雑なものとなります。式を簡単にするために、便宜上、2 つの帰還率β<sub>1</sub>、β<sub>2</sub>を式5と式6のように定義します。

$$\beta_1 = \frac{R_{G_1}}{R_{F_1} + R_{G_1}}, \quad \beta_2 = \frac{R_{G_2}}{R_{F_2} + R_{G_2}}$$
(5, 6)

ほとんどのADCアプリケーションでは $\beta_1 = \beta_2$ ですが、ベータ・ ミスマッチが性能にどのように影響するか直観的に理解するこ とが必要であり、そのためには $V_{IP}$ 、 $V_{IN}$ 、 $V_{OCM}$ 、 $\beta_1$ 、 $\beta_2$ に関 する $V_{OUT, dm}$ の一般的なクローズド・ループ式が役に立ちます。  $V_{OUT, dm}$ の式(式7)には、アンプの有限な周波数依存のオープ ン・ループ電圧ゲイン項A(s)が含まれています。

$$V_{OUT, dw} = \left[\frac{2}{\beta_1 + \beta_2}\right] \left[\frac{V_{OCM}(\beta_1 - \beta_2) + V_{1P}(1 - \beta_1) - V_{1N}(1 - \beta_2)}{1 + \frac{2}{A(s)(\beta_1 + \beta_2)}}\right]$$
(7)

 $\beta_1 \neq \beta_2$ のとき差動出力電圧は $V_{OCM}$ に依存しますが、この場合、 差動出力でオフセットと過大なノイズが生成されるので、望まし くない結果が生じます。電圧帰還アーキテクチャのゲイン帯域幅 積は一定です。面白いことに、ゲイン帯域幅積のゲインは2つの 帰還率の平均の逆数となります。

 $\beta_1 = \beta_2 \equiv \beta$ のとき、式7を簡単にすると式8のように表せます。

$$\frac{V_{OUT,dm}}{V_{IN,dm}} = \left[\frac{R_F}{R_G}\right] \left[\frac{1}{1 + \frac{1}{A(s)(\beta)}}\right]$$
(8)

これはかなり馴染みのある式です。 $A(s) \rightarrow \infty$ のとき、理想的な クローズド・ループ・ゲインは $R_F/R_G$ として簡単に表されます。 ゲイン帯域幅積の式もかなり馴染みのあるもので、従来のオペア ンプと同様、ノイズ・ゲインは $1/\beta$ です。

帰還率がマッチした差動ADCドライバの理想的なクローズド・ ループ・ゲインは、式9で表されます。

$$A_{\nu} = \frac{V_{OUT, dm}}{V_{IN, dm}} = \frac{R_F}{R_G}$$
(9)

差動ADCドライバの重要な性能評価尺度である出力の平衡性に は、振幅バランス、位相バランスという2つの要素があります。 振幅バランスは、2つの出力の振幅がどれだけマッチングするか を示しており、理想的なアンプでは振幅が正確に一致します。出 力の位相バランスは、2つの出力の位相差がどれだけ180°に近 いかを示します。出力振幅または位相振幅がアンバランスの場 合、出力に好ましくないコモンモード成分が生成されます。出力 バランス誤差(式10)は、差動入力信号で生成される出力コモ ンモード電圧と、その入力信号で生成される出力差動モード電圧 との比の対数表示であり、dB単位で表されます。

Output Balance Error = 
$$20 \log_{10} \left[ \frac{\Delta V_{OUT, cm}}{\Delta V_{OUT, dm}} \right]$$
 (10)

内部のコモンモード帰還ループは、V<sub>OUT, cm</sub>とV<sub>OCM</sub>入力への電 圧が等しくなるように動作します。これで優れた出力バランスを 達成できます。

### ADCドライバ入力の終端

ADCドライバは、高速信号を処理するシステムで頻繁に使用さ れます。信号波長より長い距離で離れたデバイス間では、シグナ ル・インテグリティの喪失を防ぐために、コントロールされたイ ンピーダンスの伝送ラインで接続する必要があります。最良の性 能は、伝送ラインが特性インピーダンスの両端で終端されたとき に達成されます。ドライバは一般にADCの近くに配置されるの で、両デバイス間でのコントロールされたインピーダンスは必 要ありません。ただし、ADCドライバ入力への受信信号接続は、 コントロールされたインピーダンスによる接続(適切な抵抗に終 端される)が必要なほど長くなる場合がよくあります。

ADCドライバの入力抵抗は、差動であれシングルエンドであれ、 所望の終端抵抗と同等かそれ以上のものとし、終端抵抗R<sub>T</sub>をア ンプ入力と並列に接続して必要な抵抗値を達成できるようにしま す。この例に示すADCドライバはすべて、帰還比がバランスす るよう設計されています(図2を参照)。



図2. 差動アンプの入力インピーダンス

2つのアンプ入力間の電圧差は負帰還によってゼロとなるため、 これらは仮想ショート状態で、差動入力抵抗 $R_{IN}$ は単に2× $R_{G}$ となります。伝送ラインの抵抗 $R_{L}$ をマッチングするために、式 11に示す抵抗 $R_{T}$ を差動入力間に接続します。図3は、代表的な 抵抗値 $R_{F}$ (200 $\Omega$ )、 $R_{G}$ (200 $\Omega$ )、所望の抵抗 $R_{L, dm}$ (100 $\Omega$ )、  $R_{T}$ (133 $\Omega$ )を示しています。

$$R_{T} = \frac{1}{\frac{1}{R_{L}} - \frac{1}{R_{IN}}}$$
(11)







図4. ADCドライバのシングルエンド入力例

入力はシングルエンドですが、 $V_{IN, dm}$ は $V_{IN}$ と等しい入力です。 抵抗 $\mathbf{R}_{\mathrm{F}}$ と $\mathbf{R}_{\mathrm{G}}$ は等しく、平衡しているので、ゲインはユニティ・ ゲインであり、差動出力 $V_{\mathrm{OP}}V_{\mathrm{ON}}$ は入力と等しく、4 $V_{\mathrm{P}}$ -pとな ります。 $V_{OUT, cm}$ は $V_{OCM}$ (2.5V)と等しく、下側の帰還回路に より入力電圧 $V_{\mathrm{A}+}$ と $V_{\mathrm{A}-}$ は $V_{\mathrm{OP}}$ /2と等しくなります。

式3と式4を使用すると、 $V_{OP} = V_{OCM} + V_{IN}/2$ であり、同相電 圧の振幅は2.5Vを中心に±1Vとなります。また、 $V_{ON} = V_{OCM}$   $- V_{IN}/2$ であり、逆相電圧の振幅は2.5Vを中心に±1Vです。し たがって、 $V_A$ +と $V_A$ の振幅は1.25Vを中心に±0.5Vとなりま す。 $V_{IN}$ で供給する電流のAC成分は(2V-0.5V)/500 $\Omega$ = 3mAなので、マッチングが必要なグラウンドに対する抵抗値は、  $V_{IN}$ から見て667 $\Omega$ となります。

各ループの帰還率をマッチングするときにこのシングルエンド入 力抵抗を求める一般式を式12に示します。ここでR<sub>IN, se</sub>はシン グルエンド入力抵抗です。

$$R_{IN,se} = \left(\frac{R_{g}}{1 - \frac{R_{F}}{2 \times (R_{g} + R_{F})}}\right)$$
(12)

ここで終端抵抗の計算を始めますが、まず、アンプ・ゲインの式 がゼロ・インピーダンス入力信号源をベースにしている点に留意 する必要があります。シングルエンド入力に起因するアンバラン スの環境下で、マッチングが必要となる重要なソース・インピー ダンスは、回路上側のR<sub>G</sub>にのみ抵抗値を付加します。平衡を維 持するには、抵抗を下側R<sub>G</sub>に追加してこのマッチングを行う必 要がありますが、そうするとゲインに影響を与えます。 シングルエンド信号の終端を行うためには、クローズド型のソ リューションを採用することもできますが、一般には反復法が使 用されます。この必要性については次の例で明らかにします。

図5の場合、低ノイズを維持するために、シングルエンド/差動 ゲインが1であること、50Ωの入力終端、200Ω近辺の値を持つ 帰還/ゲイン抵抗が必要です。

式12から、シングルエンド入力抵抗は267 $\Omega$ となります。また、 式13により、267 $\Omega$ の入力抵抗を50 $\Omega$ まで下げるために並列抵 抗 $R_{T}$ を61.5 $\Omega$ にする必要があります。





$$R_{T} = \frac{1}{\frac{1}{50\Omega} - \frac{1}{267\Omega}} = 61.5\Omega \tag{13}$$



図6. ソース抵抗と終端抵抗を備えたシングルエンド回路

図6はソース抵抗と終端抵抗を備えた回路を示しています。50Ω の抵抗を持つソースの解放端電圧は2Vp-pです。ソースが50Ω に終端されると、入力電圧は1Vp-pに下がります。この電圧はユ ニティ・ゲイン・ドライバの差動出力電圧でもあります。

この回路は一見完全なものにみえるかも知れませんが、 $50\Omega \ge \hat{u}$ 列に $61.5\Omega$ のマッチしていない抵抗が上側の $R_G$ にのみ追加されています。そのため、ゲインとシングルエンド入力の抵抗が変わり、帰還率にミスマッチが起きます。小さなゲインの場合、入力抵抗の変化が小さいためとりあえずこのミスマッチは無視されますが、帰還率はマッチングしている必要があります。これを達成する最も簡単な方法は、下側 $R_G$ に抵抗を加えることです。図7は、上記の並列組合せがソース抵抗として作動するテブナン(Thevenin)等価回路を示しています。



図7. 入力ソースのテブナン等価回路

この置換えで、27.6Ωの抵抗R<sub>TS</sub>を下側ループに加えて、帰還率 をマッチングさせます(図8を参照)。



図8.バランス・シングルエンド終端回路

ここでは、1.1Vp-pのテブナン電圧が1Vp-pの適正終端電圧よ り大きく、ゲイン抵抗がそれぞれ27.6Ω増大してクローズド・ ループ・ゲインが低下している点に注意してください。これらの 逆の効果は、大きな抵抗(>1kΩ)と小さなゲイン(1または2) の場合、互いに相殺する傾向がありますが、小さな抵抗または高 いゲインの場合は完全に相殺するわけではありません。

図8の回路の解析は簡単であり、差動出力電圧は式14で求めら れます。

$$V_{OUT,dm} = 1.1 \text{ V p-p}\left(\frac{200 \Omega}{227.6 \Omega}\right) = 0.97 \text{ V p-p}$$
 (14)

差動出力電圧は所望の1Vp-pには達していませんが、式15に示 すように帰還抵抗を変更して最終的なゲイン調整を個別に行うこ とができます。

$$R_{F} = 227.6 \Omega \left( \frac{Desired V_{OUT, dm}}{1.1 \text{ V p-p}} \right) =$$

$$227.6 \Omega \left( \frac{1.0 \text{ V p-p}}{1.1 \text{ V p-p}} \right) = 206.9 \Omega$$
(15)

図9は完成した回路であり、標準の1%抵抗値で実装されていま す。



図9. 完全なシングルエンド終端回路

解説:図9を参照すると、 $R_F \ge R_G$ が変わったためにドライバ のシングルエンド入力抵抗 $R_{IN, se}$ が変化しています。ドライバの ゲイン抵抗は上側ループで200 $\Omega$ であり、下側ループで200 $\Omega$  + 28 $\Omega$  = 228 $\Omega$ です。異なるゲイン抵抗値を持つ $R_{IN, se}$ の計算には、 式16と式17に示すように、最初に計算する2つのベータ値が必 要になります。

$$\beta_1 = \frac{R_g}{R_F + R_g} = \frac{200\Omega}{405\Omega} = 0.494 \tag{16}$$

$$\beta_2 = \frac{R_G + R_{TS}}{R_F + R_G + R_{TS}} = \frac{228\Omega}{433\Omega} = 0.527$$
(17)

入力抵抗R<sub>IN.se</sub>は式18のように計算します。

$$R_{N,se} = \frac{R_{g} \left(\beta_{1} + \beta_{2}\right)}{\beta_{1} \left(\beta_{2} + 1\right)} = 271\Omega$$
<sup>(18)</sup>

これは元の計算値の267 $\Omega$ にほぼ近い値であり、 $R_{IN,se}$ は $R_T$ と並列接続されているため、 $R_T$ の計算に大きな影響はありません。 もっと正確なトータル・ゲインが必要な場合は、高精度抵抗、あるいは直列のトリム抵抗を使用できます。

1倍または2倍のクローズド・ループ・ゲインを得るには、ここ で説明した方法を一度実行するだけで十分です。もっと大きなゲ インの場合は、 $R_{TS}$ の値が $R_G$ の値に近づき、式12で計算した  $R_{IN, se}$ と式18で計算した $R_{IN, se}$ の値の差は大きくなります。こ れらの場合は何回か反復が必要となりますが、その作業が大変す ぎては困ります。

最近発表された差動アンプ計算ツールのADIsimDiffAmp(参考文献2)とADI Diff Amp Calculator(参考文献3)はダウン ロードできるので、骨の折れる仕事はすべて任せることができま す。これらのツールを使って、上述した計算をわずか数秒で実行 できます。

#### 入力コモンモード電圧範囲

入力コモンモード電圧範囲 (ICMVR) は、通常動作で差動アン プ入力に印加できる電圧の範囲を示しています。この入力に現れ る電圧は、ICMV、 $V_{acm}$ 、または $V_{A\pm}$ などと表されます。この仕 様については、間違った理解がなされている場合がよくあります。 差動アンプ入力の実際の電圧を決めること、特に入力電圧を基準 にそれを決める作業で間違えることが多いのです。変数 $V_{IN, cm}$ , β、および $V_{OCM}$ がわかっていれば、 $\beta$ の値が異なる場合には 一般式19を、 $\beta$ の値が同じならば簡素な式20を使ってアンプ入 力電圧 ( $V_{A\pm}$ )を計算できます。

$$V_{acm} \text{ or } V_{A\pm} = \frac{2\beta_1\beta_2 V_{acm} + V_{ip}\beta_2 (1 - \beta_1) + V_{in}\beta_1 (1 - \beta_2)}{\beta_1 + \beta_2}$$
(19)  
$$V_{acm} \text{ or } V_{A\pm} = V_{IN,cm} + \beta \left( Vocm - Vicm \right)$$
(20)

 $V_A$ は常に入力信号の小振幅バージョンとなりますが(図4を参照)、このことを覚えておくと便利かも知れません。入力コモンモード電圧の範囲はアンプの種類によって異なります。アナログ・デバイセズの高速差動ADCドライバには、センター型(centered)、シフト型(shifted)という2つの入力段構成があります。センター型ADCドライバは、各電源レールから内側へ約1Vのヘッドルームを必要とします(このため、センター型と呼ぶ)。シフト型入力段は2つのトランジスタを加えて、入力が- $V_S$ レール近くまでスイングできるようにします。図10は、代表的な差動アンプ(Q2、Q3)の簡略入力回路図です。



図10. ICMVRをシフトした簡略差動アンプ

シフト型入力アーキテクチャを使用すれば、差動アンプは単電源 で駆動されているときでもバイポーラ入力信号を処理できるた め、グラウンド以下の入力を持つ単電源アプリケーションに最適 です。入力の追加されたPNPトランジスタ(Q1、Q4)は、差動 ペアへの入力をVbe1トランジスタ分だけシフトアップします。 たとえば、-INに-0.3Vが印加されると、ポイントAは0.7V になって、差動ペアは適正に動作できます。PNPがないと(セ ンター型入力段)、ポイントAの-0.3VでNPN差動ペアは逆バ イアスされ、通常動作が停止します。表1に、アナログ・デバイ セズ製ADCドライバの各種仕様のクイック・リファレンスを示 しています。表を見ればすぐにわかるように、ドライバにはシフ トICMVRと非シフトICMVRがあります。

#### 入出力の結合:ACかDCか

AC結合とDC結合のどちらが必要かは、差動ADCドライバの 選択に大きく影響する可能性があります。考慮する事項は入力結 合と出力結合で異なります。

図11にAC結合入力段を示します。



図11. AC結合ADCドライバ

AC結合入力を持つ差動入力/差動出力アプリケーションの場 合、アンプ入力端子に現れるDCコモンモード電圧は、DC出力 コモンモード電圧と等しくなります。これは、DC帰還電流が入 力コンデンサによってブロックされるからです。また、DCの帰 還率はマッチングして、ユニティ(ゲイン1)に等しくなります。 V<sub>OCM</sub>(結果的には、DC入力コモンモード)は、電源中央値近 くに設定されることがほとんどです。センター型入力コモンモー ド範囲を持つADCドライバは、入力コモンモード電圧が規定範 囲の中央付近の値をとるこのタイプのアプリケーションに最適で す。

AC結合シングルエンド入力/差動出力アプリケーションは、対応する差動入力アプリケーションに似ていますが、アンプ入力端子にコモンモード・リップル(減衰した入力信号の相似波形)が発生します。センター型入力コモンモード範囲を持つADCドライバは、入力コモンモード電圧の平均値をその規定範囲の中央値付近に設定すると、ほとんどのアプリケーションではリップルに対して多くのマージンを確保することができます。

入力結合が選べる場合は、AC結合入力を持つADCドライバの 消費電力がDC結合入力を持つ同種のドライバよりも小さくなる ことに注意してください。これは、DCコモンモード電流がどち らの帰還ループにも流れないためです。

ADCドライバ出力のAC結合は、ドライバ出力で得られる電圧 とは実質的に異なる入力コモンモード電圧がADCで必要な場合 に役立ちます。

表1. 高速ADCト	ドライバの仕様
------------	---------

ADCドライバ		ICMVR			V <sub>OCM</sub>								
			電源電圧			電源電圧			電源 出力	出力			
製品番号	BW (MHz)	$\begin{array}{c} \chi \mathcal{W} - \\ \mathcal{V} - \\ (V/\mu s) \end{array}$	ノイズ (nV)	±5V	+ 5V	+ 3.3V	+ 3V	+ 5V	+ 5V	+ 3.3V	+ 3V	電圧 (V)	振幅 (mA)
AD8132	360	1000	8	-4.7 to +3	0.3 to 3	0.3 to 1.3	0.3 to 1	±3.6	1 to 3.7	-	0.3 to 1	±1	12
AD8137	76	450	8.25	-4 to +4	1 to 4	1 to 2.3	1 to 2	±4	1 to 4	1 to 2.3	1 to 2	RR	3.2
AD8138	320	1150	5	-4.7 to +3.4	0.3 to 3.2	-	-	±3.8	1 to 3.8	-	-	±1.4	20
AD8139	410	800	2.25	-4 to +4	1 to 4	-	-	±3.8	1 to 3.8	-	-	RR	24.5
ADA4927-1/ ADA4927-2	2300	5000	1.4	-3.5 to +3.5	1.3 to 3.7	-	-	±3.5	1.5 to 3.5	-	-	±1.2	20
ADA49232-1/ ADA49232-2	1000	2800	3.6	-4.8 to +3.2	0.2 to 3.2	-	-	±3.8	1.2 to 3.2	-	-	±1	9
ADA4937-1/ ADA4937-2	1900	6000	2.2	-	0.3 to 3	0.3 to 1.2	-	-	1.2 to 3.8	1.2 to 2.1	-	±0.8	39.5
ADA4938-1/ ADA4938-2	1000	4700	2.6	-4.7 to +3.4	0.3 to 3.4	-	-	±3.7	1.3 to 3.7	-	-	±1.2	37
ADA4939-1/ ADA4939-2	1400	6800	2.6	-	1.1 to 3.9	0.9 to 2.4	-	-	1.3 to 3.5	1.3 to 1.9	-	±0.8	36.5

V<sub>OCM</sub>が電源の中央値付近に設定されていると、ドライバは最大 出力振幅を発揮します。このことで問題が生じるのは、入力コモ ンモード電圧が非常に低い条件のもとで低電圧ADCを駆動する ときです。この問題に対する簡単なソリューション(図12)は、 ドライバ出力とADC入力間をAC結合してドライバ出力から ADCのDCコモンモード電圧を除去することです。これによっ てADCに適したコモンモード・レベルを、AC結合のADC 側で印加できます。たとえば、ドライバは単電源5Vで動作し、 V<sub>OCM</sub> = 2.5Vとします。ADCは単電源1.8Vで動作し、必要な 入力コモンモード電圧0.9VがADC CMVにより印加されます。



図12. DC結合入力とAC結合出力

シフト型入力コモンモード範囲を持つドライバは、一般に単電源 で動作するDC結合システムで最良な動作を示します。これは、 出力コモンモード電圧が帰還ループを介して分圧され、その変化 する成分が負のレールであるグラウンドに近づくためです。シン グルエンド入力では、入力コモンモード電圧が入力関連のリップ ルのために負のレールに近づく可能性さえあります。

両電源で動作し、シングルエンド入力あるいは差動入力、AC/ DC結合を使用するシステムは、一般にヘッドルームが増すため どちらのタイプの入力段でも優れた動作を示します。

表2には、入力結合と電源のさまざまな組合せで使用される最も 一般的なADC入力ドライバのタイプを示しています。ただし、 これらの選択は必ずしもベストではないかもしれません。個別の システムはケースバイケースで解析する必要があります。

## 表2. 結合と入力段の選択

入力結合	入力信号	電源	入力のタイプ
任意	任意	両電源	いずれか一方
AC	シングルエンド	単電源	中央
DC	シングルエンド	単電源	シフト
AC	差動	単電源	中央
DC	差動	単電源	中央

#### 出力振幅

ADCのダイナミック・レンジを最大化するには、入力信号をそ のコンバータの最大入力レンジになるように設定する必要があり ます。しかし、この場合は注意が必要です。ADCを強力に駆動 しすぎると入力を損ねる危険性があり、弱すぎると分解能が損な われます。ADCを最大入力レンジにするということは、アンプ 出力を最大レンジまでスイングさせるという意味ではありませ ん。差動出力の大きな利点は、各出力の振幅(スイング)が従来 のシングルエンド出力の半分で済むという点です。ドライバ出力 は電源レールから離れた状態(小さい振幅)を維持できるので、 歪みも低減できます。しかし、シングルエンドの場合はそうでは ありません。ドライバの出力電圧がレールに近づくと、アンプは 直線性を失い、歪みを発生させます。

表1を見ると、出力電圧の最後の1ミリボルトまで必要なアプリ ケーションでは、かなり多くのADCドライバがレールtoレール 出力を備えています。また、負荷にもよりますが、代表的なヘッ ドルーム(電源電圧からの動作余裕)は、数ミリボルトから数百 ミリボルトの範囲にわたっています。



図13.5V電源を備えたADA4932の高調波歪みと V<sub>OCM</sub>の周波数特性

図13は、ADA4932の周波数別の高調波歪みと $V_{OCM}$ の関係を示しています。このデバイスは、出力振幅の典型値が各レールの 1.2V以内に収まるようになっています(1.2Vのヘッドルーム)。 出力振幅は、信号(1V)の $V_{OCM} \ge V_{PEAK}$ を合計した大きさで す。信号の歪みは2.8Vを過ぎる点から劣化が始まっています (3.8 $V_{PEAK}$ :5Vレールより1.2V小さい値)。これより低い領域 では、2.2V(-1 $V_{PEAK}$ )でもまだ低歪みの値を示しています。 同じタイプの動作については、帯域幅とスルーレートを説明する 際に触れることにします。

## ノイズ

ADCは完全ではないので多くのノイズ要素、量子化ノイズ、電 子ノイズ (ランダム・ノイズ)、高調波歪みなどを持っています。 ノイズ特性はほとんどのアプリケーションで重要ですが、一般に ブロードバンド・システムでは最も重要な性能指標とみなされま す。

すべてのADCでは量子化ノイズが発生しますが、これはビット 数(n)に依存しており、nが増えると量子化ノイズが減少しま す。理想的なコンバータでも量子化ノイズが発生するので、この ノイズはランダム・ノイズや高調波歪みと比較するためのベン チマークとして使用されます。ADCドライバの出力ノイズは、 ADCドライバのランダム・ノイズや歪みと同レベルかそれ以下 に抑える必要があります。まず、ADCのノイズや歪みの特性を 検討し、次にADCの性能とADCドライバのノイズをどのよう に比較・検討するか説明します。

量子化ノイズは、無限の分解能を持つアナログ信号を有限分解能のデジタル値として量子化するために生じるノイズです。nビットADCは、2<sup>n</sup>のバイナリ・レベルを有しています。あるレベル

と次のレベルの差は、分解できる最小の差を表します。これは最 下位ビット(LSB)またはq(量子レベルquantum levelの頭文 字)と呼ばれています。1ステップの量子レベルは、コンバータ のレンジの1/2<sup>n</sup>です。電圧の変化が完全なnビットADCで変換 され、それがアナログ信号に戻されてADCの入力との差をとる とすれば、その差をノイズとみなすことができます。量子化ノイ ズのRMS値は次式で表されます。

*RMS Quantization Noise* = 
$$\frac{q}{\sqrt{12}} = \frac{1}{2^n \sqrt{12}}$$
 (21)

この式から、ナイキスト帯域幅でのnビットADCの信号対量 子化ノイズ比(dB)の対数式を導出できます(式22)。これはn ビット・コンバータで達成可能な最高のS/N比です。

ADCのランダム・ノイズは熱ノイズ、ショット・ノイズ、フ リッカ・ノイズが合わさったもので、一般に量子化ノイズより大 きくなります。ADCの非直線性に起因する高調波歪みは、入力 信号と高調波運み+ノイズ(THD)は、ADCのフルスケール入 力範囲に近いアナログ入力と電子ノイズ+高調波歪みを比較する ために重要なADC性能指標です。電子ノイズは、考慮対象にな る最高次高調波の周波数を含む帯域幅について積分されます。こ こでは、THDの「合計」は、2乗和の平方(RSS)により求め られる最初の5つの高調波(2次~6次)歪み成分含んでいます (式23)。

入力信号は $v_1$ とすると、最初の5つの高調波歪み積は $v_2$ から $v_6$ までであり、最後の $v_n$ はADCの電子ノイズです。THD+ノイズの逆数、すなわち信号/ノイズ&歪み比(SINAD)は、一般にdB単位で表されます。

$$SINAD(dB) = 20 \log_{10} \left[ \frac{1}{THD + N} \right]$$
(24)

SINADを信号対量子化ノイズ比に置き換えれば(式22)、信号 対量子化ノイズ比とSINADが同じ場合にコンバータの有効ビッ ト数(ENOB)を定義できます。

$$SINAD(dB) = 6.02(ENOB) + 1.76 dB$$
 (25)

ENOBは、式26に示すようにSINADを用いて表すこともできます。

$$ENOB = \frac{SINAD(dB) - 1.76 dB}{6.02}$$
(26)

ENOBを使ってADCドライバのノイズ性能とADCのノイズ 性能を比較し、そのADCの駆動に対する適合性を判定すること ができます。差動ADCドライバのノイズ・モデルを図14に示 します。式27は一般的なケースに対応したもので、8つのソース の全出力ノイズ密度に対する寄与をそれぞれ表しています。ここ では、 $\beta_1 = \beta_2 \equiv \beta$ とします。

Signal-to-Quantization-Noise Ratio (dB) = 
$$6.02n + 1.76$$
 dB (22)

$$THD + Noise = \frac{\sqrt{[\nu_2(\text{rms})]^2 + [\nu_3(\text{rms})]^2 + [\nu_4(\text{rms})]^2 + [\nu_5(\text{rms})]^2 + [\nu_6(\text{rms})]^2 + \nu_n^2}}{[\nu_1(\text{rms})]^2}$$
(23)

$$v_{no,dm} \text{ due to } v_{nlN} = \frac{2v_{nlN}}{\beta_1 + \beta_2} = \frac{v_{nlN}}{\beta} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nCM} = \frac{2v_{nCM}(\beta_1 - \beta_2)}{\beta_1 + \beta_2} = 0 \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } i_{nlN+} = \frac{2i_{nlN+}(1 - \beta_1)R_{G1}}{\beta_1 + \beta_2} = (i_{nlN+})(R_{F1})\text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } i_{nlN-} = \frac{2i_{nlN-}(1 - \beta_2)R_{G2}}{\beta_1 + \beta_2} = (i_{nlN-})(R_{F2})\text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRG1} = \frac{(2\sqrt{4kTR_{G1}})(1 - \beta_1)}{\beta_1 + \beta_2} = \sqrt{4kTR_{G1}}\left(\frac{R_{F1}}{R_{G1}}\right) \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRG2} = \frac{(2\sqrt{4kTR_{G2}})(1 - \beta_2)}{\beta_1 + \beta_2} = \sqrt{4kTR_{G2}}\left(\frac{R_{F2}}{R_{G2}}\right) \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF1} = \frac{2\beta_1\sqrt{4kTR_{F1}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F1}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$

$$v_{no,dm} \text{ due to } v_{nRF2} = \frac{2\beta_1\sqrt{4kTR_{F2}}}{\beta_1 + \beta_2} = \sqrt{4kTR_{F2}} \text{ for } \beta_1 = \beta_2 = \beta$$



図14. 差動ADCドライバのノイズ・モデル

全出力ノイズ電圧密度*v<sub>no, dm</sub>*は、これらの成分の2乗和平方根を 計算して求めます。全出力ノイズ電圧密度を計算する場合は、ス プレッドシートに入力するのが一番良い方法です。新しいADI Diff Amp Calculator (参考文献3)は、ノイズ、ゲイン、その 他の差動ADCドライバ動作を短時間で計算するツールであり、 アナログ・デバイセズのウェブサイトから利用できます。

ADCドライバのノイズ性能はADCのENOBを使って比較で きます。この手順の一例として、ゲイン2の差動ドライバの選択、 評価を取り上げます。この場合、AD9445 ADCは5V電源で動 作し、2Vのフルスケール入力を備えています。この回路は、単 極フィルタで制限された50MHz(-3dB)の帯域幅を占有する ダイレクト結合ブロードバンド信号を処理します。各種条件に対 応したENOB仕様を記載したデータシートから、50MHzのナ イキスト帯域幅でENOB = 12ビットとなります。

ADA4939は、直接結合できる高性能なブロードバンド差動 ADCドライバです。ところで、ノイズという観点からすると、 これはAD9445を駆動するのに適したドライバでしょうか? データシートでは差動ゲインはほぼ2で、 $R_F = 402\Omega$ 、 $R_G = 200\Omega$ を推奨しています。また、この場合の全出力電圧ノイズ密 度を9.7nV√Hzと規定しています。

まず、一定の入力ノイズ電力スペクトル密度が与えられたときの システム・ノイズ帯域幅B<sub>N</sub>を計算します。この帯域幅は、シス テム帯域幅を決める実際のフィルタと同じノイズ電力を出力す る方形ローパスフィルタの等価帯域幅です。単極フィルタの場合 は、ここに示されているように $B_N$ は3dB帯域幅の $\pi/2$ 倍となります。

$$B_N = \left(\frac{\pi}{2}\right) 50 \text{ MHz} = 78.5 \text{ MHz}$$
<sup>(28)</sup>

次に、システム帯域幅について2乗平方根のノイズ密度を積分して、出力RMSノイズを求めます。

$$v_{no, dm}$$
 (rms) =  $(9.7 \text{ nV}/\sqrt{\text{Hz}})(\sqrt{78.5 \text{ MHz}}) = 86 \,\mu\text{V rms}$  (29)

ノイズの振幅はガウス分布を示すものと仮定し、ピークtoピー ク・ノイズに関する一般的な±3σの制限範囲を用いて(その ノイズ電圧は99.7%ぐらいの確率でその制限範囲内に存在しま す)、ピークtoピーク出力ノイズを計算します。

$$v_{\mu\alpha} d\mu (p-p) \approx 6 (86 \,\mu V \,\mathrm{rms}) = 516 \,\mu V_{\mu\alpha}$$
 (30)

ここで、ドライバのピークtoピーク出力ノイズとAD9445の 1LSB分の電圧を比較します。これは、式31に示すように12ビッ トのENOBと2Vのフルスケール入力範囲に基づいて行います。

$$One \ LSB = \frac{2 \ V}{2^{12}} = 488 \ \mu V \tag{31}$$

ドライバのピークtoピーク出力ノイズは、12ビットENOBという点から見ると、ADCのLSBに相当します。したがって、ノ イズという観点からすると、ドライバはこのアプリケーション にとって優れた選択肢といえます。最終的な決定は、ドライバ/ ADCの組合せを試作し、テストしてから行います。

## 電源電圧

電源の電圧/電流について検討することで、ADCドライバの選 択肢をうまく絞り込むことができます。表1には、電源から見た ADCドライバの性能を参考用に簡潔にまとめています。電源電 圧は、帯域幅や信号の振幅、ICMVRなどに影響します。仕様を 慎重に考慮してトレードオフを検討することは、差動アンプの選 択にとって重要です。

電源電圧変動除去比 (PSR) は、もう一つの重要な仕様です。ア ンプ入力としての電源ピンの役割は、無視されることがよくあり ます。電源ラインのノイズ (電源ラインに結合するノイズ)は、 出力信号を破綻させる可能性があります。

たとえば、電源ラインに60MHzで50mVp-pのノイズがのったADA4937-1について考えてみましょう。<math>50MHzでのPSR は -70dBとなります。これは、電源ライン上のノイズがアンプの出力においておよそ $16\mu$ Vまで低減されることを意味します。1Vフルスケール入力を備えた16ビット・システムでは1LSBは $15.3\mu$ Vなので、これではLSBは電源ラインからのノイズに埋もれてしまうことになります。

こうした状況は、直列のSMTフェライト・ビーズ、L1/L2、シャント・バイパス・コンデンサC1/C2を加えることで改善できます。



図15. 電源のバイパス

50MHzで、フェライト・ビーズは $60\Omega$ のインピーダンスを持ち、 10nF (0.01 $\mu$ F) コンデンサは $0.32\Omega$ のインピーダンスを持ちま す。この2つの素子で構成されるアッテネータは、45.5dBのノ イズの減衰を提供します。

Divider Attenuation = 
$$20 \log \left( \frac{0.32}{0.32 + 60} \right) = -45.5 \, dB$$
 (32)

このノイズ・アッテネータ(LPF)の減衰と-70dBのPSRに より、約115dBの除去比が与えられます。このため、ノイズは 1LSBをはるかに下回る約90nV p-pにまで低減されます。

#### 高調波歪み

周波数領域内の低い高調波歪み特性は、狭帯域システム、広帯域 システムの両方にとって重要です。ドライバの非直線性は、アン プ出力で、シングル・トーンの高調波歪みとマルチトーン相互変 調を生成します。

ノイズ解析例で用いるのと同じ方法を歪みの解析に適用でき、 ADA4939の高調波歪みと、2Vフルスケール出力を備えた AD9445の12ビットENOBの1LSBとを比較します。ノイズ 解析では、1ENOB LSBは488µVであることが示されていま す。

ADA4939仕様書の歪みに関するデータはゲイン2の場合のもの で、周波数ごとに2次高調波と3次高調波を比較しています。表 3は、ゲイン2での高調波歪みデータと2Vp-pの差動出力振幅を 示しています。

#### 表3. ADA4939の2次と3次の高調波歪み

パラメータ	高調波歪み
HD2 @ 10 MHz	-102 dBc
HD2 @ 70 MHz	-83 dBc
HD2 @ 70 MHz	-83 dBc
HD3 @ 100 MHz	-77 dBc
HD3 @ 10 MHz	-101 dBc
HD3 @ 70 MHz	-97 dBc
HD3 @ 100 MHz	-91 dBc

表中のデータは、高調波歪みが周波数とともに増大していること、 また当該帯域幅(50MHz)におけるHD2がHD3よりも多いこ とを示しています。高調波歪み積は対象周波数より高い周波数ま でなので、その振幅はシステム帯域の制限で低減できます。シス テムが50MHzのブリック・ウォール・フィルタ(急峻な減衰を 持つ方形フィルタ)を備えている場合は、25MHzより高い周波 数のみが重要です。高い周波数の高調波成分がすべてフィルタに よって除去されるからです。それでも最大50MHzのシステムの 評価を行うのは、現実のフィルタ機能では高調波を十分に抑止で きず、歪み積が信号帯域幅に折り返される危険性があります。図 16はADA4939の電源を変えた時の高調波歪みの周波数特性を 示しており、出力電圧は2Vp-pです。



図16. 高調波歪みの周波数特性

50MHzでのHD2は、2Vp-p入力信号を基準にして約88dBc です。高調波信号レベルを1ENOB LSBと比較するために、こ のレベルを電圧に変換する必要があります(式33を参照)。

$$HD2 = (2 \text{ V } p-p) \left( 10^{\frac{-88}{20}} \right) \approx 80 \text{ } \mu\text{V} p-p$$
(33)

この歪み積はわずか80µVp-pであり、1ENOBの16%です。歪 みという観点からすると、ADA4939はAD9445 ADC用ドラ イバとしての有力な候補です。

ADCドライバは負帰還アンプなので、出力歪みはアンプ回路の ループ・ゲインの大きさに左右されます。負帰還アンプに固有の オープン・ループ歪みは1/(1 + LG)倍で低減されます。この式 のLGは使用可能なループ・ゲインです。

アンプの入力(誤差電圧)は、大きなフォワード電圧ゲインA(s) で乗算され、帰還率βを経て入力に入り、そこでは入力をサーボ して誤差を最小限に抑えます。したがって、この種のアンプのゲ インはA(s)×βです。ループ・ゲイン(A(s)、β、またはその両 方)が減少すると、高調波歪みは増大します。電圧帰還アンプは、 積分器と同様、直流あるいは低周波では大きなゲインA(s)を示 し、アンプ固有の高い周波数にあるユニティ・ゲイン周波数に向 かって1/fごとにロールオフするように設計されています。A(s) のロールオフに伴って、ループ・ゲインは低下し、歪みは増しま す。このため、高調波歪み特性はA(s)の逆数になります。

ループ・ゲインも帰還率1/R<sub>F</sub>に直接左右されます。理想的な電 流帰還アンプのループ・ゲインは、クローズド・ループ電圧ゲ インに依存しないので、高調波歪み性能はクローズド・ループ・ ゲインが増しても劣化しません。実際の電流帰還アンプの場合、 ループ・ゲインはある程度クローズド・ループ・ゲインに影響さ れますが、それは電圧帰還アンプの場合ほど大きくありません。 したがって、高クローズド・ループ・ゲインや低歪みを必要とす るアプリケーションには、電圧帰還アンプよりもADA4927な どの電流帰還アンプのほうが適しています。図17は、クローズ ド・ループ・ゲインが増大しても歪み性能がいかによく維持され るかを示しています。





## 帯域幅とスルーレート

帯域幅とスルーレートは、ADCドライバ・アプリケーションに とって特に重要です。一般に、デバイスの帯域幅は小信号帯域幅 を意味しており、スルーレートは大信号振幅でのアンプ出力の最 大変化率を表します。

ENOB (有効ビット数) に類似したEUBW (有効使用可能帯 域幅) という略語は、帯域幅を表現するための新しい用語です。 ADCドライバやオペアンプの多くは広い帯域幅仕様を謳ってい ますが、帯域幅全部が使用可能なわけではありません。たとえば、 - 3dBの帯域幅というのは、帯域幅を表す方法として旧来から 使われていますが、これはすべての帯域幅が使用可能であること を示してはいません。- 3dB帯域幅における振幅誤差と位相誤差 は、実際に「ブレーク」する周波数に達するはるか1/10以上手前 に検知することができます。実際には、何がアンプのEUBWで、 その値をどうやって求めるのでしょうか?使用可能帯域幅を求め る方法としては、データシートの歪み特性のプロットを参照する ことをお勧めします。 図18の例に示すように、2次/3次高調波で-80dBcより大き な値を維持するためには、このADCドライバを60MHzより大 きな周波数で使用してはなりません。各アプリケーションは異な るので、十分な帯域幅と適正な歪み性能を備えたドライバにはシ ステム条件が指針となります。



図18. ADA4937電流帰還ADCドライバの歪み曲線

大振幅信号特性のパラメータであるスルーレートは、アンプ出力 が過剰な歪みなしに入力をトラッキングできる、変化率の最大値 を表します。ここで、スルーレートという観点でサイン波出力を 考えてみます。

$$vo = Vp \sin 2\pi ft \tag{34}$$

ゼロ点交差時の式34の導関数(変化率)、すなわち最大変化レートは次式で表されます。

$$\frac{dv}{dt}_{\max} = 2\pi f V p \tag{35}$$

ここで、dv/dt max はスルーレート、Vp はピーク電圧、fはフル パワー帯域幅 (FPBW) です。FPBW は次式で求めます。

$$FPBW = \frac{Slew Rate}{2\pi V p}$$
(36)

したがって、ADCドライバを選択するときは、ゲイン、帯域幅、 スルーレート (FPBW)を考慮したうえで、アンプがアプリケー ションに適しているか判断します。

#### 安定性

差動ADCドライバの安定性に関する考慮事項は、オペアンプの 場合と同じです。重要な仕様は位相余裕です。特定のアンプ構成 の位相余裕はデータシートから判定できますが、実際のシステム では、PCボード・レイアウトにおける寄生効果で位相余裕が大 幅に低減する可能性があります。

電圧負帰還アンプの安定性は、ループ・ゲインA(s)× $\beta$ の大きさ と符合に左右されます。差動ADCドライバは一般的なオペアン プ回路よりいくらか動作が複雑になりますが、これは2つの帰還 率があるためです。ループ・ゲインは式7と式8の分母に含まれ ています。式37は、マッチングしていない帰還率( $\beta$ 1 ≠  $\beta$ 2)の 場合のループ・ゲインを表しています。

$$Loop \ Gain = \frac{A(s)(\beta_1 + \beta_2)}{2}$$
(37)

帰還率がマッチングしていない場合、有効な帰還率は単に2つの 帰還率の平均値となります。その2つがマッチして、βとして定 義されると、ループ・ゲインはA(s)×βと単純に表すことができ ます。

帰還アンプを安定させるには、そのループ・ゲインを-1になら ないようにするか、それと同等の措置として – 180°の位相シフ トで振幅を1とします。電圧帰還アンプの場合、ループ・ゲイン の大きさがそのオープン・ループ・ゲイン周波数のプロット上で 1 (すなわち、0dB) となる地点は、A(s)の大きさが帰還率の逆 数となる地点です。基本的なアンプ・アプリケーションでは、帰 還は純粋に抵抗性のもので、帰還ループの周りに位相シフトは いっさい発生しません。マッチした帰還率では、帰還率1+R<sub>FG</sub> の逆数(周波数独立の逆数)がノイズ・ゲインと呼ばれることが よくあります。一定のノイズ・ゲイン (dB) をオープン・ループ・ ゲインA(s)と同じグラフにプロットした場合、2つの線が交差 する周波数はループ・ゲインが1 (0dB)の時です。その周波数 のA(s)の位相と-180°位相の差は、位相余裕と定義されていま す。安定した動作を得るには、その値を45°以上に維持する必要 があります。図19は、 $R_{FG} = 1$  (ノイズ・ゲイン=1)の場合の ADA4932のユニティ・ループ・ゲイン位置を示しています。



図19. ADA4932のオープン・ループ・ゲインの振幅と 位相の周波数特性

図19をさらに詳しく見ると、ADA4932はノイズ・ゲイン=1 のときに位相余裕が約50°であることがわかります(各ループで 100%帰還)。ADCドライバをゼロ・ゲインで動作させるのは 実用的ではありませんが、1以下の差動ゲイン(たとえば、 $R_{F}/R_{G}$ =0.25、ノイズ・ゲイン=1.25)で安定的に使用することが できます。このことはすべての差動ADCドライバに当てはまる わけではありません。ADCドライバのデータシートはすべて、 最小安定ゲインを記載しています。

電流帰還ADCドライバの位相余裕は、オープン・ループ応答か らも判定することができます。電流帰還アンプはフォワード・ゲ インA(s)の代わりにフォワード・トランスインピーダンスT(s) を用いており、誤差電流を帰還信号として使用しています。マッ チした帰還抵抗を備えた電流帰還ドライバのループ・ゲインは T(s)/R<sub>F</sub>なので、T(s) = R<sub>F</sub>のとき、電流帰還アンプのループ・ ゲインの大きさは1(すなわち、0dB)となります。この地点は、 電圧帰還アンプの場合と同様、オープン・ループ・トランスイン ピーダンス/位相のプロット上で、簡単に見つけることができま す。1kΩまでの抵抗の比をプロットすれば、対数プロットで抵 抗を表すことができます。図20は、 $R_F = 300\Omega$ の場合の電流帰 還ADCドライバADA4927のユニティ・ループ・ゲイン位置と 位相余裕を示しています。



図20. ADA4927のオープン・ループ・ゲインの振幅と 位相の周波数特性

300 $\Omega$ の帰還抵抗の横線がトランスインピーダンス曲線に交差す る地点で、ループ・ゲインは0dBになります。この周波数では、 T(s)の位相が約-135°であり、位相余裕が45°となっています。 位相余裕と安定性は $R_F$ の増大に伴って大きくなり、 $R_F$ の低減に 伴って小さくなっています。従って電流帰還アンプは、常に十分 な位相余裕を持つ純抵抗性の帰還を使用する必要があります。

#### PCBレイアウト

安定したADCドライバを設計できたら、それをPCボード上で 実現する必要があります。位相余裕の一部はボードの寄生素子に よって必ず失われるので、その要素は最小限に抑える努力をしま す。特に重要なのは、負荷容量、帰還ループのインダクタンス、 加算ノードの容量です。これらの寄生リアクタンスによって、帰 還ループに遅れ位相シフトが加わり、位相余裕が低下します。設 計によっては、PCボードの不適切なレイアウトによって20°以 上の位相余裕が失われます。

電圧帰還アンプでは、 $R_F$ と加算ノードの容量で形成されるポールに起因する、位相シフトを最小限に抑えるために、可能な限り小さな $R_F$ を使用するのが最良の方法です。大きな $R_F$ が必要な場合は、各帰還抵抗の両端に並列に接続した小さなコンデンサ $C_F$ で補償できます。この場合、各帰還抵抗は、 $R_FC_F$ と加算ノード容量の $R_G$ 倍が等しくなるような値を持つものとします。

PCBレイアウトは、必然的に設計の最終ステップの1つとなり ます。残念なことに、これは設計で最も頻繁に見過ごされるス テップの1つでもあります。高速回路の性能がレイアウトに大き く依存している場合でさえ、こういったことが起きます。高性能 設計は、不注意または粗雑なレイアウトによって妥協の産物と なったり、ひどいときは無益なものにさえなります。ここでは適 切な高速PCB設計の全てのケースを取り上げることはできませ んが、重要点をいくつか指摘しておきます。

寄生素子は、高速回路の性能を損なう原因になります。寄生容量 は部品パッド、パターン、およびグラウンド/電源プレーンに よって形成されます。グラウンド・プレーンの存在しない長いパ ターンは寄生インダクタンスを形成し、それによって過渡応答で の「リンギング」など、不安定な動作が生じる危険性があります。 寄生容量は、帰還応答にポールを発生させて、ピーキングや不安 定性の原因となるため、特にアンプの加算ノードにとっては危険 要素です。この改善方法の1つとして、ドライバ実装や帰還部品 パッドから下の領域は、必ずボードのすべての層でグラウンド・ プレーンと電源プレーンから切り離すという方法があります。 不要な寄生リアクタンスを最小化するには、まず、すべてのパター ンを可能な限り短くします。FR-4基板の外側の層の50ΩPC ボード・パターンは、2.8pF/インチ、7nH/インチ程度の規制成 分を持ちます。これらの寄生リアクタンスは、内側の層の50Ωパ ターンで約30%増大します。また、パターンのインダクタンス を最小限に抑えるために、長いパターンの下にはグラウンド・プ レーンがあるようにします。パターンを短い幅で小さくすること は、寄生容量と寄生インダクタンスの最小化と設計品質の維持に 役立ちます。 電源のバイパスもレイアウトにとっての重要事項です。電源バイ パス・コンデンサやV<sub>OCM</sub>バイパス・コンデンサは、可能な限り アンプのピンの近くに配置します。また、電源に複数種類のバイ パス・コンデンサを使用することは、広帯域ノイズに低インピー ダンス・パスを与えるのに役立ちます。図21は、バイパスと出 カローパスフィルタを備えた代表的な差動アンプの回路図です。 ローパスフィルタは、ADCへの信号の帯域幅とノイズを制限し ます。電源バイパス・コンデンサ・リターンは、負荷リターンの 近くに配置するのが理想的です。こうすれば、グラウンド・プレー ン内の電流の循環を最小限に抑えて、ADCドライバの性能を改 善できます (図22a、図22b)。



図21. 電源バイパスと出力ローパスフィルタを備えたADCドライバ



図22(a). 部品側、(b). 回路側

グラウンド・プレーンの使用(一般的にいうとグラウンディン グ)は、多岐にわたる複雑な主題であり、本稿の範囲を越えてい ます。ただし、図22aと図22bには重要な点だけをいくつか示し ています。まず、アナログ・グラウンドとデジタル・グラウンド の接続は1か所だけで行います。こうすることで、グラウンド・ プレーンを流れるアナログ電流とデジタル電流の相互作用(結果 的にシステム内で「ノイズ」が生じる)を最小限に抑えることが できます。また、アナログ電源はアナログ電源プレーンに、デジ タル電源はデジタル・電源プレーンに終端させます。ミックスド・ シグナルICの場合は、アナログ・リターンをアナログ・グラウ ンド・プレーンに、デジタル・グラウンド・リターンをデジタル・ グラウンド・プレーンに終端させます。





高速PCBレイアウトの詳細については、「A Practical Guide to High-Speed Printed-Circuit-Board Layout<sup>4</sup>」を参照してく ださい。ADCドライバ関連の設計では考慮すべき点が数多くあ りますが、ここで提供した資料が皆様のお役に立つものと期待 しています。差動ドライバ・アンプを理解し、プロジェクト初期 の段階でADCドライバの詳細設計に注意を払えば、将来の問題 を最小限に抑え、「安全なドライブ」を続けることができるでしょ う。

## 著者

John Ardizzoni [john.ardizzoni@analog.com] は、アナログ・ デバイセズの高速リニア・グループのシニア・アプリケーショ ン・エンジニアです。アナログ・デバイセズには2002年に入社。 エレクトロニクス業界では28年以上の経験を積んでいます。こ れまでに多くの論文を著しており、評判の高いRAQシリーズの 共著者でもあります。

Jonathan Pearson [jonathan.pearson@analog.com]は、 2002年8月から高速アンプ・グループのアプリケーション・エ ンジニアを務めています。アナログ・デバイセズに入社する前は、 テレコム業界でアナログ回路/システムの設計者をしていまし た。ノースイースタン大学でBSEE(電気工学理学士)、ウース ター・ポリテクニック大学(WPI)でMSEE(電気電子工学修 士)の学位を取得しています。余暇には家族との団らんや、さま ざまなギターの演奏、音楽の録音、真空管ギター・アンプやアン ティーク・ラジオの収集などを楽しんでいます。

## 参考文献

- 1. アナログ・デバイセズの全製品については、www.analog. com/jpをご覧ください。
- 2. http://designtools.analog.com/dtDiffAmpWeb/ dtDiffAmpMain.aspx
- 3. http://www.analog.com/jp/amplifier-linear-tools/adidiff-amp-calc/topic.html
- 4. http://www.analog.com/library/analogdialogue/ archives/39-09/layout.html