FETを使用したディスクリー ト・アンプの設計

著者: George Alexandrov、Nathan Carter

はじめに

フォトダイオードや圧電素子を使用したアプリケーション、 あるいは計装アプリケーションなどでは、ノイズの少ないア ンプが必要になります。通常、そうしたアンプには、入力イ ンピーダンスが非常に高いこと、1/fノイズが小さいこと、バ イアス電流がpA以下のレベルであることなどが求められま す。しかし、そうした厳しい要件は、IC製品では達成できな いこともあります。その場合、ディスクリートのICを使用して 構成したアンプ(ディスクリート・アンプ)が使われること になります。本稿では、ノイズの少ないディスクリート・アン プの設計手法について説明します。特に入力換算ノイズとオ フセット電圧のトリミングに着目し、アンプの設計における 要件と課題について解説します。

高ゲインの入力段に関する制約

一般に、ディスクリート・アンプは図1のように構成されます。 マッチングのとれた2つのJFETによって差動入力段を実装 し、その後段に高速オペアンプを配置するということです。 それによって、高い入力インピーダンスと初期ゲインを得る ことができます。この構成ではノイズは入力段でほぼ決まる ので、低ノイズのオペアンプは不要です。



図1. 高速で低ノイズの計装アンプ

残念ながら、ゲインが低く周波数が高い場合には出力を安 定化させるのは困難です。安定化は、RC補償回路を追加す る(CcとRc)ことによって行われます。しかし、これらの部品 の最適な値はゲインに応じて変化します。そのため、全体的 な設計は複雑になります。また、アプリケーションによっては、 大振幅の信号に対する応答が遅くなりすぎることがあります。

図2に示すユニティゲイン構成の回路では、補償を行うこと なく、図1の回路と同等のノイズ性能を得ることができます。 この回路は、出力用のオペアンプ、FETを使用した入力バッ ファ、FETにバイアスをかける電流源という3つの部分で構成 されます。回路の速度は主にオペアンプによって決まります。



図2. 安定性が得られるユニティゲイン構成のアンプ

入力段をユニティゲイン構成にすると、オペアンプのノイズ性 能に対して厳しい制約が生じます。図1の回路では、入力用の FETは有限のゲインを持ちます。このことから、後続段にお けるノイズの影響が低減されます。一方、ユニティゲイン構成 では、トータルのノイズ性能は入力バッファとオペアンプの2 つによって決まることになります。そのため、低ノイズのオペ アンプが必要になります。

入力段の電流源

FETを使用した入力バッファには、電流源によってバイアス をかけます。この電流源を適切に実装しなければ、ノイズ性 能に大きな影響が及ぶ恐れがあります。バイアスがノイズに 与える影響を最小限に抑えるための1つの方法は、シンプル なカレント・ミラーに縮退抵抗 (degeneration resistor)を 追加することです (図3)。



図3. 縮退抵抗を追加したカレント・ミラー

図3において、トランジスタQ₀に流れる電流は、トランジ スタQ₁とQ₂にミラーリングされます。ノイズ源としては、ト ランジスタの1/fノイズとショット・ノイズがあります。縮退 抵抗R_{DEGEN}を追加することにより、ショット・ノイズが1/1 +gmR_{DEGEN}に低減されます。ただし、1/fノイズに対しては 効果はありません。

1/fノイズは、ベース-エミッタ間の電流を使用してモデル化することができます。これに対しては、R_{DEGEN}を使用しても改善は見られません。両方のノイズ源からの影響を同時に低減するには、異なる構成の電流源を採用する必要があります。



図4. 電流を分割する抵抗を追加したカレント・ミラー

そのような観点から改善を施したカレント・ミラー回路を 図4に示しました。この回路では、電流源に必要なトランジ スタの数を抑えることができます。そのため、4個のトラン ジスタのパッケージではなく、2個のトランジスタ・ペアを 使用することが可能です。その結果、サイズとコストの両方 を抑えられます。

この構成では、ショット・ノイズと1/fノイズの両方をキャンセ ルすることができます。その結果、ノイズ性能が大きく向上し ます。トランジスタQ₀を流れる電流は、トランジスタQ₁にミラ ーリングされます。その電流は、2個の抵抗を介してコレクタ で分割されます。それによって、1/fノイズとショット・ノイズ が均等に二分されます。2つのノイズ源は同一のトランジス タに起因したものであり、コヒーレントです。出力が差動で あることから、ノイズがキャンセルされます(図5)。



図5. 電流源が理想的なものであれば ノイズがキャンセルされる

図4の回路でも、電流のマッチングと出力インピーダンス の改善を目的とし、カレント・ミラーのトランジスタを縮退 (degenerate)させています。電流の値はR_{DEGEN}における 電圧降下によって決まります。そのため、トランジスタのマ ッチングは、縮退させない場合と比べればそれほど重要で はありません。したがって、マッチングを考慮したトランジ スタ・ペアであれば、ほぼ任意のものを使用できるはずで す。ただし、安定性を維持するためにはコレクタ容量を小さ く抑える必要があります。2つの実装では、差動入力容量に 違いはありません。2つの入力素子において、ソース間のカ ップリングは、アンプが備える低い差動入力インピーダンス に大きく依存します。 本稿で示す回路については、実際に製作を行って評価を実施しています。その評価用回路では、バイアス電流を定める 電圧リファレンスを、電源電圧V_{CC}に接続した抵抗によって 実現しました。そのため、V_{CC}の変化に伴って性能の問題が 生じやすくなります。実際には、抵抗の代わりに、ツェナー ダイオードや、バンドギャップ、電圧リファレンスICを使用す る必要があります。

オペアンプ

オペアンプは、ディスクリート・アンプ全体の速度、ノイズ、 出力性能、歪みを左右します。そのため、アプリケーション に応じて適切なものを選択する必要があります。表1に、適 切なオペアンプの例として、2つの製品の主要な特性(標準 値)を示しました。

表1. 代表的なオペアンプの主要な特性

	広帯域 ノイズ 〔nV/√Hz〕	電源電流 (アンプ当たり) 〔 mA 〕	-3dB帯域幅 (G=1のとき) 〔MHz〕	電源電圧 〔V〕
ADA4897	1.0	3	230	$\pm 1.5 \sim \pm 5$
ADA4898 0.9		8	65	$\pm 5 \sim \pm 18$

「ADA4897」は、ほとんどの高速センシング・アプリケー ションで求められる優れたノイズ性能を得るための適 切な選択肢です。一方、高電圧のアプリケーションには 「ADA4898」が適しています。この製品は±18Vの電源電 圧で動作が可能であり、わずか8mAの消費電流で優れたノ イズ性能を発揮します。どちらの製品も、スルー・レートは 50V/µs以上です。

入力用のFET

入力用のFETは、ディスクリート・アンプ全体の入力特性を左 右します。最良の性能を得るには、ノイズと入力バイアス電 流が少なく、適切にマッチングしたFETが必要です。最も重 要な点は、非常に高い精度でマッチングしているJFETを使 うことです。JFETによって、入力オフセット電圧が決まるから です。例えば「LSK389」の場合、差動ゲート-ソース間カット オフ電圧ΔV_{GS}は最大20mVです。つまり、オフセット電圧Vos は20mVとなります。このやや大きいオフセット電圧を低下さ せる手法については後述します。

表2. 代表的なJFETの主要な特性

	広帯域ノイズ (1kHzのとき) 〔nV/√Hz〕	差動ゲート - ソ ース間カットオ フ電圧(最大 値) [mV]	ゲート - ソース 間飽和電流比 (最小値)	ゲート電 流 [pA]
LSK389A	0.9 (I _D = 2 mA)	20	0.90	N/A
LSK489	1.8 (I _D = 2 mA)	20	0.90	-2 ~ -25
2N5564	2.0 (I _D = 1 mA)	5	0.95	-3
2SJ109	1.1 (I _D = 3 mA)	20	0.90	N/A

ディスクリート・アンプの性能

以下では、入力用のnチャンネルJFETとして「LSK389A」、 カレント・ミラー用のトランジスタとして「PMP4201」、オペ アンプとしてADA4897を使用して実装したディスクリート・ アンプを例にとります。その評価ボードを図6に示しました。



図6. デジタル・ポテンショメータへの接続も 可能なディスクリート・アンプ用評価ボード

この実装において、誤差を生じさせる最大の要因は、入力オ フセット電圧が大きいことです。このオフセット電圧は、主に 入力用FETのミスマッチに起因して生じます。オフセット電圧 の値は、最大で10mVにも上る可能性があります(LSK389 のデータシートでは最大20mVになっていますが、評価中 に20mVに達したことは一度もありませんでした)。ゲインを 100とした場合、1Vの出力オフセットが生成されることになり、 このディスクリート・アンプは実使用に堪えなくなります。そ のため、このディスクリート・アンプをプリアンプとして使用 する場合には、入力オフセット電圧のトリミングを行う必要が あります。それには、デジタル・ポテンショメータ「AD5292」 を使用します。以下では、ポテンショメータを使用することで オフセットをトリミングする2つの方法を紹介します。

入力オフセット電圧

ディスクリート・アンプの評価版では、実際の入力オフセット 電圧は1mV~10mVでした。このようなオフセットが生じる主 な原因は、入力用JFETのミスマッチです。LSK389のデータ シートによると、ドレイン飽和電流I_{DSS}の誤差は最大10%に も達します。これは、デバイスのゲート-ソース間電圧V_{GS}に 影響を及ぼし、オフセット電圧を引き起こします。このオフ セットは、2つのJFETからのバイアス電流の値が同一でな いことによって生じます。そのため、それらの電流を供給す る電流源を調整することによって、この誤差を補償すること が可能になります。オフセットをゼロにする方法の1つを図 7に示しました。



図7. ポテンショメータによって 入力オフセット電圧をキャンセルする方法(その1)

AD5292や「AD5141」などのデジタル・ポテンショメータ を使用することで、入力用FETに流れる電流量を調整する ことができます。表3に、両製品の主要な特性を示しまし た。これらは3端子のポテンショメータとして構成されてい ます。SPIを介してポテンショメータを制御し、ワイパーの 位置を正確に定めることで、高い精度で抵抗値を制御する ことができます。

表3. デジタル・ポテンショメータの主要な特性

	電源電 圧〔 V 〕	公称抵抗值 〔 k Ω〕	抵抗許容誤 差〔%〕	分解能 〔ビット〕	動作温度 〔℃〕
AD5141	±2.5	10, 100	8	8	-40 ~ +125
AD5292	±16	20、50、100	1	10	-40 ~ +105

残念ながら、これらのデジタル・ポテンショメータは、端子 における寄生容量が小さくありません(最大85pF)。そのた め、高い周波数において、安定性の問題とリンギングが生じ ます。図8に示したのは、ディスクリート・アンプのステップ応 答です。ポテンショメータを適用した場合と適用していない 場合の結果を示しています。







図8. ディスクリート・アンプのステップ応答(a)は オフセットのトリミング用にポテンショメータを 適用した場合、(b)は適用していない場合

入力用FETのソースとグラウンドの間には、85pFの寄生容量 が接続されることになります。それにより、高い周波数におい て大きなリンギングが生じ、安定性が失われます。高い周波 数におけるノイズ性能と安定性を維持しつつ、入力オフセッ ト電圧を低下させるにはどうすればよいのでしょうか。その 答えとして、もう1つのバイアス設定方法を図9に示しました。



図9. ポテンショメータによって入力オフセット 電圧をキャンセルする方法(その2)

図7、図9のどちらのバイアス方法でも、基本的には同じこと が行われます。すなわち、デジタル・ポテンショメータを使用 して各FETを流れる電流量を調整し、ゲート-ソース間電圧を 一致させて入力オフセット電圧を最小限に抑えるということ です。ただし、図9のバイアス方法では、高い周波数において、 ポテンショメータの大きな寄生容量による不安定さやリンギ ングが生じないことが保証されます。これは、図3と図4に示し た異なる2つのカレント・ミラー構成を組み合わせることによ って実現されます。Qo、Qoで構成されるカレント・ミラーは、コ レクタ電流を分割してその大部分をFETに供給します。そのた め、バイアス用のトランジスタからのノイズはほとんど生じま せん。Q₀、Q₂、Q₃は、より従来型に近い、ノイズの大きいカレ ント・ミラーを構成しています。Q2、Q3には、FETの総バイア ス電流(約30µA)のうちわずか1~2%しか供給されないよう に縮退されます。そのため、大きなノイズが生成されることは ありません。その一方で、10mVのオフセットを簡単にトリミン グすることが可能なレベルの電流は確保されます。

より重要なのは、ポテンショメータの寄生容量が出力に影響を及ぼさないことが保証される点です。まとめると、まず 抵抗R_s(図9では348Ωの2つの抵抗)を使って電流を分割 する回路によりノイズが小さく保たれます。また、オフセット はQ₂、Q₃における縮退によって確実にトリミングすることが 可能です。さらに、ポテンショメータの寄生容量は出力に影 響を及ぼしません。図10に、この手法によってトリミングを 行った場合のステップ応答を示しました。



図10. 図9のトリミング手法を適用した ディスクリート・アンプのステップ応答

デジタル・ポテンショメータを使用すれば、オフセット電圧 を簡単にトリミングすることができます。それにより、動作 温度と電圧に関する広範な条件の下でオフセットを最小限 に抑えることが可能になります。AD5292は、20回のプログ ラミングが可能なメモリーを備えています。オフセット電圧 を調整したら、それに対応するワイパーの位置を永続的に保 存することが可能です。図9の回路の実装したアンプ本体の ボードでは、AD5292の評価ボードを使用し、オフセットのト リミングに使うポテンショメータを外部で接続できるように しました。よりコンパクトな設計にするには、デジタル・ポテ ンショメータをアンプ本体のボード上に配置し、同デバイス が備えるシリアル・インタフェース端子を使ってプログラミ ングを行うようにすればよいでしょう。

図9の方法を採用した結果、公称抵抗値が20kΩのAD5292 を使用し、LSK389とADA4897で構成したディスクリート・ アンプの入力オフセット電圧を数μVのレベルにまで低下さ せることができました。

オフセット・ドリフト

オフセットの電圧温度係数(温度の上昇に伴う入力オフセット電圧の増加の割合)は、トリミングなしのディスクリート・アンプの場合で約4µV/℃です。ところが、AD5292を追加した手法を適用すると、それが約25µV/℃まで増加してしまいます(図11)。



図11.入力オフセット電圧と温度の関係

確かにドリフトは大きく増加するのですが、ディスクリート・ アンプのダイナミック・レンジは大幅に改善されます。例え ば、トリミングなしでオフセットが5mVのアンプを85℃の温 度で使うとします。ゲインを100に設定した場合、実際の出 力オフセットは次のようになります。

> $V_{OUT} = (V_{OS} + TCV_{OS} \times T) \times G =$ (5 mV + 4 μ V/°C × 85°C) × 100 = 534 mV

ポテンショメータを使ってオフセットを5µVにトリミングした場合、ドリフトは25µV/℃となります。その場合、ゲインが100、温度が85℃という条件下で実際の出力オフセットは次のようになります。

 $V_{OUT} = (V_{OS} + TCV_{OS} \times T) \times G =$ (5 µV + 25 µV/°C × 85°C) × 100 = 213 mV

つまり、ダイナミック・レンジは300mV以上改善することになります。これによって、さらなる精度の向上につながるフィールド校正や、システム・レベルでのドリフト校正、トリミング手法の適用が可能になります。



図12.入力換算ノイズに対するトリミングの効果

図12は、ここまでに示した各構成におけるノイズ密度を示したものです。図9のディスクリート・アンプでは、電源電流が8mAの条件で2nV/√Hzです。つまり、既存のIC製品よりも優れた広帯域ノイズ密度を達成しています。トリミングを適用しない場合の1/fノイズは、10Hzで4nV/√Hz、1Hzで16nV/√Hz です。従来型のカレント・ミラーを使って構成した場合(赤い線)、1/fノイズと広帯域ノイズはいずれも1.5~2倍ほど大きくなっています。それに対し、ほかの3つの曲線では大きな差はありません。つまり、全体的なノイズはトリミングを適用しても実質的には変わらないということに注意してください。

小信号伝達関数

図13、図14に示したのは、それぞれゲインとトリミング手法 を変化させた場合の周波数応答です。ご覧のように、Rsでト リミングしただけのアンプ(図7の回路)は不安定です。また、 カレント・ミラーを使ってトリミングを行った場合(図9の回 路)には、トリミングなしの場合と周波数応答は変わらない 点に注意してください。



図13. トリミングなしのアンプでゲインを 変化させた場合の帯域幅



図14. 各トリミング手法を適用した場合の ユニティゲイン帯域幅

入力バイアス電流

ゲイン設定と検出抵抗を使って、入力バイアス電流を測定 しました。表4に、オペアンプ、電圧、温度を変化させた場合 に、入力バイアス電流が標準的にはどの程度の範囲で変化 するのかを示しました。

表4. 入り	カバイ	アス	電流の値
--------	-----	----	------

	ADA4897	ADA4897	ADA4898	ADA4898
	(25°C)	(125°C)	(±5V)	(±15V)
入力バイアス電流〔pA〕	<1	4000 ~10,000	<1	15~50

まとめ

高い入力インピーダンス、小さいノイズ、小さなオフセット 電圧を実現したアンプを必要とするアプリケーションはま すます増加しています。それに伴い、ディスクリートICを使用 して、アプリケーションに特化したアンプを設計する重要性 も高まりつつあります。本稿では、4個のディスクリートICを 使用し、高速、低ノイズで、入力オフセット電圧を調整可能 なアンプを紹介しました。各段を設計する際の検討事項に ついて、アンプのノイズ性能や、ショット・ノイズと1/fノイズ をキャンセルする方法に着目して説明しました。オペアンプ にはADA4897を、JFETにはLSK389を使用することで、入 力換算ノイズが2nV/√Hz、電源電流がわずか8mAのユニテ ィゲイン・アンプを設計することができます。その評価結果 も非常に良好でした。10mVほどにもなる高い入力オフセッ ト電圧は、ポテンショメータであるAD5292を使用してデジ タルでトリミングすることができます。また、さまざまなアプ リケーションや環境に対応するためには、本稿で紹介した 別のICを使用することも可能です。

著者

George Alexandrov (george.alexandrov@ analog.com)は、高速アンプグループに所属する インターンの設計エンジニアです。スタンフォード 大学で学士を取得しており、現在はカリフォルニ ア大学バークレー校に在籍しています。



Nathan Carter (nathan.carter@analog.com) は リニア/RFグループに10年以上在籍する設計 エンジニアです。カリフォルニア州工科大学とウー スター工科大学で学位を取得しています。



