インターリーブADCの"謎"を解き明かす

著者: Gabriele Manganaro/Dave Robertson

タイム・インターリーブ方式は、同一のA/Dコンバータ (ADC)を複数使用することで、1個のADCでは対応でき ないより高いサンプル・レートを実現する手法です'。図 1に、タイム・インターリーブ(以下、IL)方式の概念図 を示しました。このように、IL方式では同一のADCをM 個使用して並列型のアレイを構成し、時間多重を実現し ます。アレイ内の個々のADCはf./Mという低いレートで サンプリング(および変換)を実行します。サンプル・ レートは同一ですが、各クロックの位相はずれており、 異なるタイミングでサンプリングが行われます。これに より、この回路全体として見れば、f。(サンプリング周 期T_s=1/f_s)という高い実効サンプル・レートを得ること ができます。例えば、分解能が10ビットでサンプル・レ ートが100MSPS(メガサンプル/秒)のADCを4個使用し たとします。これらをIL方式で使用すれば、分解能が10 ビットでサンプル・レートが400MSPSの1個のADCを実 現できます。

ILの原理をもう少し詳しく説明します。図1において、ア ナログ入力V_{IN}(t)はM個のADCによってサンプリングさ れ、デジタル・データに変換されます。その後、これらの データは順次統合され、デジタル出力データ列であるD_{OUT} が得られます。もう少し詳しく説明すると、まずADC₁が V_{IN}(t₀)をサンプリングし、nビットのデジタル値への変換 を開始します。そのT₅秒後、ADC₂がV_{IN}(t₀+T_s)をサンプリ ングし、nビットのデジタル値へと変換を開始します。さ らにT₅秒後、ADC₃がV_{IN}(t₀+2T_s)をサンプリングしてデジ タル値に変換するということが継続して行われます。そ の後、ADC_MがV_{IN}(t₀+(M-1) ×T_s)のサンプリングを終 了すると、ADC₁がV_{IN}(t₀+M×T_s)をサンプリングし、次の サンプリング周期が始まります。このような処理が繰り 返されます。

各ADCのnビットの出力データは、サンプリングされた のと同じ順で出力されます。各ADCから出力されたデ ジタル・データは図1の右側にあるマルチプレクサによ って順番に収集されます。つまり、再構成されたデータ

¹ここではADCについて述べているが、D/Aコンバータ(DAC)のタイム・ インターリーブも同じような原理で実現される。



出力として、 $D_{OUT}(t_0+L)$ 、 $D_{OUT}(t_0+L+T_s)$ 、 $D_{OUT}(t_0+L+2T_s)$ 、.....が得られます。ここで、Lは各ADCによる変換時間です。この再構成されたデータ出力は、サンプル・レートがf_sのnビットのデータ列になります。一般に「チャンネル」と呼ばれる個々のADCは、f_s/Mでサンプリングを行うnビット分解能のADCですが、ブロック全体としては、f_sでサンプリングを行うnビット分解能のADCですが、ブロック全体としては、f_sでサンプリングを行うnビット分解能のADCですが、ブロック全体を、(各チャンネルと区別して)タイム・インターリーブADC(以下、IL ADC)と呼びます。この処理では、入力がいったん細かくスライスされ、アレイ内の各ADCにより別々に処理されて、出力時に連続したデータに再構成されると表現することができます。結果として、入力V_{IN}を高いデータ・レートでサンプリングしたデータ列Dourrが得られます。

ILは強力な手法です。しかし、実用上の問題がないわけ ではありません。各チャンネルから出力されたM系統の データ・ストリームはデジタル領域で統合されます。IL が抱える問題は、例えば、出力データから元の入力信号 V_{IN}を再構成したときなどに顕在化します。実は、D_{out} のスペクトルを見る(FFTを実施して周波数軸で振幅を プロットする)と、V_{IN}をA/D変換してデジタル表現にす る際に発生する歪み(ADCの基本性能に依存して生じる) のほかに、「インターリーブ・スプリアス(ILスプリア ス)」と呼ばれる成分が付加されることがわかります。IL スプリアスは、高調波(2次、3次など)のように多項式 で表されるタイプの歪みではありません。また、量子化 ノイズや微分非直線性(DNL)誤差のような性質のもの でもありません。ILノイズは時間領域の固定パターン・ ノイズの形で現れます。チャンネルにおけるアナログ領 域の要因によって引き起こされ、IL処理によってスライ ス/変換された信号で変調されて、最終的にデジタル出力 D_{out}に現れます。

² ここで問題になるのはゲイン誤差のミスマッチであり、誤差の絶対値では ない点に注意が必要である。2つのチャンネルのゲイン(誤差を含む) が同じである場合はG₁=G₂になる。この場合、2つのチャンネルでは信号が 等しく増幅されるので、2つのデータ・ストリームの振幅が交互に変化する ことはない(変調は起きない)。この状態で1つのD_{0UT}のデータ・ストリーム として再統合されるので、ゲイン・スプリアスは発生しない。



図1. ILを適用するM個のnビットADCのアレイ(a)。各ADCのサンプル・レートはf_s/M、IL ADCとしての サンプル・レートはf_sになる。M=4の場合のサンプリング・クロックの例を(b)に示した。

何が起きるのかを理解するために、簡単な例を見てい ただきます。入力V_{IN}が周波数f_{IN}の正弦波である2相IL ADCの例を考えます。ADC₁のゲインはG₁、ADC₂のゲイ ンはG₁とは異なり、G₂であると仮定しましょう(ゲイン 誤差の値がそれぞれのADCで異なるため)。この2相IL ADCでは、ADC₁とADC₂が交互にV_{1N}をサンプリングし ます。ADC₁が偶数番目のサンプル(サンプリングされ たデータ)を出力し、ADC₂が奇数番目のサンプルを出 力するとします。この場合、D_{out}の偶数番目のデータは すべてG₁で決まる振幅に対応しており、奇数番目のデー タはすべてG₂で決まる振幅に対応しています。このため D_{out}には、多項式で表される歪みを伴うV_{IN}の成分だけで なく、周波数がf_s/2の矩形波でV_{IN}を振幅変調したかのよ うに、G₁倍とG₂倍されたデータが交互に現れます。これ によって、D_{out}のスペクトルを見ると、周波数がf_s/2-f_{IN} の位置に「ゲイン・スプリアス」が現れるということで す。残念ながら、入力f_{IN}に依存するこのスプリアスの周 波数は、IL ADCの第1ナイキスト・ゾーン(f_e/2以下)に 位置します。また、他のナイキスト・ゾーンにもエイリア スが発生します。このILスプリアスのパワー/振幅は、2 つのゲインG1とG2の差に依存します。つまり、ゲイン誤 差のミスマッチに依存するということです²。なお、この スプリアスの振幅は、最終的には入力であるV_{IN}の振幅に よって決まります。

入力が単純な正弦波ではなく、現実のアプリケーション のように、全体的に帯域制限された信号である場合、ゲ イン・スプリアスは単純なトーンにはなりません。そう ではなく、ナイキスト・ゾーン内に現れる帯域制限され た入力信号を拡大/縮小したイメージになります。これ では、ILによって帯域を増大できるというメリットが少 なからず損なわれてしまいます。

先ほどの例ではチャンネル間のゲイン誤差のミスマッチ を取り上げましたが、ILスプリアスは他の要因によって も発生します。オフセットのミスマッチ(各チャンネル のオフセットの差)は固定周波数のトーンである「オフ セット・スプリアス」を発生させます。そのパワーはオ フセットの差に比例します³。一部のチャンネルにおいて、 本来の順番とは異なるタイミングでサンプリングが行われ た場合、サンプリング・タイム・スキューが発生します。 これは、ゲイン・スプリアスとまったく同じ周波数に「タ イミング・スプリアス」を発生させます。その振幅もゲイ ン・スプリアス⁴と同じレベルまで上昇し、パワーはf_{IN}や 入力振幅が増大すれば、それに連れて増大します。個々 のチャンネル間に生じる帯域幅のミスマッチも、fuxに依 存する周波数において、より大きなスプリアス成分を発 生させます。タイミング・スプリアスのように、スプリ アスのパワーは入力振幅ではなくf_{IN}に依存してかなり大 きくなる可能性があります。すべての場合において、出 カスペクトルの劣化の程度は各チャンネルのオフセット やゲイン、タイミング、帯域幅の絶対値ではなく、チャ ンネル間のミスマッチ/差によって決まります。

ILの技術は数十年前から存在していました。しかし、従 来はILスプリアスを十分に抑えることができなかったの で、その適用範囲は低分解能のADCのみに制限されてい ました。しかし、その後、チャンネル間のミスマッチを 校正(キャリブレーション)したり、残余ILスプリアス 成分を抑制したりする技術が大きく進歩しました。それ によって、現在では、分解能が12/14/16ビットで、完全 に集積された高速のIL ADCが実現されています。

ここで、IL方式の種類について触れておきます。一般に 2チャンネルのILは「ピンポン(ping pong)」方式と 呼ばれています。また、例えば3~4チャンネルの少チ ャンネルのILと、5チャンネル以上(多くの場合、8チャ ンネル以上)の多チャンネルのILは、それぞれ「lightly interleaved」と「highly interleaved」と呼んで区別す ることができます。

ピンポン方式(2相)のIL

図2(a)のブロック図に示すように、2チャンネルのIL によって実効サンプル・レートを2倍にするのがピンポ ン方式です。この方式はシンプルなものですが、有用か つ興味深い特徴を備えています。この構成では、IL ADC の第1ナイキスト・ゾーン内で、DC、f_s/2、f_s/2-f_{IN}の位置 にILスプリアスが現れます。ここでは、入力信号V_{IN}が、 図2(b)に示すように第1ナイキスト・ゾーンに含まれ るf_{IN}を中心とした帯域の狭い信号であるとします。この 場合、ILスプリアスは、DCでのオフセット・スプリア ス、f_s/2でのオフセット・ミスマッチ・スプリアス、入 力の拡大/縮小コピーのように見えるf_s/2-f_{IN}を中心とした ゲイン・スプリアスおよびタイミング・スプリアス・イ メージによって構成されます。

入力信号V_{IN}(f)が、図2(b)に示すように、0~f_e/4の中に 収まっていれば、入力信号をA/D変換した後のデータの周 波数成分とILスプリアスが重なることはありません。こ れは望ましい状態ですが、この条件を満たすようにする と、残念ながらナイキスト・ゾーンの半分以下の周波数 信号しかデジタル化できないことになってしまいます。 消費電力は1チャンネルの場合の2倍以上になるのにもか かわらず、クロック周波数がf_e/2の1チャンネルのADCを 使用するのと同じ帯域にしか対応できません。ただ、ナ イキスト・ゾーンのいちばん周波数が高い部分にあるIL スプリアス・イメージは、A/D変換後にデジタル・フィ ルタによって除去できます。したがって、アナログ領域 での補正は必要ありません。

ピンポン方式の利点としては、ADCのクロックがf_sなの で、デジタル出力のダイナミック・レンジでは3dBのプ ロセス・ゲインが得られる点が挙げられます。また、ク ロックがf_s/2のADCを1個使用する場合と比較すると、ピ ンポン方式のADCではアンチエイリアシング(折返し誤 差防止)フィルタとして減衰特性が緩やかなものを使う ことができます。

 ³一般に、MチャンネルのILでは、オフセット・スプリアスはf_{os}=(k/M)f_s
 (k=0、1、2、.....)で発生する。(Manganaro、2011年)

⁴ 一般に、MチャンネルのILでは、ゲイン・スプリアスとタイミング・スキュー・イメージは、 $f_{GS}=\pm f_{IN}+(k/M)f_s$ (k=0、1、2、.....) で発生する。(Manganaro、2011年)



図2. ピンポン方式の概念図(a)、入力がf_s/4未満の 狭帯域信号である場合の出力スペクトル(b)、 入力信号がf_s/4とナイキスト周波数f_s/2の 間にある場合の出力スペクトル(c)

図2(c) に示すように、第1ナイキスト・ゾーンの周波 数の高い側に帯域の狭い信号がある場合も、ILスプリア ス・イメージがナイキスト・ゾーンの下半分に現れるの で、同じように考慮する必要があります。繰り返しにな りますが、ゲイン・スプリアスとタイミング・スプリア スはA/D変換後にデジタル・フィルタによって除去する ことが可能です。

入力信号の周波数がf₄/4をまたがると、入力信号とILスプ リアスの周波数が重なり、入力信号のスペクトルはILイ メージによって損なわれてしまいます。この場合、所望 の入力信号の再現は不可能なので、ピンポン方式は使用 できないということになります。もちろん、チャンネル 間のマッチングが十分にとれていて、ILスプリアスの成 分がアプリケーションにおいて許容できるほど小さい場 合や、キャリブレーションが適用され、ILイメージを発 生させる要因が可能な限り排除されている場合にはピン ポン方式を使用しても構いません。

まとめると、チャンネル間にミスマッチがある場合でも、 適切な周波数計画(上述したような問題を回避できるよ う、使用する周波数について検討した結果)を立てるこ ととデジタル・フィルタの働きによって、ピンポン方式 でも狭帯域の信号をA/D変換後に再現することは可能で す。ADCの消費電力は、f_s/2でサンプリングする単一の ADCを使用する場合と比べて約2倍になります。しかし、 ピンポン方式を採用すれば3dBのプロセス・ゲインが得 られるとともに、アンチエイリアシングの要件を緩和す ることができます。 ここで、チャンネルのミスマッチを補正する手段を適用 せずにピンポン方式を使用した場合の実例を示します。 この例では、アナログ・デバイセズの「AD9680」を使 用します。同ICは分解能が14ビットでサンプル・レート が1GSPSのデュアルADCです。2個のADCが1つの正弦 波を交互にサンプリングし、その結果を統合します。そ れにより、2GSPSの1本の出力データ・ストリームが得 られます。図3は、このようなピンポン方式のIL ADCの 出力スペクトルです。これを見ると、第1ナイキスト・ ゾーン (DC~1GHz) において、f_{IN}=400MHzの左側に大 きなトーンがあることがわかります。これが入力信号に対 応するトーンです。これ以外にも、f_s/2-f_{IN}=2 [GHz] /2-400 [MHz] =600 [MHz] でゲインとタイミングのミス マッチに起因する大きなスプリアスが生じています。さ らに、2つのチャンネル固有の歪みや、他の要因による トーンも数多く見られますが、それらはすべて-90dB以下 に収まっています。



図3. AD9680をピンポン方式で使用した場合の出力 スペクトル。2個のADCには、1GSPSでサンプリング するためのクロックを供給する。両クロックは位相が 180°異なっている。これにより、2GSPSのサンプル・ レートを実現できる。

高次のインターリーブ

3チャンネル以上を使うIL方式では、先述したような周波 数計画はそれほど実用的でも魅力的でもありません。IL スプリアスの位置をナイキスト・ゾーンの一部に収める ことはできないからです。例として、図4(a)に示すよ うな4相のIL ADCを考えてみます。この例では、オフセ ットのミスマッチによるトーンがDC、 $f_s/4$ 、 $f_s/2$ の位置 に発生します。また、ゲイン・スプリアスとタイミング・ インターリーブ・イメージが $f_s/4$ - f_{IN} 、 $f_s/2$ - f_{IN} の 位置に発生します。IL ADCの出力スペクトルの例を図4 (b)に示しました。入力が $f_s/8$ の帯域内に収まっていな い限り、 f_{IN} がどこにあってもILスプリアスと重なること がわかります。なお、入力信号の帯域が非常に狭い場合 には、広帯域に対応するIL ADCによってA/D変換を行う べきではありません。

このような場合、ナイキスト・ゾーンの全体にわたりク リーンなスペクトルを得るには、ILスプリアスのパワー を最小限に抑える必要があります。これを実現するた めには、チャンネル間のミスマッチを補償するキャリブ レーションを適用します。ミスマッチに補正を適用すれば ILスプリアスのパワーが減少します。そうすると、SFDR とS/N比が改善されます。

補償(キャリブレーション)の方法は、ミスマッチの測 定精度と最終的な補正の精度によって制限されます。ま たキャリブレーションによる効果を上回るレベルで残余 スプリアスを除去する方法もあります。それは、各チャ ンネルで入力をサンプリングする順番を断続的/ランダム にシャッフルする方法(以下、ランダム化)です。この 方法により、ミスマッチを補償し切れていないために発 生する影響は、固定パターンのノイズではなく擬似ラン ダム・ノイズに変わります。ILトーンと不要な周期的パ ターンが擬似ランダム・ノイズ成分のように変化すると いうことです。この擬似ランダム・ノイズはADCの量子 化ノイズによって形成されるノイズフロアに埋もれて消 失します。もし、そこまでいかなかったとしても、不要 なスプリアス・イメージとトーンは分散されます。この 手法を適用した場合、ILスプリアスの成分に関連するパ ワーはノイズフロアのパワーに加算されます。歪みは改 善されますが、ノイズに加算されるILスプリアスのパワ ーの大きさによってS/N比は劣化することがあります。 方、SNDR(信号/ノイズ+歪み、SINAD)は歪みとノ イズを組み合わせたものなので、本質的には変化しませ ん。ランダム化によって、ILによる影響が、コンポーネン ト(歪み)から他の部分(ノイズ)に移されるだけです。



図4.4相IL ADCの概念図(a)、ILスプリアスが 現れている第1ナイキスト・ゾーンの出力スペクトル(b)

IL ADCの例をいくつか見てみましょう。「AD9625」は 分解能が12ビットでサンプル・レートが2.5GSPSの3相IL ADCです。ILスプリアスを最小限に抑えるためには、3 つのチャンネルの間のミスマッチを校正します。入力が 約1GHzのときの出力スペクトルの例を図5(a)に示し ました。このスペクトルから、1GHz付近の入力トーン のほかに、500MHzの付近に各チャンネルの2次/3次高調 波歪みが発生しています(各ADCの基本性能に応じて発 生する)。また、基本周波数の付近には4次高調波歪み も確認できます。ここで、IL ADCの特性に影響を及ぼす ミスマッチを校正することで、実質的にILスプリアスの パワーを最小限に抑えることができます。その結果、小 さな残余スプリアス・トーンがスペクトル全体で見られ るようになります。

この残余スプリアス成分をさらに削減するためには、ラ ンダム化を適用します。校正済みの第4のチャンネルを 加え、3つのチャンネルのうち1つをその第4のチャンネル に周期的に切り替えて、順番はランダムな状態で3相イン ターリーブを行います。この処理は、ときどき4本目のス キットルズ(木柱)に交換しながら3本のスキットルズを 空中で回す曲芸師に例えることができます。それによっ て、残余ILスプリアスのパワーがノイズフロアの全体に 分散されます。図5(b)に示すように、ランダム化を適 用するとILスプリアスはほぼ消滅します。ただ、ノイズの パワーがわずかに増加し、S/N比は2dB低下します。また、 歪みのトーンはかなり減衰していますが、2次、3次、4次 の高調波はILスプリアスではないため、ランダム化の効果 は及ばないことに注意してください。



 図5. AD9625の出力スペクトル。約1GHzの入力トーンを 2.5GSPSでサンプリングした結果を示している。

 (a)は通常の3相1Lによる結果であり、S/N比は 60dBFS、SFDRは72dBcとなっている。これらの 値は、ほぼ500MHz付近の3次高調波に依存して 決まっている。ただ、ILスプリアスはスペクトル 全域に生じていることがわかる。(b)は3相1Lに ランダム化を適用した結果である。S/N比は 58dBFS、SFDRは72dBcであり、これらの値も ほぼ3次高調波に依存して決まっている。しかし、 ノイズフロアの全体にパワーを分散することによって、 すべての1Lスプリアスが減衰していることがわかる。

 図6に、別のIL ADCに対してランダム化を適用した場合 の例を示しました。この例では分解能が16ビット、サン プル・レートが310MSPSの4相IL ADC「AD9652」を使 用しています。図6は、4チャンネルを決められた順に切 り替えた結果であり、チャンネルのミスマッチを低減す るためのキャリブレーションも行っていません。このス ペクトルを見ると、予想どおりの周波数にILスプリアス がはっきりと現れています。スプリアスのパワーは、2 次、3次の高調波よりもかなり大きく、SFDRはわずか 57dBcとなっています。

しかし、チャンネル間のミスマッチを低減するために前も って校正しておけば、ILスプリアスのパワーは図7に示す ように大幅に低減します。前の例と同様に、各チャンネル の高調波歪みに変化はありませんが、ILスプリアスのパ ワーはチャンネル間のミスマッチが校正されることによ って大幅に削減されます。

さらに、図7の条件下におけるスペクトル純度は、ランダ ム化を適用することによって大幅に改善できます(図8)。 この例では、ランダム化において独自の手法を適用してい ます。4つのチャンネルの順番を断続的に変更することに よって、追加(5つ目)のチャンネルを使用することなく スプリアスのパワーを削減しています。図8を見ると、ラ ンダム化を適用することにより、スペクトル上には高調波 歪みだけが残ることがわかります。



図6. AD9652の出力スペクトル。クロック周波数f_s は310MHz、入力正弦波の周波数f_{1N}は約70MHz。 キャリブレーションもランダム化も適用していない。 2次高調波(HD2)と、3次高調波(HD3)のエイリアス が、それぞれ140MHz付近と100MHz付近に現れている。 またILスプリアスも発生している。オフセットに起因 するトーンがDC、f_s/2(OS2)、f_s/4(OS4)に生じて いる。さらに、f_s/2-f_{1N}(GS2)、f_s/4+f_{1N}(GS4+)、 f_s/4-f_{1N}(GS4-)にゲイン・スプリアス/タイミング・ スプリアスが確認できる。スプリアス成分の一部が ノイズのパワーであると見なされているため、この グラフではS/N比の値が悪化している。



図7. AD9652の出力スペクトルであり、入力とクロック 周波数の条件は図6の例と同じである。ただし、4つの チャンネル間のミスマッチを補償するためにキャリブ レーションを適用している。図6と比較すると、2次、 3次高調波に変化はない。しかし、ILスプリアスの パワーは削減されている。SFDRは30dB向上し、





図8. キャリブレーションを実施したうえで(図7の状態)、 さらにランダム化も適用した場合の出力スペクトル。 ランダム化によって、残余ILスプリアスのパワーが ノイズフロア全体に分散し、ピークがなくなっている。 ADCの基本性能で決まる高調波歪みだけが残っている ように見える。キャリブレーションを実施した後は、 スプリアスのパワーを分散した効果は小さいため、 S/N比の値はほとんど変わらない。

まとめ

ILは、ADCの帯域を増大させる強力な手法です。ミスマ ッチの補償や、ランダム化による残余スプリアス成分の除 去といった最近の技術の進歩により、分解能が12/14/16ビ ットで非常に高速なIL ADCが実現されています。

多くの通信アプリケーションがそうであるように、入力 信号の帯域が制限される場合には、ピンポン方式のIL手 法を使用し、綿密な周波数計画を立てることで、不要な ILスプリアスの発生場所と信号帯域を分離することがで きます。この場合、スプリアスの成分はデジタル・フィ ルタで除去できます。この方式では、サンプル・レート が半分の通常のADCにより同じスプリアス・フリーの入 力帯域を得る場合と比べて約2倍の電力を消費します。そ の一方で、プロセス・ゲインによってダイナミック・レ ンジが3dB向上します。また、高いILサンプル・レート によって、ADCの前段のアンチエイリアシング・フィル タとルーフィング・フィルタのロールオフ率を緩和する ことができます。

広帯域の入力信号に対応しなければならない場合、上記 のようなアプローチはとることができません。その場合 には、高次のIL ADCが適しています。高次のIL ADCを 使用する場合には、キャリブレーションとランダム化を 適用することによって、ILによる歪みとスプリアスの成 分の補償/キャンセルを行うことが可能です。

謝辞

実験結果の一部を取得/提供していただいたSiddharth Devarajan氏、Prawal Shrestha氏、Antony DeSimone 氏、Ahmed Ali氏、Umesh Jayamohan氏、Scott Bardsley 氏に感謝します。

関連資料

Ian Beavers「Gigasample ADCs Run Fast to Solve New Challenges」 Analog Devices, 2014年

William Black, David Hodges 「Time Interleaved Converter Arrays」 IEEE Journal of Solid-State Circuit, Vol. SC-15, No. 6, 1980年

Duncan Bosworth「GSPS Data Converters to the Rescue for Electronics Surveillance and Warfare Systems」Analog Devices, 2014年

Jonas Elbornsson, JFredrik Gustafsson, Jan-Erik Eklund「Analysis of Mismatch Effects in a Randomly Interleaved A/D Converter System」 IEEE Transactions on Circuits and Systems, Vol. 52, No. 3, 2005年

Jonathan Harris 「Further into the Alphabet with Interleaved ADCs」 EDN Network, 2013年

Jonathan Harris「The ABCs of Interleaved ADCs」 EDN Network, 2013年

Gabriele Manganaro「Advanced Data Converters」 Cambridge, UK: Cambridge University Press, 2011年



Gabriele Manganaro

著者:

Gabriele Manganaro (gabriele.manganaro@analog.com) は、イタリアのカターニア大学で電子工学の博士号を取得しています。1994年にSTMicroelectronics社とテキサスA&M大学で研究を始めました。Texas Instruments社、Engim社、National Semiconductor社では設計担当ディレクターとしてデータ・コンバータICの設計に従事していました。2010年から、ADIで高速コンバータのエンジニアリング・ディレクターを務めています。また、ISSCCのデータ・コンバータ技術分科会の委員を7年連続で務めました。さらに「IEEE Transactions on Circuits and Systems-Part I (IEEE回路/システム会議 Part 1)」の編集者、副編集長を経て、最終的には編集長を務めました。60本の論文、3冊の書籍を執筆/共同執筆したほか、13件の特許を所有し、現在も別の特許を出願中です。2003年よりIEEEのシニア・メンバーであり、2009年よりIETのフェローとして活動しています。



David H. Robertson

David H. Robertson (david.robertson@analog.com)は、1985年よりADI のデータ・コンバータ部門に所属し、相補型バイポーラ/BiCMOS/CMOS プロセスの高速DAC/ADCを幅広く担当してきました。プロダクト・エン ジニア、設計エンジニア、プロダクト・ライン・ディレクターとして、米 国、アイルランド、韓国、日本、中国の製品開発チームで業務に携わりま した。現在は、ADIの高速コンバータ部門のプロダクト/テクノロジ・ディ レクターを務めています。

コンバータとミックスド・シグナル回路に関する特許を15件所有していま す。また、ISSCCで「ベスト・パネル」に選ばれた2つのイブニング・パネ ル・セッションに参加したほか、「IEEE Journal of Solid-State Circuits 1997 Best Paper Award」を受賞した論文の共著者でもあります。2000年 ~2008年にはISSCCテクニカル・プログラム委員会の委員を務め、2002年 ~2008年にはアナログ&データ・コンバータ分科会で議長を務めました。

