

Malog Dialogue

IBIS モデルの開発方法 【Part 2】 独自の IBIS モデルの作成方法

著者: Rolynd Aquino、プロダクト・アプリケーション・エンジニア Francis Ian Calubag、システム・アプリケーション・エンジニア Janchris Espinoza、プロダクト・アプリケーション・エンジニア

概要

本稿では、LTspice[®]を利用して、独自のIBIS(Input/Output Buffer Information Specification)モデルを作成する方法を 説明します。具体的には、モデルを作成するにあたっての事前 準備からモデルの検証作業までの手順を、図やグラフを交えて 詳細に解説します。特に、LTspiceを使用して、IBISモデルに 必要なI-V(電流 - 電圧)データ、V-t(電圧 - 時間)データ、 上昇率/下降率(ramp)のデータ、C_compのデータを正確 に取得するための手順を詳しく説明します。また、定性的/定 量的なFOM(Figure of Merit:性能指数)を使用して、IBIS モデルの性能を検証する方法も示します。IBISモデルの作成対 象としては、ADxxxxという架空の3ステート・バッファを例 にとることにします。このバッファは、CMOSの入力インター フェースと3ステートの出力インターフェースを備えていま す。本稿で示す例は、読者の皆さんがIBISモデルの作成を開始 する際の出発点として活用できます。

はじめに

どのようなシステムを構築する場合でも、シミュレーションは重要な役割を担います。シミュレーションを実施することにより、 問題を事前に予測し、時間とコストのかかる改修を回避すること が可能になります。開発プロセスにおいては、常に最初から正し く設計を行うことが目標になります。例として、高速デジタル・ インターフェースのシミュレーションを実行するケースを考えま す。その場合、設計が適切でなければ、プリント基板のシンプル なパターンが原因で、シグナル・インテグリティ(信号品質)に 影響が及ぶ可能性があります。デジタル・インターフェースのシ グナル・インテグリティについてシミュレーションを行う場合に は、IBISモデルが使用されます。

この連載記事のPart 1で述べたとおり、IBISモデルでは、デバイスのデジタル・インターフェースの電気的特性を、表形式のI-VデータとV-tデータによって表します。このビヘイビア・モデル

については、構文エラーが含まれないようにしつつ、できるだけ 正確に作成することが重要です。そうすれば、作成したモデル を使用する際に問題が生じることを避けられます。また、シミュ レーションを実施する際には、デジタル・インターフェースを備 える各種の部品/デバイスのIBISモデルも用意する必要があるで しょう。多くの場合、それらはメーカーのウェブサイトからダウ ンロードできますが、必ず提供されているとは限りません。実際、 IBISモデルの利用にあたっては、モデルを入手できないというこ とが問題になりがちです。設計に使用した部品/デバイスのIBIS モデルが入手できない場合には、製品の開発が遅れる可能性があ ります。

IBISモデルについては、そのデバイスのメーカーから入手するの が最も良い方法だと言えます。ただ、ユーザが自分でIBISモデル を作成することも可能です。本稿では、SPICEモデルを基にして、 最も基本的なIBISモデルを作成する方法を紹介します。その作成 過程では、シミュレータとしてLTspiceを使用することにします。 以下のセクションにおいて、LTspiceによるシミュレーションの 設定は、「IBIS Modeling Cookbook for IBIS Version 4.0」を 基にして行うことにします。また、定性的/定量的なFOMを使 用して、IBISモデルを検証する方法についても詳しく説明します。

「最も基本的なIBISモデル」とは?

LTspiceを使って基本的なIBISモデルを作成するお客様を支援す るためには、「基本的」という語の意味を定義する必要があります。 基本的なIBISモデルの振る舞いは、主に、モデリングの対象とな るデジタル・バッファの種類によって決まります。モデリングを 行う際には、IBISのこれまでのバージョンを見返し、バッファの モデリングに必要な最小の要件と、モデリングの対象として取り 上げられているデジタル・インターフェースの種類を確認する必 要があります。シングルエンドのCMOSバッファは、IBISでモデ ル化できる最もシンプルなデジタルI/Oの例だと言えます。そこ で、本稿では、同バッファをモデリングの対象として取り上げる ことにします。



VISIT ANALOG.COM/JP



図1. CMOSの3ステート・バッファのIBISモデル

表1. Model_type別の構成要素

Model_type	[Package]	C_comp	[GND_ Clamp]	[Power_ Clamp]	[Pulldown]	[Pullup]	V-tデータ	[Ramp]
入力	\checkmark	\checkmark	\checkmark	\checkmark	—	—	—	
3ステート	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark
I/O	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	\checkmark	1

図1に示したのは、CMOSの3ステート・バッファに対応する IBISモデルの構造です。Part 1で説明したように、IBISモデルの 構成要素や使用するキーワードは、モデルの種類によって異なり ます。表1は、各種モデル(Model_type)の構成要素と使用す るキーワードについてまとめたものです。

ユース・ケース

本稿では、ADxxxxという架空のデバイスのLTspiceモデルを使 用してIBISモデルを作成します。ここで、ADxxxxはイネーブル・ ピンを備える単一入力、単一出力のデジタル・バッファであると 仮定します。したがって、そのIBISモデルには、2つの入力 (DIN1 とEN) と1つの3ステート出力 (DOUT1) が存在することにな ります。

一般に、IBISモデルの作成は、以下に示す5つのステップで行われます。

【ステップ1】モデルの作成に向けた事前準備を行う

【ステップ2】SPICEモデルを基にC_compのデータ、V-Iデータ、V-tデータを取得するために、LTspiceのシミュレーションを実行する

【ステップ3】IBISの仕様に準拠するようにファイルのフォーマッ ティングを行う 【ステップ4】IBISに対応するパーサ(Parser)によってテストを 実施し、ファイルをチェックする

【ステップ5】同じ負荷条件の下で、IBISモデルとSPICEモデルを 使用したシミュレーションをそれぞれ実施し、結果を比較する

IBISモデルには、標準値、最小値、最大値のデータが必要です。 それらの値は、動作電源電圧範囲、温度、製造プロセスのコー ナー条件によって決まります。本稿では、簡潔さを優先し、標準 の条件だけを示すことにします。

ibischkシリーズは、作成したモデルがIBISの仕様に準拠してい ることを確認するための有効なツール(Golden Parser)です。 その実行可能ファイルは、IBIS Open Forumのウェブサイト (https://ibis.org/)から無償ダウンロードすることが可能です。 本稿では、ibischkを搭載するIBISモデルの編集用ソフト(サー ドパーティ製)を使って作成作業を行うことにします。

モデルの作成に向けた事前準備

上で示したステップのとおり、シミュレーションを開始する際に は、事前の準備が必要です。具体的には、デバイスのデータシー トをダウンロードし、SPICEモデルとLTspiceのファイルをイン ストールしなければなりません。また、最初の確認作業として、 デバイスのデジタル・インターフェースの種類(入力、オープン ドレイン、3ステートなど)と数を明確にします。 また、デバイスのデータシートを参照し、動作電源電圧、動作温 度、ICのパッケージの種類、ピン・リスト、デジタル出力のタイ ミング仕様に対応する負荷の条件(R_{Load}とC_{Load})、デジタル入力 に対するロー・レベルの入力電圧(Vinl)とハイ・レベルの入力 電圧(Vinh)を確認します。図2にADxxxxのSPICEモデルのシ ンボル、表2にその仕様を示しました。

IBISモデルのファイル(拡張子は.ibs。以下、IBISファイル)には、 キーワードを使用してデバイスのデジタル・インターフェース に関するあらゆる情報を記述します。IBISモデルで使われるキー ワードは角括弧で囲まれており、識別子として機能します。キー ワードの詳細については、Part 1をご覧ください。



図 2. ADxxxxのSPICEモデルのシンボル。 3ステートのデジタル・バッファです。

表2. ADxxxxのパラメータ。

データシートに記載されている情報に相当します。

パラメータ	值
VDD	1.8V(標準値)
動作温度	25℃
Vinl	$0.3 \times VDD$
Vinh	$0.7 \times VDD$
ICのパッケージ	6ピンのSOT-23
CLoad	15pF

ICのパッケージについては、キーワード[Package]を使用して 記述します。その記述内容には、寄生要素であるRLC(抵抗/イ ンダクタ/容量)成分の値が含まれます。それらの値は、ダイ・ パッドとICのパッド/ピンの間の結合状態を表します。具体的 な値はメーカーから入手することになります。他のIBISファイル に、モデリングの対象とするデバイスと全く同じパッケージで、 同じメーカーから提供されているデバイスがあれば、キーワード [Package]を使って書かれているデータを流用することもできま す。表3に、パッケージとして6ピンのSOT-23を採用したデバ イスの寄生要素の値を示しました。

表3.6ピンのSOT-23パッケージの寄生要素

[Package]			
変数	標準値	最小値	最大値
R_pkg	1.595E-01	NA	NA
L_pkg	4.455E-09	NA	NA
C_pkg	0.370E-12	NA	NA

表4に示したのは、ADxxxxのピン・リストです。IBISモデルでは、 キーワード[Pin]を使用して、各ピンとそれに対応するモデル名 を宣言します。この情報は、一般に3列のフォーマットで記述さ れます。1列目がピン番号、2列目がピンの説明、3列目がモデ ル名です。製品によっては、複数のピンに同じ名前が付与されて いることがあります (VCCやGNDなど)。それらのピンについ ては、モデルにおいてグループ化し、まとめて記述することが可 能です。本稿の例では、内部のトランジスタ・レベルの回路に関 する情報が何もない状態でSPICEモデルが与えられているケース を想定しています。そのため、各デジタル・インターフェースに 対し、個別にモデルを用意するのが適切な方法となります。この IBISモデルでは、電源ピンとグラウンド・ピンに対して「Power」 と「GND」というモデル名を使用しています。デジタル以外の インターフェース・ピンと、「接続してはならない」ピンには「no connect」を意味する「NC」という名前が付与されます。なお、 モデル名では、大文字と小文字を区別することに注意してくださ い。モデル名は、後ほどモデルの作成工程で使用するので、正し く記述しなければなりません。

表5はADxxxxの真理値表です。この情報は、LTspiceによるシ ミュレーションを実施する際に必要になります。どのようにすれ ば、DOUT1ピンが論理レベルの1、論理レベルの0、高インピー ダンス(High-Z)になるのかを理解することが重要です。

表4. ADxxxxのピン・リスト

[Pin]	Signal_name	Model_name
1	VDD	Power
2	DIN1	cmos_di1
3	EN	cmos_en
4	DOUT1	cmos_out1
5	GND	GND
6	NC	NC

表 5. ADxxxxの真理値表

EN	DIN1	DOUT1
0	0	High-Z
0	1	High-Z
1	0	0
1	1	1

LTspiceの設定とシミュレーション

先述したとおり、IBISモデルでは、主にI-VデータとV-tデータ によってデジタル・バッファの動作を表現します。表1に概要を 示したように、デジタル・インターフェースの種類によってIBIS モデルの作成に必要なI-V/V-tデータは異なります。表6は、必 要なデータについてもう少し詳しく説明したものです。データの 中には、「必須」のものと「推奨」のものがある点に注意してく ださい。「推奨」のデータについては、存在しなくても、パーサ (ibischk)によるテストでエラーは生じないということを意味し ます。ただ、それらのデータもシミュレーションに対して一定の 影響を及ぼします。例えば、Power_Clamp、GND_Clampの データは「必須」ではなく「推奨」ですが、信号の反射に関する 解析に役立ちます。

表6.入力/3ステートに必要なI-V/V-tデータ

	IBISのキーワード		入力	3ステート
	C_co	omp	必須	必須
	[Power_	_Clamp]	推奨	推奨
V-Iデータ	[GND_	Clamp]	推奨	推奨
	[Pul	lup]	—	必須
	[Pulldown]		—	必須
	[Rising	VDD基準の 負荷	—	推奨
	Waveform]	GND基準の 負荷	—	推奨
V-tデータ	[Falling	VDD基準の 負荷	—	推奨
	Waveform]	GND基準の 負荷	—	推奨
	[Rai	mp]		必須

キーワード [Power_Clamp] と [GND_Clamp]

キーワード[GND_Clamp]と[Power_Clamp]の下には、デジ タル・バッファが備えるESD (Electro-Static Discharge) 保 護用デバイスの動作を表形式のI-Vデータによって記述します。 [Power_Clamp]は、VDDを基準とするESD保護用デバイスの 全体的な動作を表し、[GND_Clamp]はGNDを基準とするESD 保護用デバイスの全体的な動作を表します(図3)。

LTspiceでは、.DCというSPICEのコマンド/ディレクティブ を使用することにより、I-Vデータを取得することができます。 DOUT1がグラウンドにクランプする動作については、図4の設 定(回路構成)によってシミュレーションを行い、結果を取得し ます。図4の回路では、適切な電源電圧を印加し、デバイスを高 インピーダンスの状態に設定しています(表5を参照)。それに より、ESD保護用デバイスはコア回路から確実に分離されます。 VSWEEPは、グラウンドを基準とする掃引電圧です。この電圧 源により、グラウンド・クランプに関するESD保護用デバイスの 挙動をシミュレーションすることができます。 IBISの仕様に基づき、I-Vデータは電源電圧を超える範囲(でき れば-VDD~2×VDD)で掃引を行って取得する必要がありま す。この例で言えば-1.8V~3.6Vの範囲です。ただ、この範囲 でシミュレーションを実行すると、VDDを超える掃引電圧によっ て電源クランプに対応するESD保護用デバイスがオンになりま す。これを避けるために、VSWEEPは-1.8V~1.8Vの範囲で掃 引するようにし、3.6Vのデータ・ポイントは外挿法によって追加 することにします。この方法は、すべてのI-Vデータに適用でき ます。

どのI-Vデータにも、最大で100個までのデータ・ポイントし か含められないことに注意してください。100個を超えると、 ibischkによるテストでエラーが発生します。データ・ポイント の数が99以下になるように、.DCコマンドのインクリメント設 定を行ってください。なお、99以下にするのは、外挿によって2 × VDDのデータ・ポイントを1つ追加する余地を残すためです。

DC掃引を行うと、シミュレーション上は非常に大きな逆電流が 発生することがあります。これに対処するために、最初の掃引は ダイオードのバリア電位(-0.7V)付近からVDD(1.8V)までに 設定します。その後、-VDD~2×VDDのI-Vデータになるよう にデータを外挿します。あるいは、小さな抵抗RserをVSWEEP に直列に追加し、過度の電流を制限するという方法も適用できま す。



図 3. キーワード [Power_Clamp]、 [GND_Clamp]の構造を表す概念図



図4. グラウンド・クランプ用の設定。 ADxxxxのDOUT1を対象としています。

LTspiceの画面上で「Run」ボタンをクリックすると、シミュレー ションが実行されます。測定の対象はDOUT1なので、対象と なるノードはIx(U1:DOUT1)です。厳密に言えばI(VSWEEP)を 対象にするべきなのですが、IBISモデルにはIx(U1:DOUT1)に おける電流の極性が必要です。このような設定にすることによ り、モデルに適した形にI(VSWEEP)のデータを整えるための作 業を減らすことができます。シミュレーション結果としては図5 のグラフが得られるはずです。シミュレーションが完了したら、 [Results] ウィンドウをクリックし、[File] → [Export data as text] を選択してデータを保存します。データの保存先となる ディレクトリを選択し、測定対象のノードをクリックして [OK] をクリックしてください (図6)。

[Power_Clamp]に関するデータの取得方法もグラウンド・クラ ンプの場合と同様です。グラウンド・クランプの場合との違いは、 掃引電圧VSWEEPの基準をVDDにすることです。必要な設定と シミュレーション結果を図7に示しました。







図6. シミュレーション結果のデータを テキストとしてエクスポート



図7. パワー・クランプ用の設定とシミュレーション結果。 ADxxxxのDOUT1を対象としています。

キーワード[Pulldown]と[Pullup]

図8の概念図は、I-Vデータに関連するキーワードについて示したものです。キーワード[Pulldown]と[Pullup]は、バッファ内のプルアップ素子/プルダウン素子の動作を表します。それらの動作は、グラフで表すとMOSFETのI-V特性に似ています。両キーワードに関連するデータを取得する際には、デバイスの真理値表を参考にし、出力ピンから所望の信号が得られるようにする方法を把握することが重要です。[Pulldown]と[Pullup]のデータを取得するための設定は、[GND_Clamp]と[Power_Clamp]の場合とほぼ同様です。DOUT1ピンをHigh-Zモードに設定するのではなく、イネーブルにするという点が異なります。

プルダウンのデータを取得するには、DOUT1ピンの出力を論理 レベルの0、つまりは0Vに設定する必要があります。そこで、 図9に示すように電圧源を配置します。この回路では、ハイの電 圧に相当する1.8VをENピンに印加することによってDOUT1ピ ンをイネーブルにし、論理レベルの0(0V)をDIN1ピンに印加 することによって、DOUT1ピンから論理レベルの0が出力され るようにしています。この設定は、表5に示した真理値表に基づ いています。



図8. I-Vデータに関連するキーワード



図9. プルダウン用の設定。 ADxxxxのDOUT1を対象としています。

シミュレーション結果は図10のようになります。これを拡大すると、図11に示すように、MOSFETのI-V特性に似た結果が得られていることがわかります。







図11.図10を拡大表示した結果

プルダウンのシミュレーションによって得られた電流のデータ (保存したデータ)は、グラウンド・クランプの電流とプルダウ ンの電流を合算したものになることに注意しなければなりませ ん。これについては、図12をご覧いただけば容易に理解できる でしょう。プルダウンのデータとして適切なものを得るには、 データ・ポイントごとに、プルダウンの値からグラウンド・クラ ンプの値を差し引く必要があります。この処理を簡単に行えるよ うにするには、[GND_Clamp]と[Pulldown]のDC解析におい て、電圧のインクリメント、開始電圧、終了電圧を同じ値に設定 することが重要です。



プルアップのデータを取得するための設定を図13に示しました。 適切な電圧源を配置し、DOUT1を論理レベルの1(1.8V)に設 定します。それにより、プルアップ素子がアクティブ(オン)に なります。続いて、VDDを基準としてVSWEEPを-1.8V~1.8V の範囲で掃引します。VSWEEPをこのように接続すれば、IBISの 仕様に適合するようデータの編集を行う必要はありません。



図13. プルアップの設定とシミュレーション結果。 ADxxxxのDOUT1を対象としています。

プルダウンの場合と同様に、プルアップのシミュレーションに よって得られた電流値(保存したデータ)は、電源クランプの電 流とプルアップの電流を合算した値になります(図14)。そこで、 データ・ポイントごとに、プルアップの電流値から電源クランプ の電流値を差し引く必要があります。DC掃引を行う際、両者の パラメータを同じ値に設定しておけば、この処理を簡単に行うこ とができます。一般的な注意事項として、I-Vデータを取得する ためのすべてのシミュレーションでは、DC掃引の設定として同 じ値を使用するべきだということがわかります。



図 14. クルアックのアータに 含まれる実際の電流

キーワード[C_comp]

キーワード[C_comp]は、バッファの容量の最小値、標準値、最 大値の記述に使用します。これはトランジスタとダイの容量を表 しており、パッケージの容量とは異なります。[C_comp]のデー タの取得方法は2つあります。1つは式(1)を使って概算値を計 算する方法です。もう1つは、入力ピン/出力ピンにAC電圧を 供給し、式(2)を使って計算を行う方法です。

$$C_{comp} = C_{IN} - C_{Package} \tag{1}$$

$$C_{comp} = -\frac{(Im_{Iac})}{2 \times \pi \times f \times V_{AC}}$$
(2)

各変数の意味は、以下のとおりです。

- Im_{lac}: 電流の測定値における虚数部の値
- ▶ f:AC 電源の周波数
- ▶ V_{AC}: AC 電源の振幅

LTspiceによるC_compのデータの取得

図15に示すように、バッファの容量値は、入力ピンにAC電圧を 供給して周波数掃引を行うことによって取得できます。AC電圧 を供給することから、測定する電流には実数部と虚数部が存在す ることになります。AC電圧の供給時にバッファに流れ込む電流 の値を測定するには、電流の極性を反転させる必要があります。 出力バッファの容量値については、AC電源を出力ピンに接続す るよう図15の回路を変更するだけで測定が可能です。



図 15. ADxxxxのC_compの値を 取得するための設定

供給するAC電圧の振幅値は任意ですが、通常は1Vに設定しま す。SPICEディレクティブの記述に従い、周波数掃引と測定が行 われます。.ACコマンドを使用して波形をプロットする場合、デ フォルトの設定ではBodeモード(ボード線図)で表示が行われ ます。その場合、単位はdBになります。バッファの容量の式に そのまま代入できるように電流の数値を表示したい場合には、 Cartesianモード(直交座標)に設定を変更する必要があります。 バッファの容量値の波形を表示するには、「Waveform」ウィン ドウを右クリックして「Add Trace」を選択し、測定するピンを 選びます(図16)。波形のプロット用のウィンドウには2本の線 が表示されます。実線は電流の測定値の実数値、点線は虚数値を 表します。

Add Traces to Plot		\times
Available data:	Only list traces matching	OK Cancel
V(out1) V(r001) V(r001) I(V1) I(V2) Irequency Ex(U1:011) k(U1:CN) k(U1:CUT1) k(U1:VDD)		
Expression(s) to add:		
lx(U1:DI1)		
Auto Range		

図 16. [Add Traces] によるピンの選択

プロットの設定を「Bode」から「Cartesian」に変更するに は、波形ウィンドウの左側のY軸を右クリックします。すると、 [Left Vertical Axis-Magnitude] ダイアログ・ボックスが表 示されます。このダイアログ・ボックスにおいて、プロットの [Representation] を「Bode」から「Cartesian」に変更してく ださい(図17)。



図17. [Bode] から「Cartesian」への設定変更

C_compの設定に使用するLTspiceの ディレクティブ

LTspiceのディレクティブを使用し、回路の動作モードの設定、 変数値の測定、C_compを計算するためのパラメータの処理を実 施します。バッファのC_compの値を測定するためには、以下に 示すLTspiceのディレクティブを使用します。

- AC Lin 10 1k 10k: 動作モードとして、1kHz から 10kHz の AC 線形周波数掃引を設定します。
- .Options meascplxfmt:.meas コマンドのデフォルトの複素 数出力形式を、Bode、Nyquist、Cartesian のいずれかに設 定します。
- ▶ .Options measdgt:.meas 文の有効桁数を設定します。
- ▶ .meas 文:回路内の特定のパラメータの値を算出するために 使用するディレクティブです。

これらのディレクティブは、表示したいパラメータに応じて変 更が可能です。LTspiceで使用できるディレクティブの詳細に ついては、LTspiceのヘルプを参照してください。なお、.meas 文の実行結果は、「Tools」→「SPICE Error Log」で確認でき ます。図18に示すように、SPICE Error Logには、実行結果が Cartesian形式で表示されます。X座標は電流とバッファの容量 の実数部、Y座標は虚数部を表します。上述したとおり、バッ ファの容量値の計算に必要なのは電流の虚数部です。実際のC_ compは、図18の赤枠で囲まれた部分の値になります。



キーワード [Rising Waveform] と [Falling Waveform]

続いて、[Rising Waveform]と[Falling Waveform]の両キー ワードについて説明します。

立上がり波形/立下がり波形とは?

キーワード [Rising Waveform] と [Falling Waveform] は、出力 バッファのスイッチング動作のモデリングに使用します。そのモ デルには、計4つのV-tデータを含めることが推奨されます。グ ラウンドを基準とする負荷を使用した場合の立上がり波形/立下 がり波形と、VDDを基準とする負荷を使用した場合の立上がり 波形/立下がり波形に対応するV-tデータです。

立上がり/立下がり時のV-tデータの取得

LTspiceでADxxxxのDOUT1の立上がり波形/立下がり波形を 取得するには、どのようにすればよいでしょうか。その方法は、 立上がりエッジ/立下がりエッジに対応する入力スティミュラス を、PWL (Piecewise Linear) 信号またはパルス電圧源の形で 入力ピンに印加するというものになります(図19)。モデルの作 成にあたっては、最も高速な出力遷移を取得するために、シミュ レーションで使用する入力スティミュラスについては遷移が高速 になるよう設定しなければなりません。そのような信号を入力 し、.TRANコマンドを使用して回路のトランジェント解析を実行 しながら、出力ピンの電圧を測定します。ここでは、負荷として 50Ωの抵抗を使用し、3ステート出力バッファの4つのV-tデー タを取得します。それらの値は、バッファの設計と出力を遷移さ せるための駆動能力によって異なる可能性があります。V-tデー タを取得する際に負荷の値を50Ωに設定するのは、プリント基 板におけるパターンのインピーダンスの標準値が50Ωだからで す。50Ωの負荷は、グラウンドを基準(負荷をグラウンドに接続) にするか、またはVDDを基準(負荷をVDDに接続)にして、バッ ファの出力ピンに接続します。



図19. 立上がりエッジに対応する入力スティミュラスの設定例。 パルス電圧源を使用しています。

グラウンド基準の50Ω負荷を使用した場合の 立下がり波形

グラウンドを基準とする場合の立下がり波形のデータを得るに は、図20に示すような設定を行います。すなわち、50Ωの負荷 をグラウンドに接続し、立下がりエッジに対応するスティミュラ スを入力します。それにより、図21のような波形(V-tデータ) が得られます。ご覧のように、出力は約16ナノ秒~20ナノ秒で セトリングしています。トランジェント解析の解析時間は、この 立下がり波形のセトリングを十分に捉えられるように設定しなけ ればなりません。



図 20. グラウンド基準の 50Ω 負荷を使用した場合の 立下がり波形を取得するための設定



図21. 図20の回路のシミュレーション結果

VDD基準の50Ω負荷を使用した場合の 立下がり波形

続いて、VDDを基準とする50Ωの負荷を使用した場合の立下が り波形のデータを取得する方法を説明します。図22に示したの が、そのための設定とシミュレーション結果です。ご覧のように、 立下がりの遷移全体を捉えるためには、トランジェント解析の解 析時間として50ナノ秒以上が必要になります。



図 22. VDD 基準の 50Ω 負荷を使用した場合の 立下がり波形を取得するための設定。 シミュレーション結果も示しています。

グラウンド基準の50Ω負荷を使用した場合の 立上がり波形

立上がり波形については、PWL信号による入力スティミュラスを 使用することにしました。ここでは、図23に示したように、グ ラウンドを基準とする50Ωの負荷を出力ピンに接続します。この ような設定で、立上がり波形のV-tデータを取得します。





VDD基準の50Ω負荷を使用した場合の 立上がり波形

VDDを基準とする50Ωの負荷を使用し、先ほどと同じ入力ス ティミュラスを使って立上がり波形のデータを取得します。その ための設定とシミュレーション結果を図24に示しました。

V-tデータが適切であることを確認するための1つの方法は、 論理レベルのローとハイに対応する電圧を確認することです。 VDDを基準とする場合の立上がり波形と立下がり波形では、ハ イの部分の電圧がVDDとほぼ一致していなければなりません。 また、ローの部分の電圧も同等の値であるはずです。同様に、グ ラウンドを基準とする場合の立上がり波形と立下がり波形では、 ローの部分の電圧が約0Vになっていなければなりません。そし て、ハイの部分の電圧も同等の値であるはずです。





波形データのエクスポート

上述した手順により、4つの条件に対応するV-tデータを得るこ とができました。得られた波形データは、次の手順によってエク スポート/保存します。まず、プロットを右クリックします。表 示される「File」メニューから「Export data as text」を選択し ます(図25)。続いて、エクスポートの対象とする波形と、エク スポート先のディレクトリを選択します(図26)。



図 25. データのエクスポート方法の選択

A Select Traces to Export	X
File: C:\	
Select Waveforms to Export Ctrl-Click to toggle	Browse
V(out1) V(vdd) V(n001) I(R1) I(V1) I(V2) Ix(U1:D11) Ix(U1:EN) Ix(U1:OUT1) Ix(U1:VDD)	
Cancel	ОК

図 26. 波形と保存先ディレクトリの選択

上昇率/下降率の値の取得

IBISモデルには、立上がり/立下がりのV-tデータの上昇率/下 降率(dV/dt)の値も記述できます。それにはキーワード[Ramp] を使用します。上昇率/下降率は、立上がり/立下がり波形にお いて、遷移エッジの20%~80%の範囲で計算します。LTspice では、.MEAS/.PARAMディレクティブを使用することで、これ らのパラメータの値を計算することができます。V-tデータを取 得するための設定にディレクティブを追加すれば、V-tデータと 上昇率/下降率を同時に取得することが可能です。

図27に、立上がり波形の上昇率を計算するための設定を示しました。立下がり波形の下降率を計算する場合には、VLOとVHIの時間の値を入れ替えます。出力が立下がる際には、バッファの論理レベルがハイから始まりローへと遷移するからです。

上昇率/下降率の計算用のLTspiceディレクティブ

上昇率/下降率の計算には、以下に示す3種のSPICEディレク ティブを使用します。

- ▶ .TRAN:立上がり/立下がり波形の V-t データを取得します。
- .OPTIONS: SPICE Error Log に表示される出力を Cartesian モードに設定し、所望の有効桁数に丸めます。
- .MEAS:上昇率/下降率を計算します。

図27で使用している各ラベル(測定結果の表示名)の意味は以下のとおりです(併せて、図28もご覧ください)。

- ▶ VLO:論理レベルのローの電圧。
- VHI:論理レベルのハイの電圧。
- Diff: 遷移における 20% 時点の電圧。この値を VLO に加算す るか VHI から減算することにより、遷移における 20% の時点 と 80% の時点の値が得られます。
- VX、VY:立上がり/立下がりの遷移エッジにおける 20% 時 点と 80% 時点の電圧。
- ▶ dVとdT:IBISモデルのキーワード [Ramp] 用に計算された値。



図 27. 上昇率/下降率の計算用のディレクティブ。 V-tデータの取得用の設定に追加します。





SPICE Error Log: Circuit: Direct Newton iteration for .op point succeeded. Ignoring empty pin current: Ix(u1:gnd) Ignoring empty pin current: Ix(u1:gnd) vlo: v(out1)=0.8722517 at 0 vhi: v(out1)=1.798981 at 2.4e-008 vx: vlo+diff=1.057598 vy: vhi-diff=1.613635 diff: abs(0.2*(vlo-vhi))=0.1853458 t1: time=3.350427e-009 at 3.350427e-009 t2: time=5.192001e-009 at 5.192001e-009 dv: abs(vy-vx)=0.5560373 dt: abs(t2-t1)=1.841574e-009	
Circuit: Direct Newton iteration for .op point succeeded. Ignoring empty pin current: Ix(u1:gnd) Ignoring empty pin current: Ix(u1:gnd) vlo: v(out1)=0.8722517 at 0 vhi: v(out1)=1.798981 at 2.4e-008 vx: vlo+diff=1.057598 vy: vhi-diff=1.613635 diff: abs(0.2*(vlo-vhi))=0.1853458 t1: time=5.192001e-009 at 3.350427e-009 t2: time=5.192001e-009 at 5.192001e-009 dv: abs(vy-vx)=0.5560373 dt: abs(t2-t1)=1.841574e-009	ジ SPICE Error Log:
Direct Newton iteration for .op point succeeded. Ignoring empty pin current: Ix(u1:gnd) Ignoring empty pin current: Ix(u1:gnd) vlo: v(out1)=0.8722517 at 0 vhi: v(out1)=1.798981 at 2.4e-008 vx: vlo+diff=1.057598 vy: vhi-diff=1.613635 diff: abs(0.2*(vlo-vhi))=0.1853458 t1: time=3.350427e-009 at 3.350427e-009 t2: time=5.192001e-009 at 5.192001e-009 dv: abs(vy-vx)=0.5560373 dt: abs(t2-t1)=1.841574e-009	Circuit:
<pre>vlo: v(out1)=0.8722517 at 0 vhi: v(out1)=1.798981 at 2.4e-008 vx: vlo+diff=1.057598 vy: vhi-diff=1.613635 diff: abs(0.2*(vlo-vhi))=0.1853458 t1: time=3.350427e-009 at 3.350427e-009 t2: time=5.192001e-009 at 5.192001e-009 dv: abs(vy-vx)=0.5560373 dt: abs(t2-t1)=1.841574e-009</pre>	Direct Newton iteration for .op point succeeded. Ignoring empty pin current: Ix(ul:gnd) Ignoring empty pin current: Ix(ul:gnd)
	<pre>vlo: v(out1)=0.8722517 at 0 vhi: v(out1)=1.798981 at 2.4e-008 vx: vlo+diff=1.057598 vy: vhi-diff=1.613635 diff: abs(0.2*(vlo-vhi))=0.1853458 t1: time=3.350427e-009 at 3.350427e-009 t2: time=5.192001e-009 at 5.192001e-009 dv: abs(vy-vx)=0.5560373 dt: abs(t2-t1)=1.841574e-009</pre>



IBISモデルの構築

必要なI-Vデータ、V-tデータをすべて取得したら、IBISファイル (.ibs)にまとめます。以下に示したのは、IBISファイルで使用する テンプレートの例です。このテンプレートは、IBISモデルを作成 する際のリファレンスとして使用できます。

********	*******
	ADI IBIS Modeling
*********	************************************
[IBIS Ver]	3.2
[File Name]	adxxxx.ibs
[File Rev]	1.0
[Date]	April 15, 2021
[Source]	Analog Devices, Inc.
[Disclaimer]	
[Copyright]	
This model and is not permission	is an exclusive property of Analog Devices Inc to be resold or redistributed without the written of Analog Devices.
Copyright(c	c) 2021 Analog Devices, All Rights Reserved
* * * * * * * * * * * * * * *	* * * * * * * * * * * * * * * * * * * *
**********	****************

IBISファイル(.ibs)は、キーワード[IBIS Ver]で始まります。その下には、ファイル名と改訂番号が続きます。3ステートの出力 バッファをモデリングする場合、IBISのバージョン3.2以降に対応している必要があります。この例では、キーワード[IBIS Ver] によって「3.2」というバージョンを指定しています。IBISファイ ルのファイル名とキーワード[File Name]で指定したファイル名 は同一でなければなりません。このルールに反すると、パーサに よるテストでエラーが発生します。また、ファイル名には大文字 を使用してはなりません。すべて小文字のファイル名でなければ、 パーサによるテストでエラーになります。以下では、その他の重要なキーワードについて説明します。

IBISファイルの次のパートには、キーワード[Component]、 [Manufacturer]、[Package]、[Pin]を記述します。ADxxxx には2つの入力バッファ(DIN1とEN)と1つの出力バッファ (DOUT1)が存在します。つまり、IBISファイルには計3つの バッファ・モデルについて記述することになります。キーワード [Package]は、デバイスのパッケージ・モデルに相当します。こ の部分には、パッケージの寄生要素(RLC)の値を記述します。 デバイスが備えるすべてのバッファのモデル名は、キーワード [Pin]の下に宣言します。同キーワードは、変数名の定義に使用す るものだと考えればよいでしょう。

[Compo	<pre>nent] adXXXX</pre>			
[Manuf	acturer] Analo	g Devices, Inc.		
[Packa	ge]			
vari	able	typ	min	max
R_pkg		3.59E-02	NA	NA
L_pkg		2.52E-09	NA	NA
C_pkg		1.38E-12	NA	NA
=====				
[Pin]	signal_name	model_name		
1	VDD1	Power		
2	DIN1	cmos_di1		
3	EN	cmos_en		
4	DOUT1	cmos_out1		
5	GND	GND		
6	NC	NC		
1				

各モデルの詳細は、キーワード[Model]の下に記述します。この 部分に、取得したI-VデータとV-tデータを挿入することで、デ バイスのデジタル・バッファのモデリングを行います。バッファ・ モデルに記述する内容は、Model_typeに指定されたバッファの 種類ごとに異なります。下に示したコードのcmos_dilというモ デルは入力バッファを表します。このバッファ・モデルには、C_ comp、[Power_Clamp]、[GND_Clamp]のデータだけが含ま れることになります。なお、入力バッファのモデルには、Vinlと Vinhの値も含まれます。これらの値は、デバイスのデータシート に記載されています。DIN1とENは、どちらも入力バッファなの で、両者のバッファ・モデルは同じ構造になります。

*******	****	Model:c	mos_di1	*******
Model1	cmos dil			
Model type	Input			
/inl=0.36				
/inh=1.44				
varia	ble	typ	min	max
comp		1.645481e-012	NA	NA
Temperatur	e Range]	25	NA	NA
[Voltage Ra	inge]	1.8	NA	NA
[Power Clam	p Reference]	1.8	NA	NA
[GND Clamp	Reference]	0	NA	NA
Power_clam	נ <u>מ</u> ו			
Voltage	I(typ)	I(min)	I(max)	
-1.800000	1.898645E+	00 NA	NA	
-1.700000	1.714524E+	00 NA	NA	
-1.600000	1.511816E+	00 NA	NA	
L.700000	7.601960E-	12 NA	NA	
L.800000	2.80000E-	12 NA	NA	
3.600000	-4.400000E-	12 NA	NA	
GND_clamp]				
Voltage	I(typ)	I(min)	I(max)	
-1.800000	-1.895275E+	00 NA	NA	
-1.700000	-1.710353E+	00 NA	NA	
-1.600000	-1.507593E+	00 NA	NA	
1.700000	1.455209E-	11 NA	NA	
1.800000	1.620648E-	11 NA	NA	
5.600000	2.140000E-	11 NA	NA	
~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~	~ ~ ~ ~ ~ ~ * * * * * * * *			

ー方、3ステートの出力バッファのバッファ・モデルには、入 カバッファのモデルと同じキーワードに加えて、更に多くのI-V データとV-tデータが記述されます。次に示すコードのcmos_ out1というバッファ・モデルには、出力の容量性負荷を表す Crefと、リファレンス電圧のレベルを表すVmeasというサブパ ラメータが記述されています。通常、VmeasにはVDDの1/2の 値が指定されます。

********	********	*****	******	*******	*******	********
	Model:cmd	os_out	1			
[Model]	cmos out1	*****	******	* * * * * * * * * *	******	***********
Model type	3-state	-				
Cref=15pF						
Vmeas=0.9						
variable	t	ур		min		max
C_comp		4.143	501E-11	NA		NA
[Temperature Ra	inge]	25		NA		NA
[Voltage Range]		1.8		NA		NA
[POWER Clamp Re	ference]	1.8		NA		NA
[GND Clamp Refe	erence]	0		NA		NA
[Pullup Referen	ice]	1.8		NA		NA
[Pulldown Refer	ence]	0		NA		NA
[POWER_clamp]						
Voltage	I(typ)		I(min)	I(max)		
-1.800000E+00	2.0742651	5+00	NA	NA		
-1.700000E+00	1.8879991	3+00	NA	NA		
-1.600000E+00	1.6852621	5+00	NA	NA		
1.700000E+00	-6.471900)E-11	NA	NA		
1.800000E+00	-1.606903	3E-10	NA	NA		
3.600000E+00	-8.012131	LE-10	NA	NA		
[GND clamp]						
Voltage I	(typ)		I(min)	I(max)		
-1.800000E+00	-2.047257	7E+00	NA	NA		
-1.700000E+00	-1.861165	5E+00	NA	NA		
-1.600000E+00	-1.658421	LE+00	NA	NA		
1.700000E+00	1.2216601	5-10	NA	NA		
1.800000E+00	1.6389581	5-10	NA	NA		
3.600000E+00 	5.2713791	5-10	NA	NA		

また、3ステート・バッファのモデルには、C_comp、[Power_ Clamp]、[GND_Clamp]のデータを記述します。それに加えて、 以下に示すように、[Pullup]と[Pulldown]のI-Vデータも記述さ れます。

[Pullupl			
Voltago T	(+++++)	T(min)	T(max)
	2 0755C77100		I (IIIdX)
-1.800000E+00	2.0/556/6+00	NA	NA
-1./00000E+00	1.889618E+00	NA	NA
-1.600000E+00	1.686874E+00	NA	NA
1.700000E+00	-2.166668E-02	NA	NA
1.800000E+00	-2.181376E-02	NA	NA
2 600000E+00	2 4521595 02	NA	ND
1	-2.4551505-02	INA	INA
[Pulldown]			
Voltage I	(typ)	I(min)	I(max)
-1.800000E+00	-2.048355E+00	NA	NA
-1.700000E+00	-1.862534E+00	NA	NA
-1 600000E+00	-1 659785E+00	NΔ	NΔ
1	1.000,0002.00		
1	1 0245615 02	27.2	27.2
1.700000E+00	1.934561E-02	NA	NA
1.800000E+00	1.942086E-02	NA	NA
3.600000E+00	2.086263E-02	NA	NA
[Rising Waveform	n]		
R fixture = 50	1		
V fixture = 1.8			
1.1	** (1	** (1)	
time	v(typ)	v(min)	v(max)
0.00000E+00	8.722465E-01	NA	NA
4.000854E-10	8.722824E-01	NA	NA
8.001709E-10	8.723076E-01	NA	NA
1			
3 880829E-08	1 799903E+00	NΔ	NΔ
2 0200275 00	1 7000100.00	NA	NA
3.920837E-08	1.799910E+00	NA	NA
4.000000E-08	1./99923E+00	NA	NA
1			
[Falling Wavefo:	rm]		
R fixture = 50			
V fixture = 1.8			
1			
timo	$V(\pm vr)$	V(min)	W(max)
	1 0000055100	v (milii)	v (max)
0.00000E+00	1.800005E+00	NA	NA
5.001068E-10	1./99995E+00	NA	NA
1.000214E-09	1.799995E+00	NA	NA
4.851036E-08	8.723745E-01	NA	NA
4,901047E-08	8.723730E-01	NA	NA
5 00000E-08	8 723702E_01	NΔ	NΔ
1	0.7237020-01	1111	1411
I Distant Roma Com			
[Rising waveform	nj		
R_fixture = 50			
$V_{fixture} = 0$			
time	V(typ)	V(min)	V(max)
0.000000000000	_5.744911E_06	NA	NA
1 0502248 00	7 0642220 06	N7	ND
1.0302245-09	1.5045225-00	MA	INPA INPA
2.100449E-09	4.0593/0E-05	NA	NA
1.018718E-07	1.004326E+00	NA	NA
1.029220E-07	1.004331E+00	NA	NA
1.050000E-07	1.004340E+00	NA	NA
1.0000000-01	1.0010100.00	1411	1411
1			

IBISモデルの末尾には、必ずキーワード[End]を記述します。

[Falling Waveform] R_fixture = 50

$v_{\text{ixture}} = 0$					
time	V(typ)	V(min)	V(max)		
0.00000E+00	1.004369E+00	NA	NA		
2.000427E-10	1.004357E+00	NA	NA		
4.000854E-10	1.004356E+00	NA	NA		
1.940414E-08	1.912548E-04	NA	NA		
1.960419E-08	1.816631E-04	NA	NA		
2.00000E-08	1.631222E-04	NA	NA		
[Ramp]					
variable	typ		min	max	
dV/dt_r 6.026	073E-01/1.327850	DE-08	NA	NA	
dV/dt_f 5.565	810E-01/5.189650	DE-09	NA	NA	
$R_load = 50$					
*******	*****	*******	*******	******	**
1	End of [Mode]	l]: cmos_	out1		
*******	*****	*******	*******	******	**

[End]

IBISモデルの検証

Part 1 で説明したように、IBISモデルの検証は、パーサによるテ ストと相関の確認の2つのプロセスで構成されます。パーサによ るテストでは、作成したIBISファイルがIBISの仕様に準拠してい るか否かを検証します。相関の確認では、モデルがリファレンス (元になったSPICEモデル)に近い形で動作するか否かを検証し ます。

パーサによるテスト

作成したIBISファイルについては、相関の確認のプロセスに進む 前に、パーサによるテストを実施する必要があります。ibischk は、IBISファイルのチェックに使用されるGolden Parserです。 同パーサを使うことで、作成したファイルがIBISの仕様に従って いるかどうかを確認できます。本稿執筆の時点で、ibischkの最 新バージョンは7です。詳細については、ibis.orgを確認してく ださい。

パーサによるテストには、ibischkを搭載するIBISモデルの編集 用ソフトを使用するとよいでしょう。例えば、Cadence Model IntegrityやHyperlynx Visual IBIS Editorといったツールを使 用するということです。これらのツールを使えば、構文を簡単に チェックすることができます。この種のツールを所有していない 場合には、実行可能コードをibis.orgから入手すればよいでしょ う (無償)。各種OSに対応するコードが用意されているので、使 用環境についての心配は無用であるはずです。

相関の確認

相関の確認というのは、作成したIBISモデルがリファレンス(こ こではSPICEモデル)と同じように動作するか否かを確認する作 業のことです。IBISモデルについては、表7に示すような品質レ ベルが定義されています。この品質レベルは、リファレンスに対 するIBISモデルの精度を表します。この精度は、実施したテスト に応じて確認されることになります。本稿の例の場合、リファレ ンスはADxxxのSPICEモデルなので、検証が完了すれば、作成 したIBISモデルの品質レベルは2aになります。品質レベルが2a であるということは、作成したモデルがIBISの仕様に準拠してお り、すべてのパラメータがデータシートに記載された値と比較し て適切で、相関もとれているということを意味します。

表7. IBIS モデルの品質レベル

品質 レベル	説明
レベルO	Golden Parser(ibischk)によるテストに合格
レベル1	チェックリスト・ドキュメントの定義に完全に従っている
レベル2a	シミュレーションによって相関を確認済み
レベル2b	実測によって相関を確認済み
レベル3	上記のすべてを満たす

IBISモデルとリファレンスであるSPICEモデルの相関は、一般的 なステップに従って確認することができます。そのフローチャー トを図30に示しました。



図 30. IBIS モデルと SPICE モデルの相関を 確認するためのフローチャート

FOMの 設定

相関がとれていることの根拠になるのは、次のようなことです。 すなわち、同じ入力スティミュラスと同じ負荷の条件下で、IBIS モデル、SPICEモデルによって表現した各デジタル・インター フェースが同等に動作することが確認されたということです。こ れは、両者の出力が理論的に完全に一致するということを意味し ます。一般に、IBISモデルの出力がリファレンスであるSPICEモ デルの出力とどれだけ近いかを示す方法は2つあります。1つは 定性的なFOMテスト、もう1つは定量的なFOMテストです。 それらのテストによって、IBISモデルとSPICEモデルの相関がと れているか否かを判定します。

定性的なFOMテストの1つの方法は、目視で確認するというものです。2つの出力を目で見て、相関がとれているか否かを判断します。IBISモデル、SPICEモデルを使用して行ったシミュレーション結果を重ね合わせて、2つのグラフに相関があるかどうかを確認するということです。この方法は、定量的なFOMテストに進む前の事前テストとして利用できます。比較的低い周波数/ビット・レートでインターフェースが動作する場合には、このテストでも十分です。

IBIS IO Buffer Accuracy Handbookには、別の定性的なFOM テストとして、グラフの包絡線を指標にする方法が示されていま す。その方法では、プロセス/電圧/温度が極端な値に振れた場 合の最小/最大の曲線を、相関の有無を表す境界線として使用し ます。IBISモデルを使用したシミュレーション結果をグラフ化し、 そのグラフ上のすべての点が最小/最大曲線の間にあれば合格と 見なすというものです。ただ、本稿の例は標準的な条件にしか対 応していないので、この方法を適用することはできません。

一方、定量的なFOMテストでは、算術演算を使用してIBISモ デルとSPICEモデルの相関の有無を判定します。IBIS IO Buffer Accuracy Handbookには、曲線の重ね合わせに基づく方法が示 されています。その方法では、IBISモデル、SPICEモデルを使用 したシミュレーション結果のデータ・ポイントを使用します。ま ず、それぞれのデータ・ポイントの間で、X軸/Y軸方向の差を 求めます。続いて、それらの絶対値を合計し、対象となる軸の範 囲とポイント数の積で割るという計算を行います。以下のような 式に基づいた計算を実施することにより、相関の判定を行うとい うことです。

$$FOM_{COM} = 100\% \times \left[1 - \frac{\sum_{i=1}^{N} |x_i(reference) - x_i(IBIS)|}{\Delta x \times N}\right]$$
(3)

この方法は、本稿のユース・ケースに対する相関の確認手段とし て適しています。但し、他にも考察すべき事柄が存在します。上 式の方法では、IBISモデル、SPICEモデルを使用したシミュレー ションの結果を同じXY座標上に表示する必要があります。その ためには、数値アルゴリズムと補間処理を適用しなければなりま せん。本稿では、定量的なFOMテストを簡単に実施したいとい う方に向けて、曲線面積を指標とする方法を紹介します。この方 法では、曲線とX軸を境界線とする領域を使用します。SPICEモ デルを使用した場合の結果と、IBISモデルによって得られた曲線 下面積の計算値を比較します。この方法は、以下の式で表すこと ができます。

$$FOM_{CAM} = 100\% \times \left[1 - \frac{|A_{IBIS} - A_{SPICE}|}{A_{SPICE}}\right]$$
(4)

なお、この方法を適用する際には、作成したIBISモデルが定性的 なFOMテストに合格することを事前に確認しておかなければな りません。それにより、IBISモデルとSPICEモデルから得られる 曲線が同一の位相で重なって表示されることが保証されます。曲 線下面積の計算には、台形則や中点則といった数値的手法を使用 することができます。ただ、IBISモデル、SPICEモデルから得ら れた両方の結果に対しては、同じ手法を適用しなければなりませ ん。また、この方法を使用する場合、面積の近似値ができるだけ 正確に得られるように、できるだけ多くのポイントを使用する必 要があります。

ADxxxxのIBISモデルの検証

作成したIBISモデルを検証するための最初のステップは、パー サによるテストです。本稿の例では、HyperLynx Visual IBIS Editorを使用してadxxxx.ibsというIBISファイルを作成しまし た。図31に示したのは、このファイルをパーサによってテスト した結果です。パーサによるテストでは、エラーをなくすことが 目標になります。テストを実行した結果、エラーや警告が表示さ れた場合にはファイルを修正します。パーサによるテストを実施 することで、作成したIBISモデルが各種シミュレーション・ツー ルに対する互換性を備えていることが保証されます。

Eile Edit View IBIS Help		
i 🗋 📽 🖬 🗠 🗠 🛔 🐚 I	🗟 🤝 🗸 💼 🔥 🎒 🔋	
	ADI IEIS Modeling (IBIS Ver) 3.2 File Nae] adxxx.ibs [Date New] Joril 15.2021 [Source] Analog Devices. Inc. [Disclaimer] This model is an exclusive property of Analog Devices Inc.	^
■ [L] [Model] cmos_out1 ↓ [End]	and is not to be resold or redistributed without the written permission of Analog Devices. Copyright(c) 2021 Analog Devices. All Rights Reserved	>
Errors : 0 File Passed		~
¢		>

図 31. ADxxxx のIBIS ファイルを パーサでテストした結果

次のステップでは、FOMパラメータの設定を行います。本稿で は、定性的なFOMと曲線面積指標を相関の判定基準として使用 する方法だけを示すことにします。ここで使用するのは、同じ入 カスティミュラス、同じ負荷の条件下で、IBISモデル、SPICEモ デルを使用したシミュレーションの結果として得られるトラン ジェント応答曲線です。曲線面積指標の計算に基づくFOMが 95%以上である場合に、両者は相関がとれている状態にあると 判定することにします。以下では、DOUT1、DIN1、ENの相関 を確認する方法を示します。

DOUT1の相関

図32に示したのは、DOUT1の相関を確認するためのテストベ ンチです。これにより、LTspiceモデルのシミュレーションを実 施します。回路上にドライバをイネーブルにするための適切な電 圧源を配置し、DOUT1を駆動するためのパルス信号源をDIN1 ピンに接続しています。LTspiceにおいてDOUT1のモデルを完 成させるために、他のコンポーネントも追加しています。図中の C_compはダイの容量です。また、負荷容量C_loadを配置して います。更に、パッケージの寄生要素であるR_pkg、L_pkg、C_ pkgを追加しています。



図 32. DOUT1の相関を確認するためのLTspiceのテストベンチ。 LTspiceモデルのシミュレーションに使用します。

DOUT1の相関を確認するには、IBISモデルのテストベンチも必要です。こちらは、Keysight Advanced Design System (ADS) 上で図33のように構成しました。LTspiceモデル用のテストベ ンチと同じ入力スティミュラス、C_load、電圧源、トランジェン ト解析を使用しています。ただ、C_compとパッケージの寄生要素は、3ステート・バッファのモデルに既に含まれています。したがって、ADS上の回路図に対してそれらを付加する必要はありません。



図33. DOUT1の相関を確認するための ADSのテストベンチ。 IBISモデルのシミュレーションに使用します。

トランジェント応答の曲線は、C_loadのノードで取得します。 LTspiceによるシミュレーション結果とADSによるシミュレー ション結果を取得し、両者を重ね合わせて定性的なFOMを確認 しました。図34に示すように、DOUT1の両応答はよく一致し ています。両者の違いは、曲線面積指標を使うことで定量化で きます。この例では、1マイクロ秒のトランジェント時間に対す る曲線下面積を計算しました。すると、曲線面積指標の計算値は 99.79%となりました。これは、95%以上で合格という条件を 満たしています。つまり、IBISモデルとSPICEモデルにおいて、 DOUT1は相関のとれている状態にあります。



図 34. LTspice モデルと IBIS モデルから得た DOUT1 の応答

DIN1とEN

続いて、入力バッファの検証を行います。DOUT1の場合と同様 に、LTspice上、ADS上でトランジェント応答曲線を取得し、定 性的なFOMと曲線面積指標によって相関の有無を判定します。 図35に、LTspice用のテストベンチを示しました。この方法は、 DIN1ピンとENピンの両方に適用できます。DOUT1の場合と同 様に、DIN1ピンのすぐ近くにC_compを配置します。また、パッ ケージの寄生要素(RLC)も付加しています。更に、50Ωの抵抗 R_seriesと入力スティミュラス用のパルス電圧源も追加します。 この状態で、DI1_probeをプローブ・ポイントとして応答を取得 します。



図 35. DIN1 (EN) の相関を確認するための LTspiceのテストベンチ

図36に示したのは、入力バッファの検証に使用するADS用のテ ストベンチです。50Ωの抵抗R_seriesを入力の近くに配置し、 LTspiceの場合と同じ入力スティミュラスを適用します。ただ、 C_compと寄生要素(RLC)はIBISモデルに既に含まれているの で、回路図上には追加しません。この状態で、DI1_probeをプ ローブ・ポイントとしてトランジェント応答を取得します。



図 36. DIN1 (EN) の相関を確認するための ADSのテストベンチ

まず、LTspiceとADSで取得した各トランジェント応答曲線を重 ね合わせて、定性的なFOMテストを実施します。図37に示し たとおり、両曲線は完全に一致しているように見えます。また、 DIN1の曲線面積指標を計算すると、その値は100%となります。 つまり、95%以上で合格という条件を満たしています。同様の手 法により、ENピンの相関が得られていることも確認できました。



図 37. LTspice モデルと IBIS モデルから得た DIN1 の応答

まとめ

本稿では、LTspiceを使用してデータを取得し、IBISモデルを作 成する方法を紹介しました。また、IBISモデルと、リファレンス であるSPICEモデルの相関を、定性的なFOMと定量的なFOM (曲線面積指標)によって確認する方法も示しました。このよう な確認を行うことにより、作成したIBISモデルがSPICEモデルと 同じように動作するという確信を得ることができます。デジタル I/Oとしては、本稿で取り上げたのとは異なる種類のものも存在 します。ただ、本稿で示したC_comp、I-Vデータ、V-tデータ の取得手順は、他のI/Oのモデルを作成する場合にも応用するこ とが可能です。

LTspiceを無償ダウンロード/インストールすれば、独自のIBIS モデルの作成を直ちに開始することができます。

参考資料

Mercedes Casamayor [AN-715 Application Note: A First Approach to IBIS Models: What They Are and How They Are Generated (初めてのIBISモデル:モデルの概要と開発方法)] Analog Devices、2004年

IBIS [I/O Buffer Accuracy Handbook (I/Oバッファの精度に 関するハンドブック)」IBIS Open Forum、2000年4月

Roy Leventhal、Lynne Green [Semiconductor Modeling: For Simulating Signal, Power, and Electromagnetic Integrity (半導体のモデリング:信号、電力、電磁界インテグリティのシ ミュレーション)] Springer、2006年

Michael Mirmak、John Angulo、Ian Dodd、Lynne Green、 Syed Huq、Arpad Muranyi、Bob Ross「IBIS Modeling Cookbook for IBIS Version 4.0 (IBISモデリング・クックブッ ク IBIS Version 4.0対応版)」The IBIS Open Forum、2005 年9月



著者について

Rolynd Troy Aquino (rolynd.aquino@analog.com) は、アナログ・デバイセズのプロダクト・アプリケー ション・エンジニアです。新技術統合チームに所属しています。主に、アナログ・デバイセズの製品を対象 としたIBIS/IBIS-AMI/LTspiceモデルの作成とシミュレーションを担当。2014年にインターンとして勤務し た後、2016年に入社しました。2015年にマプア大学(マニラ)で電子工学の学士号を取得しています。



著者について

Francis Ian Calubag(francisIan.calubag@analog.com)は、アナログ・デバイセズのシステム・アプリケーション・エンジニアです。2019年、システム・アプリケーション・チームにインターンとして参加。2020年に入社し、新技術統合チームに加わりました。主に、アナログ・デバイセズの製品を対象としたIBIS/LTspiceモデルの作成とシミュレーションを担当しています。2020年にリセウム・オブ・ザ・フィリピン大学カビテ校で電子工学の学士号を取得しました。



著者について

Janchris Espinoza (janchris.espinoza@analog.com)は、アナログ・デバイセズのプロダクト・アプリケーション・エンジニアです。新技術統合チームに所属しています。主に、アナログ・デバイセズの製品を対象としたIBIS モデルの作成とシミュレーションを担当。2019年にAnalog Garage チームでインターンとして勤務し、2020年に入社しました。2020年にデラサール大学で電子工学の学士号を取得しています。



アナログ・デバイセズ株式会社

お住いの地域の本社、販売代理店などの情報は、analog com/jp/contact をご覧ください。

オンラインサポートコミュニティEngineerZoneでは、アナ ログ・デバイセズのエキスパートへの質問、FAQの閲覧がで きます。

©2021 Analog Devices, Inc. All rights reserved. 本紙記載の商標および登録商標は、各社の所有に属します。 Ahead of What's Possibleはアナログ・デバイセズの商標です。

AD5510-0-10/21