

**Circuits
from the Lab®**
Reference Designs

テスト済み回路設計集「Circuits from the Lab®」は共通の設計課題を対象とし、迅速で容易なシステム統合のために製作されました。更に詳しい情報又は支援は www.analog.com/jp/CN0584 をご覧ください。

接続または参考にしたデバイス

ADAQ23876	16 ビット、15MSPS の μ Module データ・アクイジション・ソリューション
AD3552R	デュアル・チャンネル、16 ビット、33MUPS、マルチスパン、マルチ IO SPI DAC
ADG5421F	$\pm 60V$ の故障保護検出、 11Ω R_{ON} 、デュアル SPST スイッチ
ADA4898-1	高電圧低ノイズ低歪みでユニティ・ゲイン安定な高速オペアンプ

高精度低遅延開発キット

評価と設計支援

- ▶ 回路評価用ボード
 - ▶ CN0584 回路評価用ボード (EVAL-CN0584-EBZ)
 - ▶ CN0585 回路評価用ボード (EVAL-CN0585-FMCZ)
- ▶ 設計および統合ファイル
 - ▶ 回路図、PCB レイアウト・データ、部品表、ソフトウェア

回路の機能とその利点

最新の電子システム、電子機械システム、電気光学システムは、ますますサイズが縮小し、応答時間が短縮し、精度条件が厳しくなっていることから、これらのシステムのシミュレーション、開発、テストに必要なデータ・アクイジション性能とハードウェア・イン・ザ・ループ (HIL) システムもこれに見合ったものになる必要があります。このことは特に、モータ・コントローラ、リニア・アクチュエータ、ジェネレータ・コントローラ、電気自動車用チャージャ、あるいは自動車産業やエネルギー産業向けのパワー・グリッド用素子などをテストする場合のように、大電力素子を必要とするアプリケーションに当てはまります。これらのモデル化されたコンポーネントの複雑さが増していることは、計算時間の増加を招き、信号のアクイジションや生成をより高速に行うソリューションが必要となります。

図 1 に示す回路はフル機能の低遅延開発キットで、遅延時間は 200ns です。また、高精度の入力帯域幅を備えています。このソリューションにより、リアルタイムの HIL ソリューションと複雑なシステムの開発が可能となり、デジタルまたはミックスド・シグナルの制御ループの設計やテストが著しく容易になります。この開発キットは、4 個の 16 ビット A/D コンバータ (ADC) チャンネルおよび 4 個の 16 ビット D/A コンバータ (DAC) チャンネルを内蔵し、アナログ入力の同期アクイジションや 15MSPS の出力波形の生成が可能です。

開発キットは、最大 5MHz のアナログ入力帯域幅を備え、アナログおよびデジタルの接続性が向上しているために、アナログ・フロント・エンド (AFE) の設計が簡素化できます。アナログの入力レンジと出力は、どちらも $\pm 1.5V \sim \pm 10V$ の 5 通りのバイポーラ入力レンジと 5V ユニポーラ $\sim \pm 10V$ バイポーラの 5 通りの出力レンジをハードウェアにより選択できます。

ソフトウェア・インターフェースは、Linux の産業用入出力 (IIO) フレームワークを通じて使用でき、デバッグ・ユーティリティや開発ユーティリティのホスト機能を提供すると共に、Python、MATLAB®、C、C#、およびその他の言語を通じたクロス・プラットフォーム・アプリケーションをサポートします。プロジェクトは Simulink®を統合化しているため、リアルタイム・モデルを生成して FPGA (フィールド・プログラマブル・ゲート・アレイ) ボードにロードし、外付けハードウェアでテストできます。




図 1. 簡略化したブロック図

回路の説明

ハードウェア・イン・ザ・ループ

CN0584 は、高価な、複雑な、あるいはまだ開発されていないハードウェアの HIL エミュレーションを用いて、制御システムの開発およびテスト・プロセスを簡素化し、加速します。図 2 は、CN0584 キットを用いた代表的な HIL のセットアップを示すハイレベル・ブロック図です。




図 2. ハードウェア・イン・ザ・ループのシミュレーション・セットアップ

テスト対象デバイス (DUT) である電子制御ユニット (ECU) は、制御しているデバイスからのアナログ帰還入力に基づきデジタル出力信号を生成するコントローラです。CN0584 は FPGA ボードにロードされているカスタムのハードウェア記述言語 (HDL) でデバイスをエミュレートし、現実的な性能をリアルタイムでシミュレーションします。

CN0584 を用いて実行できる HIL シミュレーションの一例は、3 相モータ・コントローラの負荷をエミュレートすることです。モータの動作は、まず Simulink® に記述されます。これを用いることで、CN0584 HDL テンプレートに統合できる HDL モジュールを生成します。

この例を図 2 に適用すると、ECU はパルス幅変調 (PWM) 制御信号を生成し、この信号に対しアナログ・フロント・エンド・ボードの 3 つのチャンネルによってコンディショニングが行われ、データ・アキュイジションと信号発生ボードの ADC によってデジタル化されます。HDL ハードウェア・モデルは、これらの入力に基づき、モデリング対象のモータの電流量、速度、慣性、位置などのパラメータをシミュレーションします。これらのパラメータは、アナログ信号に変換され、ECU に戻されます。その後 ECU はループを閉じてこの帰還信号に基づき出力 PWM 信号を調整します。

ECU は、公称動作条件、コーナ・ケース (例えば最大および最小のモータ負荷)、様々な不具合モードなどについて短時間で評価され、その各々は、関連コストが追加されたり物理的ハードウェアが損傷したりすることなく、シミュレーションに手早く組み込むことができます。

アナログ測定と信号発生

入力電圧レンジ

CN0584 はデフォルトで、 $\pm 10V$ のアナログ入力電圧レンジに対応します。その他の入力レンジは $\pm 5V$ 、 $\pm 4.096V$ 、 $\pm 2.5V$ 、 $\pm 1.5V$ で、これらはハードウェアにより選択できます。

アナログ入力保護

CN0584 は、ADG5421F 高電圧デュアル単極単投 (SPST) スイッチを用いて 4 つの ADC チャンネルおよび DAC チャンネルすべてにアナログ入力保護機能を備えており、最大 $\pm 60V$ の過電圧保護を行います。この保護は、高電圧信号が存在する可能性がある HIL アプリケーションで特に重要です。また、この保護により、ユーザは、誤配線や不適切な接続を心配することなく、セットアップを適応させたり変更したりできます。

ADG5421F は、 $+15V$ および $-15V$ の電源レールで給電され、S1 ピンまたは S2 ピンのどちらかがこれらの電圧レベルを V_T ($0.7V$) だけ超えた場合、スイッチは自動的にオフになります。ADC の場合、これらのピンは作動入力ポートに接続されます。DAC の場合はこれらのピンは 2 つの DAC チャンネル出力ポートに接続されます。

また、ADG5421F にはフォルト・フラグ (FF) もあり、これは CN0585 に伝送され、MAX7301 シリアル・ペリフェラル・インターフェース (SPI)、28 ポート I/O エキスパンダによって読み出されます。このエキスパンダの SPI ポートは FMC のコネクタに接続され FPGA ボードで読み出されます。通常動作では FF ピンはハイにプルアップされています。ただし、過電圧状態が検出されると、FF ピンはローにプルダウンされてフォルトが発生したことを通知します。

出力電圧レンジ

CN0584 はデフォルトで、 $\pm 10V$ のアナログ出力電圧レンジに対応します。その他の出力レンジは $\pm 5V$ 、 $0V \sim +2.5V$ 、 $0V \sim +5V$ 、 $0V \sim +10V$ で、これらはハードウェアにより選択できます。なお、レジスタ設定は、提供されたソフトウェア・インターフェースを用いて制御され、これらの出力レンジの変更が生じた場合にはこの設定も更新する必要がある点に注意してください。

システム性能

遅延

図 3 に、CN0584 の遅延を測定するために用いたテスト・セットアップを示します。FPGA を用いて $1MHz$ のパルス・サイン波がメモリから生成され、1 つの DAC 出力チャンネルに送られます。この DAC 出力は、外付けのオシロスコープでモニタされ、サブミニチュア・バージョン A (SMA) ケーブルを介していずれかの ADC チャンネルへの入力として帰還されます。この ADC チャンネルでは対応する DAC チャンネルへの入力信号として用いられます。この DAC チャンネルの出力が同じオシロスコープを用いて測定され、ADC 入力パス、FPGA ボード、DAC 出力パスを通じた信号遅延の測定が可能になります。




図 3. 遅延テストのセットアップ

図 4 に、CN0584 の出力の遅延とセトリング・タイムのオシロスコープ画像を示します。CN0584 の DAC 出力を ADC 入力モードに設定し、パルスをいずれかの ADC チャンネル入力に印加して、対応する DAC チャンネルの出力をモニタしたものです。入力信号が測定されてから DAC 出力信号が立上がり始めるまでの遅延は、約 250ns です。この遅延のうち 50ns は内蔵 FPGA のデータ処理が原因で、残りの 200ns の遅延は ADC のデータ取得と DAC 更新に起因します。




図 4. DAC 出力の遅延

アナログ入力性能

CN0584 のアナログ入力アキュイジション・パスは、非常に高いスプリアスフリー・ダイナミック・レンジ (SFDR) を示します。図 5 に、1kHz で $\pm 10V$ のサイン波信号を入力し、サンプリング・レートを 15MSPS とした場合の ADC データについて、16,000 ポイントの FFT を示します。CN0584 は 105dB の SFDR を実現し、3 次高調波が支配的となっています。その他のスプリアスはすべて、7.5MHz の入力周波数範囲全域にわたり 120dBc 未満です。




図 5. CN0584 のアナログ入力アキュイジション・スペクトル

図 6 に、同じスペクトル・プロットの周波数範囲を 1MHz まで拡張したものを示します。-120dBm を上回るその他の高調波やスプリアスは存在しないことが示されています。




図 6. 1MHz までのアナログ入力アキュイジション・スペクトル

図 7 に、ADC の入力周波数応答を示します。




図 7. ADC の入力周波数応答

出力フィルタリング

各 DAC 出力には、ローパス・フィルタがあります。図 8 に、ADC 出力を DAC 入力として用い 7.5MHz まで測定した場合のフィルタの周波数応答を示します。




図 8. ADC および DAC フィルタの複合応答

図 9 に、理想的な波形をソフトウェアで生成し、循環バッファにロードして DAC に書き込んだ場合の、出力パスの周波数応答を示します。このグラフでは、サンプルを FPGA に送り再度戻す必要のある完全なループバック測定の場合と比べ、低遅延であるためにわずかに減衰が小さくなっています。




図 9. DAC 出力の周波数応答

電源アーキテクチャ

CN0584 の電力はすべて、AFE コネクタを通じて CN0585 によって供給されます。

CN0584 は+15V と-15V のレールを用いて ADG5421F 入力保護スイッチに正負の電源電圧を供給します。+12V および-12V のレールは、ADA4898-1 ADC バッファ・アンプに正負の電源電圧を供給します。+3.3V のレールは EEPROM 回路に給電します。

ソフトウェアの概要

Python

CN0584 は、[pyADI-IIO](#) ライブラリを用いて Python とインターフェースでき、それによって、デバイス設定、ADC からの入力サンプルのキャプチャ、DAC によって送信される波形の生成を行うことができます。その後、出力波形は ADC のデータに基づき前処理または後処理が可能であるため、ユーザは制御ループや他のハードウェアのシミュレーションを手早く簡単に実行できます。

任意波形を Python で生成し DAC 出力に書き込む例を図 10 に示します。この例は、ピーク to ピーク電圧が±10V で 5kHz のサイン波の生成を示すものですが、任意の波形を生成できます。例えば、HIL のセットアップに対し、減衰のあるサイン波のチャープ波形、ノイズ波形、あるいは歪み波形を生成して、欠陥のあるハードウェアをシミュレーションできます。

```
# signal generation
fs = int(ad3552r_1.sample_rate)
# Signal frequency
fc = 5000
# Number of samples
N = int(fs / fc)
# Period
ts = 1 / float(fs)
# Time array
t = np.arange(0, N * ts, ts)
# Sine generation
samples = np.sin(2 * np.pi * t * fc)
# Amplitude (full_scale / 2)
samples *= (2 ** 15) - 1
# Offset (full_scale / 2)
samples += 2 ** 15
# conversion to unsigned int and offset binary
samples = np.uint16(samples)
samples = np.bitwise_xor(32768, samples)
# tx
ad3552r_1.output_range = "-10/+10V"
ad3552r_1.input_source = "dma_input"
ad3552r_1.tx([samples, samples])
```

図 10. Python で生成した DAC 出力例

図 11 に、測定した入力波形を解析用に示します。これは図 10 で生成したサイン波をプロットしたものです。ADC から読み出したサンプルは、制御ループ、ハードウェア・エミュレーション、あるいはその他必要な帰還システムを実装しているユーザ実装 Python アルゴリズムへの入力として処理し使用できます。




図 11. Python を使用して読み出しとプロットを行った ADC サンプル

MATLAB および Simulink

MATLAB®を使用しても CN0584 とインターフェースすることができ、[High Speed Converter Toolbox](#) を使用して、上述の Python についての説明とほとんど同じ機能セットが利用できます。これに加え、[Simulink](#)®を用いると、CN0584 を使って FPGA に読み込み、リアルタイムで実行できる、カスタム HDL モデルを作成できます。また、既存の Simulink モデルやカスタム・アルゴリズムを使用して制御システムを実装し、測定した信号にデジタル信号処理 (DSP) を施したりハードウェア機能をエミュレートしたりできます。

受信モードと送信モードの両方に挿入した Simulink モデルの CN0584 のブロック図における配置を、図 12 に示します。これは、ADC サンプルが HDL モデルを通じて渡されメモリに保存されること、また、DAC サンプルが HDL モデルを通じて渡され CN0584 に出力されることを意味します。HDL モデルは、ADC 入力にのみアクセスできる受信専用モード、または DAC 出力にのみアクセスできる送信専用モードに挿入することもできます。




図 12. Simulink ブロックを備えた CN0584 のブロック図

挿入されたどの受信信号パスモデルについても、その変更されたサンプルには、Python または MATLAB®を用いてアクセスしたり、IIO Oscilloscope ソフトウェアを用いて表示したりできます。

バリエーション回路

データ・アキュイジションおよび信号発生ボードと AFE ボードのどちらについてもバリエーションが可能です。信号のアキュイジション・バスと発生バスのバリエーションについては、CN0585 回路ノートを参照してください。

CN0584 では、機能を特定のアプリケーションに合わせて調整できるように、幅広いバリエーションが可能です。すべての例が網羅されているわけではありませんが、追加して実行可能なものが多数あり、HIL 試験やその他のアプリケーションに必要な任意のセットアップを作成できます。

高入力インピーダンスを必要としないアプリケーションでは、ADA4898 入力バッファ・アンプをバイパスすることができます。アンプの帯域幅が重要でノイズが若干高くても許容できる高速アプリケーションでは、ADA4895 を代わりに使用できます。広帯域幅はそれほど重要でなくても入力電圧の範囲が広いことが必要なアプリケーションでは、LTC6373 を使用できます。または、過電圧保護機能を持つ ADA4255 を同じアプリケーションに使用すると、ADA4895 と ADG5421F の両方を置き換えることができます。

アプリケーション固有のバリエーションは、DAC 出力パスについても可能です。例えば、高電圧での動作には、出力を±110V まで駆動できる ADHV4702 を出力信号バスに追加できます。

回路の評価とテスト

このセクションでは、EVAL-CN0584-EBZ を評価するためのセットアップと手順を説明します。詳細およびその他の情報については、CN0584 ユーザ・ガイドを参照してください。

必要な装置

必要なハードウェア

- ▶ EVAL-CN0584-EBZ
- ▶ EVAL-CN0585-FMCZ

- ▶ Zedboard Xilinx Zynq 開発ボード
- ▶ 16GB の SD カード
- ▶ Micro-USB ケーブル
- ▶ USB-C 電源アダプタ
- ▶ イーサネット・ケーブル
- ▶ SMA ケーブル 4 本
- ▶ SMA 50Ω 終端 4 個
- ▶ ホスト PC (Windows/Linux)

必要なソフトウェア

- ▶ 115200 のボー・レートが可能な UART 端子ケーブル (PuTTY を推奨)
- ▶ IIO Oscilloscope
- ▶ アナログ・デバイセズの Kuiper Linux イメージ

開始にあたって

1. SD カードにアナログ・デバイセズの Linux Kuiper イメージを書き込みます。
2. 適切なブート・ファイルで SD カードを設定します。
3. AFE コネクタを介して EVAL-CN0584-EBZ を EVAL-CN0585-FMCZ に取り付けます。
4. FMC コネクタを用いて Zedboard を EVAL-CN0585-FMCZ に接続します。
5. 電源を EVAL-CN0585-FMCZ に接続します。
6. イーサネット・ケーブルと UART micro-USB ケーブルを Zedboard に接続し、他端をホスト PC に接続します。
7. SMA ケーブルと終端を用いて図 14 に示すように EVAL-CN0584-EBZ のアナログ I/O ポートを接続します。




図 13. CN0584 機能テストのブロック図




図 14. AFE ボードの I/O セットアップ

機能テストのセットアップ

1. Zedboard の COM ポートへの PuTTY セッションを開きます。
2. PuTTY のターミナルで、/boot フォルダに移動し、**setup_adc.sh** スクリプトを実行します。
3. 図 15 に示すように、IIO Oscilloscope を起動し Zedboard に接続します。




図 15. IIO Oscilloscope の接続パネル

4. 図 16 に示すように、IIO Oscilloscope で、AD3552R の DAC 出力レンジを $\pm 10V$ に設定し、入力源を **dma_input** に設定します。




図 16. IIO Oscilloscope の設定パネル

5. IIO Oscilloscope の [DMM] タブに移動し、電圧モニタ値が図 17 に示したものと一致していることを確認します。




図 17. IIO Oscilloscope の電圧モニタ・パネル

6. 図 18 に示すように、[DAC Data Manager] に移動し、得られたサンプル波形を目的の DAC 出力チャンネルにロードします。




図 18. IIO Oscilloscope の DAC 出力パネル

テスト結果

回路評価手順に従った後、[DAC Data Manager] タブで読み込んだ波形は、IIO Oscilloscope の波形ウィンドウに表示されるはずですが、これには各 ADC 入力チャンネルでキャプチャされた信号が表示されています。図 19 に、図 18 で選択した波形の例を用いた場合の表示例を示します。




図 19. IIO Oscilloscope の波形キャプチャ

更に詳しい資料

CN0584 設計サポート・パッケージ

CN0585 Circuit Note

IIO Oscilloscope

IIO Oscilloscope User Guide

Analog Devices, Inc. High Speed Converter Toolbox

pyadi-iio: Device Specific Python Interfaces for IIO Drivers

データシートと評価用ボード

ADAQ23876 データシート

ADAQ23876 評価用ボード

AD3552R データシート

AD3552R 評価用ボード

ADG5421F データシート

ADG5421F 評価用ボード

ADA4898-1 データシート

ADA4898-1 評価用ボード

改訂履歴

05/2023—Revision 0: Initial Version



ESD に関する注意

ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されなまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

（最初のページから続く）「Circuits from the Lab/実用回路集」はアナログ・デバイセズ製品専用で作られており、アナログ・デバイセズまたはそのライセンスの供与者の知的所有物です。お客さまは製品設計で「Circuits from the Lab/実用回路集」を使用することはできますが、その回路例を利用もしくは適用したことにより、特許権またはその他の知的所有権のもとでの暗示的許可、またはその他の方法でのライセンスを許諾するものではありません。アナログ・デバイセズの提供する情報は正確かつ信頼できるものであることを期しています。しかし、「Circuits from the Lab/実用回路集」は現状のまま、かつ商品性、非侵害性、特定目的との適合性の暗示的保証を含むがこれに限定されないいかなる種類の明示的、暗示的、法的な保証なしで供給されるものであり、アナログ・デバイセズはその利用に関して、あるいは利用によって生じる第三者の特許権もしくはその他の権利の侵害に関して一切の責任を負いません。アナログ・デバイセズはいつでも予告なく「Circuits from the Lab/実用回路集」を変更する権利を留保しますが、それを行う義務はありません。商標および登録商標は各社の所有に属します。



©2023-2023 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。

本社 / 〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F
電話 03 (5402) 8200

大阪営業所 / 〒532-0003 大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F
電話 06 (6350) 6868

名古屋営業所 / 〒451-6038 愛知県名古屋市中区牛島町 6-1 名古屋ルーセントタワー 38F
電話 052 (569) 6300

Rev. 0 | 7 of 7