

AN-756 アプリケーション・ノート

サンプル化システムに及ぼすクロック位相ノイズとジッタの影響

著者:Brad Brannon

要約

ダイレクトIFサンプリング機能を備えた高分解能のデータ・コ ンバータが販売されるようになり、システム設計者は低ジッ タ・クロック回路における性能とコストのトレードオフを決め る手がかりを求めています。クロック・ジッタを指定するため の従来の方法の多くは、データ・コンバータに適用できないか、 適用できてもわずかなことしか知ることができません。クロッ ク回路を指定し、設計する方法を正しく理解していないと、こ うした新しいデータ・コンバータから最適な性能を引き出すこ とはできません。正しい知識に基づいてクロックを選択するに は、単純なジッタ仕様ではほとんどの場合十分ではありません。 大切なことは、クロック・ノイズの帯域幅とスペクトル形状を 把握し、サンプリング処理中にどうなるかを正しく解明できる ようにすることです。現在の多くのシステム設計者はデータ・ コンバータ・クロックの位相ノイズやジッタ要件を正しく指定 していないため、システム性能の低下が生じています。クロッ クにほんのわずか(数ピコ秒)でもジッタが存在すれば、信号 経路では誤差が発生することになります。また、これとは逆の 極端な例として、クロック・ノイズがコンバータに、そして最 終的には自社製品の性能にどのように影響するかをよく理解し ていないがために、設計者が高価なクロック源に費用をかけす ぎるということもあります。最も高価なクロック・ジェネレー タが必ずしも最高のシステム性能を実現するとは限りません。 このアプリケーション・ノートでは、ジッタ、位相ノイズ、コ ンバータの性能に関する多くのトレードオフを説明します。こ れらのトレードオフを理解すれば、アプリケーションに最適な クロックを選択できるため、最低のコストで最適な性能を実現 できます。まず、データ・コンバータにおけるサンプリング処 理について説明し、その後でアプリケーションの具体例を示し てクロック選択のプロセスを説明します。

これまでの状況

A/Dコンバータ(ADC)のアプリケーションに関して最も多く 提起される問題として、エンコード・ソースの供給という問題 があります。たいていの技術者が知っているように、正しいエ ンコード・クロックを選択することは、選定したデータ・コン バータから最高の性能を引き出すためには最も重要なことで す。これは、近年ますます増大しているサンプル化されるアナ ログ入力周波数に特に当てはまります。

しかし、シグナル・チェーンの中でコンバータがアンテナのほうに近づいてきたことから、コンバータを使用する技術者のほうも「ミックスド・シグナル設計者」から「RF設計者」へと変わってきています。同様に、設計技術や対応コンポーネントも

変化しており、時間軸特性表示より周波数軸特性表示が重視されるようになってきています。これまでは、エンコード・クロックと言えば単なるクロックに過ぎませんでした。現在は、IFおよびRFサンプリング・システムの場合、エンコード・ソースにおいてクロックよりも局部発振器(LO)のほうを考慮するようになっています。その理由については本書で述べます。こうしたことから、多くの設計者は、RFシンセサイザの場合のように、クロックを周波数軸で特性表示することを望んでいます。

クロック・ジッタと位相ノイズの直接的な相関関係を示すのは困 難ですが、本書ではクロック・ジッタまたは位相ノイズの観点か らエンコード・ソースを設計または選択するための指針を提供し ます。位相ノイズとジッタ間の変換については多くの論文で論 じられていますが、本書では位相ノイズとジッタ間の変換プロ セスについて検証しています。

ジッタの定義

データ・コンバータの主な目的は、一定の時間間隔でサンプリ ングしてアナログ信号を生成すること、または連続的なアナロ グ信号から一定の時間間隔で一連のサンプルを取得することに なるため、サンプリング・クロックの安定性が非常に重要とな ります。データ・コンバータの観点からすると、その不安定性 はクロック・ジッタと呼ばれ、アナログ入力が実際にいつサン プリングされるのかが明確でなくなります。クロック・ジッタ を直接測定する方法はいくつかありますが、クロック安定性の 要件が厳しくなってきたため、数ピコ秒のタイミングの変化を 測定するという条件から間接的な測定が必要になります。コン バータの観点からは、エンコード帯域幅が数百MHzにわたるこ とがあります。したがって、データ・コンバータのジッタとな るノイズの帯域幅を考慮する場合、その範囲はDCから、汎用 的な12kHz~20MHz(標準のクロック・ジッタ測定でよく使用 される範囲)をはるかに超えるエンコード帯域幅にまで及びま す。

ジッタで問題になるのはワイドバンドのコンバータ・ノイズ性 能が低下することであるため、ノイズ性能の低下を監視するだ けで簡単にクロック・ジッタの概算値を求めることができま す。ジッタに起因するS/N比 (SNR)の限界は、次式で求めら れます。

 $SNR = -20\log\left(2\pi f_{analog} t_{jitter_{rms}}\right) dB \tag{1}$

REV. 0

アナログ・デバイセズ株式会社

ここで

fはアナログ入力周波数です。

tはジッタです。

動作周波数と必要なS/N比がわかっていれば、必要なクロック・ジッタを次式で求めることができます。

$$t_{jitter} = \frac{10^{\frac{-SNR}{20}}}{2\pi f_{analog}}$$
(2)

ジッタがコンバータの性能を制限する唯一の要素である場合、 75dBのS/N比を維持しながら70MHzのIF信号をサンプリングす るには、400フェムト秒のクロック・ジッタが必要になります。

データ・コンバータ、特にADCは、FFT技術を用いたS/N比の 計算に簡単に利用できるため、テスト中のクロックを使用して いるときにアナログ入力周波数が増大した場合のS/N比の劣化 を研究室での簡単な実験で確認できます。これで、エンコー ド・クロックのジッタとADCそのものからの影響がわかりま す。全ノイズからADCのノイズ影響分を差し引けば、ジッタに 起因するノイズがどのくらいになるかわかります。ノイズがわ かれば、時間ジッタを計算できます。この手順は、アナログ・ デバイセズのウェブサイトに掲載されているアプリケーショ ン・ノート「AN-501」で説明されています。

この方法には2つの欠点があります。1つは、FFT処理中にウィ ンドウ方式を使用すると、スペクトル解像度がウィンドウのイ ンパルス応答によって低下するという点です。もう1つは、最 適なFFTサイズにおいてスペクトル解像度がかなり制限されて いることです。たとえば、61.44MSPSのエンコード・レートを 使用して、64K FFTを実行すると、各FFTビンが約938Hzの幅 になります。ということは、複数のFFTビン内のクロック・ノ イズが消失してスペクトルのボケが生じ、位相ノイズの大部分 が存在する基本波の両側で数kHzの情報が失われることになり ます。同期FFTを実行し、ウィンドウを使用しない場合でも、 少なくとも1個のFFTビン(約1kHzに相当)が制限されます。近 接位相ノイズの観点からすると、通常、エネルギーの大部分は クロック源の周辺の最初の数キロヘルツに含まれています。し たがって、ジッタの評価にFFT法を使用すれば、クロック・ノ イズの大部分が失われてしまいます。ただし、通常はワイドバ ンドのS/N比をターゲットとするため、一般にADCのワイドバ ンド性能の測定としてはこの試験方法が受け入れられていま す。

位相ノイズの定義

ノイズの種類

サンプリング信号は、式3に示すようにサイン波の関数の変形 で表すことができます。この式は、振幅変調、周波数変調、位 相変調の項で表します。サンプリング処理は時間軸での乗算お よび周波数軸での畳込みとみなすことができますが、サンプ ル・ソースは微分比較法を使ってハード的に制限されることが よくあります。これによって、サンプリング処理に対する振幅 の影響を最小限に抑えることができます。ただし、エンコー ド・ソースからの十分なドライブによってサンプリング・ス イッチを駆動でき、AMやPMでの歪みが問題にならないもの とします。実験データによると、AM変調は低い変調レベルで も高い変調レベルでも、同じような変調レベルの位相項または 周波数項よりかなり重要度が低いことを示しています。また、 位相ノイズと周波数ノイズの影響により、サンプリング処理で は同じような劣化が生じますが、その違いは変調信号 [4] の 導関数で位相変調が周波数変調と同じになるという点だけで す。この場合は、導関数がやはりガウス分布関数となるガウ ス・ノイズであり、ここからほぼ同じ結果が得られます [4]。

$$\mathbf{f}_{\text{sample}} = \mathbf{A}_{t} \sin\left((\mathbf{W}_{t}t) + \boldsymbol{\phi}_{t}\right) \tag{3}$$

上の式から、振幅、角周波数、位相がすべて時間に依存してい ることがわかります。これはいくつかの方法で図式化すること ができます。厳密に時間軸においては、信号はガウス・ノイズ 源として表れます。単位円で示すと、問題はより明確になりま す。この単位円上では、エンコード・クロックが一定の角速度 で回転しています。クロックがゼロ位相を通過するたびに、 ADCが新しいサンプルを取得します。クロック上のいかなるノ イズも、ベクトルの先端がある場所で変調し、これによってゼ ロ交差が発生する場所が変化します。ノイズによって立上がり エッジが通常より早く現れると、サンプル・プロセスは所定時 間より前に発生します。同様に、ノイズが立下がりエッジに生 じると、エンコードは遅れて発生します。図からもわかるよう に、ノイズ・ベクトルは振幅、位相、周波数に起因します。



図1. クロック・ジッタの図式化:角度軸表示での サンプル・クロック

クロック・ジッタを調べる従来からの方法としては、図2に示 すように、スペクトルを観察するやり方もあります。この図で は、ノイズの大部分がクロック信号の近くにかたまっています。 しかし、スカート部でわかるように、ジッタが原因で周波数軸 内の理想インパルスは実際には拡散しています。エネルギーの 大部分は、目的の周波数の近くに分布していますが、ワイドバ ンド内に入っているものもかなりあります。位相ノイズが非常 に高い周波数にまで及ぶことや、またADCエンコード・ピンが 通常のコンバータのサンプル・レートよりかなり高い帯域幅に 対応していることから、コンバータの性能はこのノイズによっ て影響を受けます。



図2. クロック・ジッタの図式化:周波数軸表示でのサンプル・クロック







図4. ADCの代表的なサンプリング回路

位相/周波数変調サンプル時間の影響

前述のように、サンプリングのプロセスは時間軸での乗算であ り、周波数軸での畳込みになります。ミキサーが2つのアナロ グ信号を時間軸で乗算すれば、その結果が周波数軸でのその2 つの畳込みになるのは明らかですが、サンプリングが時間軸で の乗算になるという点はそれほど歴然としていないかもしれま せん。 サンプリングのプロセスについて考えてみましょう。アナログ 入力が時間的に連続していることは明らかですが、サンプリン グ・クロックのほうは、基本はサイン波ですが、最終的にはエ ンコード信号のゼロ交差時に一定の振幅と有限の持続時間を持 つ単位パルスによってサンプル・ブリッジ回路を駆動するのに 使用されます。このプロセスは、時間軸での単位パルスとアナ ログ入力との乗算であり、したがって周波数軸での畳込みにな ります。



図5. アナログ入力、サンプル・パルス、 サンプルされた出力

図5のx(t)は時間的に連続したアナログ入力波形、p(t)は理想的な サンプリング関数、x_p(t)はサンプルされた出力を示しています。 これらの項を使用し、出力サンプルを次式で表すことができます。

$$\mathbf{x}_{p}(t) = \mathbf{x}(t) \, p(t) \tag{4}$$

ここで

$$\mathbf{p}(t) = \sum_{n=1}^{+\infty} \delta(t - \mathbf{n}T) \tag{5}$$

周波数軸では、これは次のように表すことができます。

$$\mathbf{X}_{\mathbf{p}}(\mathbf{W}) = \frac{1}{2\pi} \Big[\mathbf{X}(\mathbf{w}) \times \mathbf{P}(\mathbf{w}) \Big]$$
(6)

p(t)は時間軸でのパルス列であるため、周波数軸では次式に示 すようなパルス列になります。

$$\mathbf{P}(\mathbf{w}) = \frac{2\pi}{T} \sum_{k=\infty}^{+\infty} \delta(\mathbf{w} - k\mathbf{w}_{s}) \tag{7}$$

これを前の式に代入すると、

$$\mathbf{X}_{p}(\mathbf{w}) = \frac{1}{T} \sum_{k=\infty}^{\infty} \langle (\mathbf{w} - \mathbf{k} \mathbf{w}_{s})$$
(8)

式8は、サンプルされたアナログ入力スペクトルがサンプル・ レートwsの整数倍で無限に繰り返されることを示しています。

クロックとアナログ入力間の畳込みは、上述のように全スペク トルに表れますが、微量な値となります。また、クロックを中 心とした近接スペクトルの細部はアナログ信号を中心とした近 接スペクトルの細部との畳込みが行われるため、これについて も同じことが当てはまります。特にクロックを中心とした関連 の位相ノイズはすべてアナログ入力との畳込みが行われ、デジ タル化されたアナログ信号のスペクトル形状に歪みが生じま す。クロック周辺の位相ノイズを調べるのは困難であるため、 サイン波の位相変調を利用して位相ノイズの個々の周波数ライ ンの影響をシミュレートできます。



図6. 実験的なデータ・キャプチャの各種構成

図7は、エンコード・ソースのスペクトル特性を示しています。 この例では、クロック・ソースが78MSPSであり、100kHzで位 相変調が行われ、0.001ラジアンの偏差が適用されています。 変調角度が比較的低いレベルであれば、サイドバンドの最初の 要素だけがノイズ・フロアより高くなります。最初のサイドバ ンドは、エンコードのメイン・キャリア・パワーに対して約-66 dBcです。エンコードのピークtoピーク電圧が2Vで、RMS値は 0.707V RMSです。これにより、各スプリアス・トーンは 0.3543mV RMSになります。



図7. 位相変調されたエンコード・ソースのスペクトル

PM変調した信号をADCのクロック・ポートに入力し、ピュア なCWトーンをアナログ入力ポートに入力しました。図8はこの 結果を示したもので、PM変調したクロック・ソースとピュア なCWトーンの畳込みにより、予想どおりアナログ信号上にク ロックのサイドバンドの複製が現れています。このプロットは 式8のk項1つを示していますが、複製によって他の値のkが得ら れます。 問題は、どのようにして位相ノイズのレベルを予測するかです。 サイン波の入力の場合、ADCからの位相ノイズは次式で予測で きます。

$$\mathbf{V}_{\text{phase_noise_ADCout}} = \mathbf{V}_{\text{phase_noise_ADCin}} \times \left[\frac{\frac{\mathbf{d}(\mathbf{V}_{\text{signal}})}{\mathbf{d}t}}{\frac{\mathbf{d}(\mathbf{V}_{\text{clk}})}{\mathbf{d}t}} \right]$$
(9)

この式では、位相ノイズ電圧が単一のサイドバンド電圧で、図 7の片方のサイドバンドの1つの電圧と相関関係があることを前 提としています。ほとんどのアプリケーションでは、式9を簡 略化した次の式を使用できます。

$$V_{\text{phase_noise_ADCout}} = V_{\text{phase_noise_ADCin}} \times \frac{V_{\text{signal}} \times f_{\text{signal}}}{V_{\text{clk}} \times f_{\text{clk}}}$$
(10)

この簡易式は、図4に示したものと同じサンプリング・システ ムに当てはまります。エンコード信号はサイン波の波形になっ ていることを前提としています。エンコード信号がロジック信 号の形式の場合、スルーレートはエンコード信号の周波数に依 存しないため、メーカーのデータシートから判断するか、直接 測定して求めることになります。クロックのスプリアス電圧と 周波数、それにアナログ入力の電圧と周波数がわかっている場 合は、いずれかの式を使用すれば、簡単に出力のスプリアス・ レベルを予測することができます。また、クロック電圧と信号 電圧の比や信号の周波数およびスプリアス周波数は、出力のス プリアスに直接影響します。クロック電圧と信号電圧の比が決 まれば、それが任意の入力スプリアスでの出力のスプリアス・ レベルについての直接的な予測になります。この例では、ク ロック電圧と信号電圧の比は1:1です。

簡易式の $V_{phase_noise_ADCin}$ は、位相変調したシングル・サイドバンド信号のレベル、またはクロック信号上で変調された位相ノイズのシングル周波数ラインです。 V_{elk} はクロックのRMSレベル、 V_{signal} はメイン・アナログ信号のRMSレベル、f_{clk}はクロックの周波数、f_{signal}はメイン・アナログ信号の周波数です。式10を少し変更すると式11になります。式11では、アナログ信号レベルやエンコード・クロック・レベルなど、他の外部の従属変数や独立変数とのさまざまな関係を示しています。

$$\frac{V_{\text{phase_noise_ADCout}}}{V_{\text{signal}}} = \frac{V_{\text{phase_noise_ADCin}}}{V_{\text{clk}}} \times \frac{f_{\text{signal}}}{f_{\text{clk}}}$$
(11)

クロック設計者の多くはdBcで計算するため、式11を対数の形 に変えれば、必要な位相ノイズ性能または予想する位相ノイズ 性能を簡単に計算できます。式12の最初の項(Noise_{ADCout})は、 結果として生じるノイズ(dBc単位)であり、リファレンスを メイン出力信号レベルとしています(すなわち、結果はdBc単 位)。2番目の項(Noise_{CLKin})は、メイン・クロック・レベル を基準にしたdBc単位のクロックのノイズで、任意のオフセッ トにおけるノイズまたは信号エネルギーを示しています。3番 目の項は、サンプル・レートに対するアナログ入力周波数の対 数比です。

$$Noise_{ADCout} = Noise_{CLKin} + 20log\left(\frac{f_{signal}}{f_{clk}}\right)$$
(12)

前出のスペクトル・プロットが得られた-66dBcをNoise_{CLKin}に 適用します。相対出力を求めるには、アナログ周波数とエン コード周波数の関係がわかっていなければなりません。次の例 では、アナログ周波数をそれぞれ30.62MHzと108.62MHzに設 定しています。したがって、出力スペクトルのスプリアスのレ ベルは式12を使って計算できます。

$$-66 dBc + 20 log \left(\frac{30.62 MHz}{78 MHz}\right) = Noise_{ADCout} = -74.1 dBc \quad (13)$$

および

$$-66dBc+20log\left(\frac{108.62MHz}{78MHz}\right)=Noise_{ADCout}=-63.1dBc$$
 (14)

図8に示すように、結果は上式で予測したものとまったく同じ です。したがって、任意のアナログおよびエンコードに対して コンバータがどのように反応するかを予測するツールとして、 この式を利用できます。



図8. 位相変調されたエンコードで30.62MHzのCWトーン をサンプルした場合:ノイズ・レベルは-74dBc



図9. 位相変調されたエンコードで108.62MHzのCWトーン をサンプルした場合:ノイズ・レベルは-63dBc

図9では、2つの測定の間の劣化に注目してください。S/N比 (サイド・トーンが優勢)またはスプリアスのみを比較すると、 ジッタが原因で、周波数の増大に伴って予想どおりに劣化が生 じています。入力周波数は2倍に増加するごとに(アナログ入 力スルーレートが倍増するごとに)、ジッタに起因するエネル ギーが6dBずつ増大すると予測できます。この例では、 30.62MHzから108.62MHzの周波数の変化は3.55倍であり、理 論的には6×log2(108.62/30.62)、すなわち10.9dBのノイズの 増大に相当します。この2つの測定の間では、予測した通り、 スプリアス・レベルが-74dBcから-63dBcに変化(11dBの差) しています。

したがって、「参考文献」で紹介しているアプリケーション・ ノートでも述べているようにクロックのワイドバンド・ノイズ だけではなく、近接ノイズも重要であるということが明らかで す。近接ノイズもワイドバンド・ノイズと同じような挙動を示 しますが、全体的な影響はいくらか異なっています。チャンネ ル帯域幅外のノイズはノイズ全体をほぼ一様に増大させます が、近接ノイズは相互ミキシングを発生させ、近くの信号のみ に影響します。

次の例からは、クロック周辺の2つの領域を定義できます。最 初の領域はクロックの中心周波数から始まり両方向の目的の チャンネル帯域幅の1/2のところで終わります。(場合によって はナイキスト帯域全体にわたることも、ナイキスト帯域よりい くらか狭くなることもあります。これはエンド・アプリケー ションによって異なります。)もう1つの領域は、クロックから 目的チャンネル帯域幅の1/2離れた場所から始まり、一方はDC、 もう一方はデータ・コンバータ用のエンコード・ロジックの帯 域幅(内部の限界と外部の限界を含んでおり、その範囲は多く の場合トランスのようなデバイスで制限されます)で終わりま す。ほとんどの場合、エンコード回路の帯域幅は数百MHzにわ たり、またダイナミック・レンジが高いコンバータではGHzの 範囲にまで広がります。エンコード回路から入力されるスペク トルは、サンプリング・プロセスにおいて目的のアナログ入力 との畳込みが行われたスペクトルとなります。





ここでは、図10に示すように、エンコード信号を目的のアナロ グ入力と畳み込むとクロックのスペクトル形状がアナログ信号 そのものの上に現れるということを明確に把握しておく必要が あります。ただし、ADCはサンプル化システムであるため、サ ンプル・クロックのワイドバンド・ノイズは当該帯域内で折り 返されます。これによって、エンコード・ポートに入ったワイ ドバンド・ノイズのすべてがナイキスト帯域に折り返されま す。こうして、ノイズが大量に蓄積され、S/N比が大幅に低下 することになります。

> 近接位相ノイズと ワイドバンドからの折返しノイス



図11. サンプリング後のエンコード・クロックの代表的なス ペクトル:エンコード帯域幅(750MHz)はナイキス ト帯域に折り返されます。

図11に示すように、ワイドバンドノイズはすべてナイキスト・ スペクトル内に折り返されるので、そのエネルギーが蓄積され て、近接位相ノイズに含まれるパワーよりも大きくなる可能性 があります。実際、エンコード帯域幅が750MHzであれば、こ の帯域幅からのノイズは61.44MSPSクロックで24回以上折り 返されます。その結果、ワイドバンドのジッタに起因するノイ ズ・スペクトル密度NSD(低いアナログ周波数の場合、量子化 と熱ノイズでもNSDが決まります)はほぼ14dB増大します。 逆に、近接ノイズ(当該信号の帯域幅として定義されるもの) は、定義により折り返されることはあり得ないため、1回影響 するだけです。実装の観点からすると、高速スルーイング・ エッジは正確なクロック・エッジの位置という点から重要です が、クロックのワイドバンド・ノイズの量を制限することもコ ンバータの性能を最大限引き出すうえで同じように重要である ため、多くの場合、両者のバランスを図ることがなかなか難し くなります。

ジッタが問題となるIFサンプリング・システムでは、ジッタの みに基づくS/N比の限界を次式で求めることができます。

$$SNR_{FS} = -20log \left(2\pi f_{analog} t_{jitter_{rms}} \right)$$
(15)

ここで、

fはアナログ入力周波数です。

tはジッタです。

tについてこの式を解くと、次式が得られます。この場合、必要なS/N比が与えられていれば、必要なクロック・ジッタを求めることができます。

$$\frac{10^{\frac{-\text{SNR}_{\text{rs}}}{20}}}{2\pi f_{\text{analog}}} = t_{\text{jitter}_{\text{rms}}}$$
(16)

しかし、多くのアプリケーションでは、ジッタだけでクロッ ク・ソースの性能を十分に指定できるわけではありません。 PLLやVCO回路で行われてきたように、中心周波数からオフ セットしたポイントで、スペクトル密度を使ってクロック位相 ノイズを表したほうがよいこともあります。 考慮すべき位相ノイズには2種類あります。最も一般的な近接 ノイズは1/fノイズです。これはクロックの中心周波数に最も近 いノイズで、オフセット周波数の増大に伴って急速に減衰しま す。すでに述べたように、ADCサンプリングの畳込み処理は単 にこの効果を出力に反映させるだけです。したがって、1/fク ロック・ノイズは主に、当該信号の位相誤差、および目的の チャンネルに対する隣接/代替チャンネルの相互ミキシングの 影響という点で重要になります。1/fノイズがノイズ・フロアに 達したら、前述したように、問題は最終的に帯域内にあるワイ ドバンド熱ノイズへと移ります。1/fノイズが相互ミキシングの 要件を十分に満たしていれば、ワイドバンド熱ノイズへと焦点 を移すことができます。

ここでは、サンプリング処理のノイズ限界が完全にクロックの ワイドバンド・ノイズ内にあるものと仮定します(別のところ で説明する1/fノイズの場合とは異なります)。この場合、ク ロック・ソースに対するワイドバンド限界を求め、それを従来 のクロック・ジッタ式と等しいものにすることができます。

エンコード・クロックのワイドバンド・スペクトル密度を求め るには、まず必要な出力スペクトル密度を求めます。

$$ADC_{spectral density} = -SNR_{FS} - 10log_{10} \left(\frac{\# \mathcal{V} \mathcal{V} \mathcal{V} \mathcal{V} - \mathcal{V}}{2}\right)$$
(17)

ジッタに関する従来の式をS/N比の式に代入すれば、ジッタを 基準にしたスペクトル・ノイズ密度を直ちに求めることができ ます。

ADC_{spectral density}=
20log₁₀ (2
$$\pi$$
f_{analog}t_{jitter_{ms}}) - 10log₁₀ (サンプル・レート) (18)

これはワイドバンドであるため、1/fノイズがノイズ・フロアに 交差するポイントから、ナイキスト・レート(または下側の DC)までのオフセット周波数に有効です。高性能コンバータ には500~1000MHZのエンコード帯域幅があるため、エンコー ド入力のノイズは、ナイキスト帯域に何回も折り返されます。 したがって、実際のクロック・スペクトル密度を求めるには、 ノイズの折返しのないスペクトル密度について概算する必要が あります。ノイズはガウス・ノイズで、非コヒーレントと考え られるため、スペクトルが倍になるたびにノイズが倍になる (あるいは密度が半分になればノイズも半分になる)ことを考 えれば、かなり正確な概算ができるはずです。 したがって、次の式で概算値が得られます。

$$\begin{split} & \operatorname{Clock}_{\operatorname{spectral density}} = 20 \log_{10}(2\pi f_{\operatorname{analog}} t_{\operatorname{jitter}_{\operatorname{rms}}}) \\ & - 10 \log_{10} \left(\frac{\# \mathcal{V} \mathcal{P} \mathcal{V} \mathcal{V} - \mathbb{V}}{2} \right) \\ & - 3 \log_{2} \left(\frac{\underline{\mathcal{P}} \square \mathcal{P} \mathcal{P} \ddot{\mathbb{T}} \\ \underline{\# \mathcal{V} \mathcal{P} \mathcal{V} \mathcal{V} - \mathbb{V}}}{2} \right) - 20 \log \left(\frac{f_{\operatorname{analog}}}{f_{\operatorname{samplerate}}} \right) \end{split}$$
(19)

この式を使用すれば、クロックの必要なワイドバンド・スペク トル密度を求めることができます。この結果は、ADCへのナ ローバンド・シングル・トーン入力の場合に有効になります。他 の波形との関係は本書の論題から外れますが、ナローバンドの サイン波はほぼ例外なく帯域制限されたアナログ入力の最悪条 件であり、解析ではかなり役に立ちます。一方、CDMA2000 やWCDMAのような拡散スペクトル信号はそれほど厳しいもの ではなく、ナローバンドの信号源で予想以上の高い性能が得ら れます。

すでに示したように、式19を使用して、必要なジッタで求めら れるスペクトル密度を決めることができます。したがって、IF 周波数とジッタの仕様が与えられていれば、クロックのスペク トル密度を簡単に概算できます。たとえば、IF周波数が 108.62MHz、ジッタが0.2ps、サンプル・レートが61.44MSPS、 クロック帯域幅が350MHz(トランス結合により制限される) の場合、クロック・ノイズのスペクトル密度(NSD)は次のよ うになります。

$$\begin{aligned} \text{Clock}_{\text{spectral density}} &= 20 \log_{10}(2\pi \times 108.62 \text{MHz} \times 200 f_{\text{s}}) \\ &- 10 \log_{10} \left(\frac{61.44 \text{MHz}}{2 \times 1 \text{MHz}} \right) \\ &- 3 \log_{2} \left(\frac{350 \text{MHz}}{61.44 \text{MHz} / 2} \right) \\ &- 20 \log \left(\frac{108.62 \text{MHz}}{61.44 \text{MHz}} \right) \end{aligned} \tag{20}$$

これにより、NSDは-167.7dBc/Hzとなります。ノイズ・ジッ タの影響が熱ノイズや量子化ノイズをどれほど上回るか判断す るのは容易ではありません。実際、時間ジッタのほとんどは高 周波領域で圧倒的に多く見られます。この場合、NSDは高くな ります。データシートを見ればすぐにわかりますが、そうした アナログ周波数ではジッタが支配的なS/N比は73dBFSに近い値 になります。このため、こうしたクロックの予想NSDはほぼ 350MHにわたり-168dBc/Hz(平均値)に近い値となり、 NSDはクロック周波数の近くで高くなり、クロック周波数の遠 方で低くなると考えられます。

AN-756

式19を用いてクロック・ジッタを求めると、以下のように書き 換えることができます。これにより、必要なクロック・ノイ ズ・スペクトル密度と他のすべての項が与えられていれば、必要なクロック・ジッタの概算値を求めることができます。



位相ノイズとジッタ

位相ノイズとジッタの間には直接的な関係があるため、この2 つを互いに関係づけることができます。データ・コンバータの 場合、一般にワイドバンド・ノイズが最も重要と考えられます。 次の図は、代表的なクロック水晶発振器のワイドバンド・ノイ ズ特性を示しています。ここでは、近接ノイズ(1/f*)はこの 計算から除外してあります。これらの数値はシステム全体で重 要ですが、ADCのノイズ性能にとってはそれほど重要ではあり ません(ただし、EVMと相互ミキシングにとっては非常に重 要です)。



ジッタを求めるには、まず帯域幅全体(この場合は10kHzの周 波数オフセットから350MHzまで)でノイズを積分して全ノイ ズ・パワーを求めます。10kHzは350MHzに比べると小さい値 なので、ワイドバンド・ホワイト・ノイズの場合、下限値が計 算に影響することはほとんどありません。対数領域での積分は 単なる加算です。したがって、全ノイズ・パワーは次式で求め られます。

$$noise_{integrated} = -160 dBc/Hz + 10log[350 \times 10^{6} - 10 \times 10^{3}] = -74.56 dBc$$
(22)

目的は変調の角度を求めることです。この作業は、確認された 位相ノイズのパワーに基づいて行う必要があります。変調位相 器はメイン・キャリアに対して90度であるため小さな角度がで きますが、この角度はメインの信号電圧を基準にノイズ電圧を 求めることで推定できます。変調角度は小さいと考えられるこ とから、その角度は2つの測定可能な数値(キャリア電圧とノ イズ電圧)によって得られるスロープとほぼ等しくなります。 ここでの測定対象はパワーであるため、これを電圧に変換する 必要があります。これは、パワーとインピーダンスを掛けて、 平方根をとれば得られます。 必要なのは同じ負荷にかかる2つのパワーの比であることから、 インピーダンスは式から削除します。同様に、パワーはdBc単 位で、メインの信号は基準であることから、残りの項は位相ノ イズの測定値だけで、これをdBcからパワーに変換しなければ ならないことがすぐにわかります。平方根をとると、次の例に 示すように角度が得られます。一般に位相ノイズはクロックの 両側に発生するため、通常使用されるシングル・サイドバンド の数値を2倍し、反対側のサイドバンドのノイズも計算に入れ る必要があります。次式の平方根内の係数2がそれに当たりま す。ここでは、サイドバンドはワイドバンド・ノイズに対して 相関していないものとします。



これは回転ベクトルであるため、位相角の回転に必要な時間を 求めるには、ラジアン単位の位相ジッタを角周波数2πf_{clk}で除算 する必要があります。

ここからRMSジッタが得られます。

$$\operatorname{time_jitter_{rms}} = \frac{\operatorname{phase_jitter_{rms}}}{2\pi f_{clk}} =$$

$$\frac{2.655 \times 10^{-4}}{2\pi 122.88 \times 10^{6}} = 0.343 \operatorname{ps}$$
(24)

この基本を理解すれば、もっと複雑な例を考えることができま す。この場合、曲線の複数の領域を個別に積分し、それらを合 わせて合計ジッタを得ることができます。



図14

この例では、曲線に沿って4つの点(および3つの領域)が定義 されています(図15参照)。どの領域も面積を求める場合は、 面積に関する台形則を使って「平均」ノイズ密度を計算する必 要があります。平均ノイズ・パワーは、2つのコーナー間の中 間となります。1/f領域で精度を上げるには、Leesonの方程式 を使って曲線下の面積を予測する必要があります。ただし、こ の方法は一次解析に関しては十分に正確です。たとえば、 100Hzから1000Hzまでの領域では、コーナーは-120dBc/Hz と-150dBc/Hzで、中間点は-135dBc/Hzです。これを高さの 項として、またベースを900Hzとして使用すれば、この領域の ノイズは次式で表すことができます。

noise_{integrated} =
$$\left(\frac{-120-150}{2}\right)$$
dBc/Hz+
10log [1000-100] = -105.46dBc (25)

位相ジッタ、時間ジッタへと順次変換する式(式23と24)を使 用すれば、最初の領域について、約10フェムト秒のジッタ結果 が得られます。他の領域も同じ方法で求めることができます。 その結果は193フェムト秒になります。

ワイドバンド・ジッタは上述したようなワイドバンドS/N比と ノイズ・スペクトル密度を用いて求めることができますが、近 接ノイズの場合は違います。近接位相ノイズ(1/fⁿ)は、相互 ミキシングを利用して求めるのが最適です。相互ミキシングは、 目的の弱い信号の近くに強い信号があるときに発生します。ク ロック(または局部発振器)の位相ノイズが好ましくない信号 とミックスされると、目的の信号のノイズ・フロアが増大しま す。位相ノイズは一定以上大きくなると目的の弱い信号を圧倒 し、その信号消失の原因となる可能性があります(図16a、16b を参照)。





図16a

図16aには、当該信号の相対スペクトル密度を示しています。 ここでは、クロックのスカート部の形状に注目してください。 このクロックを使ってアナログ入力をサンプリングすると、こ のスカートと変換対象の全アナログ信号との畳込みが行われま す。その結果、その信号すべてがこの一般的な形を形成します。 上述したように強い近接信号が目的の弱い信号を圧倒するよう になると、信号の処理がこれ以上できなくなります。

通信方式の要件はすべて異なっているため、近接位相信号の一 般的な要件を決めることはできません。しかし、信号のスペー シングやレベルの規格が決まっていれば、位相ノイズ要件を設 定できます。

たとえば、05.05のGSM要件に基づいて、以下の仕様を概算で 求めることができます。これは規定の最小感度に基づくもので、 4dBの全ノイズ指数を満たすことや、クロック・ソースのアン テナ基準の位相ノイズを有効なノイズ・スペクトル密度より



図16b

6dB小さくすることなどを規定しています。多くの場合、標準 的なレシーバの基準感度は必要な最小感度よりかなり高くなり ます。また、サンプリング(またはミキシング)前に選択でき ることによって、ほとんどの場合、dB同士の単位で簡単に比較 することができます。

隣接チャンネルからの位相ノイズ

同じようにしてCDMA2000の要件を求めることもできます。 CDMA2000はかなりワイドバンドであるため、位相ノイズの スペクトル密度は最近傍のコーナーで条件を満たし、チャンネ ルの帯域幅全体にわたって改善します。これらの仮説を選択し たのは、チャンネルのどこにも乱れを生じないようにするため です。こうしないと、分散通信チャンネルの利点が損なわれま す。したがって、位相ノイズに起因するノイズは最近傍のコー ナー(-174dBm/Hz)でkT/Hzノイズと同じになると考えられ ます。

表1. 近接チャンネルからの位相ノイズ

ワイドバンド・アプリケーション	オフセット	性能*
におけるGSM 05.05		
隣接1+9dBc	100~300kHz	約-101dBc/Hz
隣接2+41dBc	300~500kHz	約-133dBc/Hz
600kHzブロッカー26dBm	500~700kHz	約-151dBc/Hz
800kHzブロッカー16dBm	700~2.9MHz	約-161dBc/Hz
3MHzブロッカー13dBm	2.9~バンド・エッジ	約-164dBc/Hz

* この数値は、位相ノイズに起因するノイズが全体的なレシーバの熱ノイズより6dB小さいと仮定した場合の値です。ノイズ指数の 代表値は4dBです。したがって、総熱ノイズは-170dBm/Hz(アンテナを基準)であり、それに相当する位相ノイズはこれを6dB 下回って-176dBm/Hzになります。

表||

CDMA2000 (仕様による)	オフセット	性能*
750kHzで+50dBc	125kHz	約-107dBc/Hz
900kHzのオフセットで +87dBc	275kHz	約-144dBc/Hz

- * 位相ノイズに起因するノイズは、公表されているリファレンス感度のkTノイズと 同じであってもかまいません。

参考文献

Bowick. 1995. RF Circuit Design. Sams.

Brannon, Brad. 2000. "Aperture Uncertainty and ADC System Performance." Applications Note AN-501. Analog Devices, Inc. (9β)

Curtin, Mike and Paul O'Brien. 1999. "Phase-Locked Loops for High-Frequency Receivers and Transmitters—Part 2." *Analog Dialogue*, Volume 33, Number 5.

Kester, Walt, ed. 2004. Analog-Digital Conversion. Analog Devices, Inc.

Murden, Frank. "Effects of Clock Phase Noise on ADC SNR." 未発表

Oppenheimer, Willsky, and Young. 1983. *Signals and Systems*. Prentice-Hall.

Smith, Paul. 2004. "Little Known Characteristics of Phase Noise." Application Note AN-741. Analog Devices, Inc. (8月)

AN05225-0-12/04(0)

© 2005 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。