

# AN-835 アプリケーション・ノート

## 高速A/Dコンバータ(ADC)のテストと評価について

著者: Brad Brannon、Rob Reeder

### 範囲

本書では、高速ADCを評価するためにアナログ・デバイセズの High Speed Converter Groupで使用する特性評価と出荷テスト の方法について説明します。このアプリケーション・ノートは 参考資料として利用できますが、製品データシートに代わるも のではありません。

## 動的テストのハードウェア・セットアップ

S/N比、SINAD、最悪時スプリアス、IMDは、図1に示すよう なハードウェア・セットアップを使用してテストされます。出 荷テストではテスト・ハードウェアは高集積化されています が、ハードウェアの原理は同じです。動的テスト用の基本セッ トアップには、信号発生器、バンドパス・フィルタ、テスト用 治具、低ノイズ電源、エンコード・ソース(通常は評価用ボー ド上に集積されています)、データ・アクイジション・モ ジュール、データ解析ソフトウェアが含まれます。アナログ・ デバイセズではベンチ評価を支援するために、アプリケーショ ン・ハードウェアとソフトウェアを提供しています。「ADC FIFOキット」の項を参照してください。



図1. 代表的な特性テストのセットアップ

## ADC FIFOキット

高速ADC FIFO評価用キット(HSC-ADC-EVALA-SC/HSC-ADC-EVALA-DCおよびHSC-ADC-EVALB-SC/HSC-ADC-EVALB-DC)には、アナログ・デバイセズの高速ADC評価用 ボードおよびADC Analyzer<sup>TM</sup>ソフトウェアからデジタル・ データのブロックをキャプチャするためのメモリ・ボードが実 装されています。ADC FIFO評価用キットの詳細については、 www.analog.com/FIFOを参照してください。 このFIFOボードは、標準的なUSBケーブルによりPCと接続でき、 ADC Analyzerソフトウェアとともに使用することで、高速ADC の性能を迅速に評価できます。特定のアナログ入力とクロック・ レートに対するFFTを表示できるので、S/N比、SINAD、SFDR、 高調波情報を解析できます。FIFOボードにはシングル・チャン ネル版とデュアル・チャンネル版があります。特定のADCに対 していずれの版が必要かを判断するには、FIFOデータシートを 参照してください。LVDSやシリアル出力デバイスでは、追加の アダプタ・ボード(HSC-ADC-FPGA)が必要な場合もあります。 これは製品のデータシートに仕様規定されます。HSC-ADC-FPGAシリアルLVDSアダプタ・ボード、FIFO、およびADC Analyzerソフトウェアの機能の詳細については、アナログ・デバ イセズのWebサイト(www.analog.com/FIFO)を参照してくだ さい。



#### **REV. 0**

アナログ・デバイセズ株式会社

本 社/〒105-6891 東京都港区海岸1-16-1 ニューピア竹芝サウスタワービル 電話03 (5402) 8200 大阪営業所/〒532-0003 大阪府大阪市淀川区宮原3-5-36 新大阪MTビル2号 電話06 (6350) 6868

# AD5346/AD5347/AD5348

# 目次

範囲1
動的テストのハードウェア・セットアップ1
ADC FIFO $\neq \gamma$ $\land$
改訂履歴2
バックグラウンド
ADIsimADC
アナログ信号源4
アナログ信号フィルタ4
信号のエンコード・ソース5
電源6
データ・アクイジション6
ACテストの定義7
FFTテスト7
シングルトーンFFT7
$\gamma - \gamma - \gamma = \gamma = \gamma = 0.000$
ノイズ・パワー比 (NPR、dB)10
フルパワー帯域幅 (MHz)11
ディザ・テスト12
アナログ入力13
アナログ入力フルスケール・レンジ(Vp-p)14
同相入力範囲(V)15

アパーチャ遅延 (ps)16
アパーチャ・ジッタまたはアパーチャ不確実性
(ps RMS)17
クロストーク (dB)17
入力換算ノイズ (LSB RMS)17
アウトオブレンジ回復時間 (CLKサイクル)17
デジタル時間領域17
変換誤差レート (CER)19
DCテストの定義
ゲイン誤差(%FS)20
ゲイン・マッチング(%FS)20
オフセット誤差(%FS)20
オフセット・マッチング (mV)20
温度ドリフト (ppm)20
電圧出力ハイレベル/電圧出力ローレベル
(VOH/VOL, V)
直線性
電源電圧変動除去比(PSRR、dB)22
参考資料

## 改訂履歴

4/06—Revision 0: Initial Version

#### バックグラウンド ŵ 6Vスイッチング IDT72V283 32k 電源接続 X16ビット 133MHz FIFO FIFO 4.1 タイミング調整 ジャンパ 内蔵の十3.3V レギュレータ 120 ピン・コネクタ (パラレル CMOS 入力) オプションの 電源接続 IDT72V283 32kX 16ビット 133MHz FIFO コンピュータへの USB接続 プロービングを容易にするため、 すべてのデータ・ラインと クロック・ラインでオープン型の ADC EVAL ソルダー・マスクを採用 オプションの シリアル・ポート・ インターフェース・ エンコード・レートが マイクロコントローラの 水晶時計=24MHz、 中断されたときの -003 リセット・スイッチ データ・キャプチャ時にはオフ コネクタ

図3. デュアル・チャンネルのADC FIFOボード

## **ADIsimADC**

ADIsimADC™は、アナログ・デバイセズのADCビヘイビア・ モデリング・ツールです。ADCに共通の時間/周波数領域誤差 の多くを正確にモデル化します。ADIsimADCによってコン バータの選択が容易になり、完全なシステム・シミュレーショ ンが行えるため、きわめて効果的なツールとなります。ADC Analyzerソフトウェアと完全に一体化されているため、コン バータの選択が容易になります。また、一部のサードパーティ のCAD製品にも対応しています。現在、ADIsimADCに対応し ている製品には、MATLAB®、C++、National Instruments社 のLabVIEW<sup>TM</sup>とSignal Express、Agilent社のADS、Applied Wave Research社のVisual System Simulator<sup>™</sup>などがあります が、今後それはさらに増えるでしょう。このツールは、現行モ デルのファイル一式とともにWebサイトからダウンロードでき ます。ADIsimADCに対応するサードパーティ・ツールへのリ ンクも用意されています。(ADIsimADCビヘイビア・モデリ ングの詳細については、www.analog.com/ADIsimADCを参 照)。

前述のように、このツールはADIsimADCに直接アクセスでき るADC Analyzerソフトウェアとともに提供されます。した がって、ADCの動作モデルに基づいて特定のADCをシミュ レートできます (ハードウェアは不要)。ADIsimADCについ ては、www.analog.com/ADIsimADCを参照してください。 ADIsimADCの詳細については、アプリケーション・ノートの 『AN-737』を参照してください。



図4. ADC Analyzer

## アナログ信号源

通常、動的テストでは、Rohde & Schwarz社 (www.rohdeschwarz.com)のSMA/SMHU/SMG/SMGU、Agilent社 (www.agilent.com)の8644信号発生器、Wenzel社 (www.wenzel.com)の水晶発振器のいずれかを使用します。これ らの信号源は、数KHz~数GHzの周波数に対して優れた性能(低 位相ノイズ、平坦な周波数応答、妥当な高調波性能)を提供する ことが立証されています。これらの信号発生器の高調波性能は一 般にADCの固有直線性ほどには優れていないため、ADCへのア ナログ入力と信号発生器との間にフィルタリングを行う必要があ ります。

## アナログ信号フィルタ

デバイス・テストには、固定周波数と可変周波数の2つのバンド パス・フィルタを使用します。一般に固定周波数フィルタは可 変フィルタよりも小型であり、性能は若干優れています。可変 フィルタは、1つのフィルタを使用して広範囲の周波数でテスト できます。K&L Microwave社 (www.klmicrowave.com)、TTE 社 (www.tte.com)、Allen Avionics社 (www.allenavionics.com) など、数社のフィルタ・メーカーがADCテスト向けに優れた フィルタを提供しています。

ADCテストには、一般にローパス・フィルタとバンドパス・ フィルタという2種類のフィルタが使用されます。これらは 個々に使用したり、アプリケーションに必要な性能レベルを得 るために組み合わせて使用したりできます。

ADCに広範囲のアナログ周波数を印加する必要がある場合は、 ローパス・フィルタを推奨します。しかし、ローパス・フィル タでは信号発生器からADCにノイズが入ってしまいます。この ノイズにより、測定されるADCの性能レベルが低下することも あります。代表的なローパス・フィルタはTTEのJ97です。通 常、ローパス・フィルタにはパスバンドの終了とストップバン ドの開始を定義する遷移帯域があります。この仕様とともに、 保証されたストップバンド減衰量が仕様規定されます。J97の 場合、遷移帯域は3dB周波数の1.0~1.2倍と定義され、保証さ れたストップバンド減衰量は80dBです。3dB周波数の1.2倍を 超えるエネルギーは、少なくとも80dB減らされます。

アナログ周波数が固定されて変更されない場合は、バンドパ ス・フィルタが使用されます。バンドパス・フィルタでは、信 号源によって生成されたワイドバンド・ノイズの多くが除去さ れるので、一般にはADCテスト用に最高の性能が提供されます。 TTEのQ56シリーズなどのフィルタには、中心周波数のパーセ ンテージとして定義される帯域幅があります。この帯域幅が狭 いほど、フィルタを通過するノイズが減少します。しかし、ア ナログ周波数はさらに制限されるので、大きな挿入損失があり ます。中心周波数が選択されると、帯域幅を決定できます。理 想的には5~6%の帯域幅を選択してください。なお、優れたノ イズ性能はアナログ周波数の柔軟性とトレードオフの関係にあ ります。ローパス・フィルタの場合と同様、バンドパス・フィ ルタには3dB周波数(中心周波数の上下)と保証されたストッ プバンド性能の周波数との間の形状を定義する遷移帯域があり ます。TTEのQ56では、ストップバンド減衰量は60dBです。



図6. TTE Q34とQ56の代表的なバンドパス性能

前述のように、バンドパス・フィルタのストップバンド減衰量 が60dBしかない場合があります。この場合、ストップバンド に分類される信号は60dB除去されます。たとえば、基本波よ りも25dB下の高調波を持つ信号源の場合、有効なレベルの高 調波はQ56フィルタの後の-85dBcです。多くの高性能ADCで は、これでは不十分です。-100dBc以上の性能が必要な場合 は、バンドパス・フィルタとローパス・フィルタをカスケード 接続するのが一般的です。バンドパス・フィルタの後に接続す るローパス・フィルタを選択する際は、バンドパス・フィルタ を通過する高調波がローパス・フィルタのストップバンド性能 によって最も適切にフィルタリングされるようにローパス周波 数を選択します。J97ローパス・フィルタでは、ストップバン ド減衰量は3dB周波数の1.2倍で到達します。バンドパス・フィ ルタの2次高調波がローパス3dB周波数の1.4倍に設定されてい る場合、バンドパス・フィルタを通過するすべての高調波が フィルタリングされ、ローパス・フィルタの追加の挿入損失は 所望のパスバンドのレベルを大幅に減らさないことが保証され ます。この場合、ローパス周波数はバンドパス周波数の1.4倍 となり、カスケード接続された減衰量は理論上約140dBとなり

ます。実際はカップリング効果や放射効果があるためこの値を 実現することは困難ですが、これは有用な技術であり、 -100dBcをはるかに超える高調波減衰量を達成できます。ま た、パンドパス・フィルタとローパス・フィルタの間に0.5~ 3dBのパッドを配置できます。これにより、公称50Ωに仕様規 定されている2つのフィルタ間の整合にも役立ちます。

フィルタを指定する際は、飽和を防止するために大きなコアを 使用したフィルタを推奨します。一般にフィルタは約5dBmの 入力パワーに対して設計されます。しかし多くの場合、ADCの 駆動条件がこの値をはるかに上回るため、コアの飽和と歪みを 引き起こします。大きなコアを指定すると、コア飽和によるス プリアス歪みが減少します。最後に、フィルタ・コネクタも指 定できます。アダプタを使用すればコネクタ・タイプ間の変換 は可能ですが、それに伴うミスマッチがコンバータ性能に微妙 な影響を与えることがあります。これは8ビットや10ビットの コンバータでは問題になりませんが、12、14、16ビットのコン バータでは非常に目立ちます。

## 信号のエンコード・ソース

高性能のコンバータを実現するには、一般にストック信号発生 器はエンコード・ソースとして不十分です。なぜなら、近接位 相ノイズとワイドバンド位相ノイズがあるためです。エンコー ド・ソースには、一般に固定周波数発振器が使用されます。 Wenzel社(www.wenzel.com)およびTechtrol Cyclonetics社 (TCI)(www.tci-ant.com)製の高性能水晶発振器を使用できま す。WenzelのSprinterおよびUltra Low Noiseシリーズは、最適 な位相ノイズ性能を提供できます。高品質エンコード・ソース のもう1つの供給元はValpey Fisher社(www.valpeyfisher.com) で、差動PECLやVCXOなど、いくつかのオプションを提供し ます。要求がそれほど厳しくないアプリケーションでは、さま ざまなメーカーから提供される標準のCMOSクロック・モ ジュールを使用できます。エンド・アプリケーションでクロッ クと外部リファレンスの同期をとる必要がある場合は、PLL ループに電圧制御水晶発信器(VCXO)を使用できます。



図7. 代表的な低価格CMOSクロック発振器

ADCの設計では、適切なクロック発振器を使用することが非常 に重要です。適切なクロックの選択に際しては、アナログ・デ バイセズのアプリケーション・ノート、『AN-501』』と『AN-756』を参考にしてください。これらのアプリケーション・ ノートでは、アパーチャ・ジッタの測定方法、および必要な位 相ノイズ/ジッタ仕様を満たすクロックの指定方法について説 明しています。クロック源の指定が適切でないと、図8と図9に 示すようにS/N比性能が低下します。参考として、代表的な Wenzelクロック発振器のアパーチャ・ジッタは約0.07psである のに対して、CMOSクロック発振器のアパーチャ・ジッタは約 0.3ps以上です。



図8. -1.0dBFSで130MHzのアナログIFを持つAD9445 (Wenzelクロックを使用、S/N比=75.2dBFS)



図9. -1.0dBFSで130MHzのアナログIFを持つAD9445 (CMOSクロックを使用、S/N比=71.2dBFS)

所望のジッタ性能を持つクロック源を使用できない場合は、高 周波クロックを低いレートに分割します。こうすると、10 log(x)のレートでジッタを減らす効果があります。ここで、xは 分周比です。しかしこの方法では、ゲート自身のジッタによる 制限があります。アプリケーション・ノート『AN-501』には、 さまざまなロジック・ファミリーに対応するクロック・ジッタ の目安が掲載されています。

カスタム・クロッキングを希望する場合、一般にPLLが必要と なります。PLLでは、VCOまたはVCXOを使用してADCと外 部クロック・リファレンスの同期をとることができます。しか し、簡単なPLLを使用して複数のデバイスをクロッキングする ことは困難です。このようなクロッキングを可能にするには、 デバイス間に遅延を追加する必要があります。クロックのク リーンアップと分配には、AD9510などのデバイスが最適です。

## AN-835

AD9510の相加性ジッタは約0.22psであり、このデバイスは ADC、DAC、およびさまざまなロジック・デバイスの駆動用 に最適化されています。

#### 電源

ADCの電源は非常に重要です。大部分のADCでは電源電圧変 動除去比が低いため、クリーンでノイズのない電源を提供する ことが重要となります。スイッチング・レギュレータは多くの アプリケーションには適していますが、リニア・レギュレータ を用いることによってノイズの少ないさらなる高性能のソ リューションが得られます。ADP3338やADP3339などのデバ イスは、超低ノイズで安定した電源を提供するので、大部分の ADCアプリケーションに最適です。さらに、これらの電源はさ まざまな電圧を備えており、それぞれ1Aまたは1.5Aまで供給 できます。



図10. ADP3338/ADP3339の代表的なアプリケーション

## データ・アクイジション

データのアクイジションと処理は、高速なキャッシュ・メモリ によって行われます。データは、使用するテスト方法に応じて、 ADCのフルスピードで収集したり、デシメーションしたりでき ます。ベンチ・テストでは、ADC Analyzerソフトウェア(詳 細については「ADC FIFOキット」の項を参照)と組み合わせ てADI FIFOキット・データ・キャプチャ・ボードを使用しま す(デシメーションは不要)。一般には16k、32k、64kのFFTが 実行されますが、ベンチFFTは4Mまでのサンプルが可能と なっています。アナログ入力ソースがクロックと同期していな い(ノンコヒーレント・サンプリング)場合、一般にハニング またはブラックマン・ハリス窓関数が使用されます。詳細につ いては、「On the Use of Windows for Harmonic Analysis with the Discrete Fourier Transform」(Fredric J. Harris, Proceedings on the IEEE. Vol. 66, No. 1, January 1978)を参照してくださ い。



図11. AD9510低ジッタ・クロック源

# ACテストの定義

一般に、ACまたは動的テストは、フルスケール(dBFS)より 0.1dB、0.5dB、1dB下の信号パワーを持つ定格周波数でのアナ ログ信号によって行われます。異なる振幅が使用される場合は、 データシートのテスト条件で定義されます。これらのテストで は、一般にエンコード・レートは最大定格値またはその近くに 設定されます。電源条件や温度条件などの他のテスト条件につ いては、データシートを参照してください。

## FFTテスト

実際のテスト条件に応じて、コヒーレントとノンコヒーレント のFFTテストが行われます。コヒーレント・テストを行う場合 は、キャプチャされたデータ・サンプルがレコード長に含まれ るコンバータ・コードをできるだけ多く使用するようなアナロ グ周波数が選択されます。そのためには、アナログ周波数とエ ンコード・レートの間の最も重要な関係を使用します。

たとえば、コヒーレント・サンプリングを使用し、65MSPSの 仕様規定されたサンプル・レートで10MHzのアナログ入力が 必要とされる場合、算出されるコヒーレント・アナログ入力周 波数は10.0015258789063MHz、つまりちょうど2521サイクル になります。これは次の式で計算できます。

サイクル= $\frac{f_{DESIRED_FREQUENCY}}{Sample_Rate}$ FFT\_Sample

サイクル数は最も近い整数に丸めます。可能ならば最も近い素数を選択して、コンバータの最大の量子化レベル数を使用でき るようにします。サイクル数が選択されると、所望のアナログ 入力周波数を使用して前の式を解くことができます。

 一般にFFTテストの結果はデシベルで表します。単位はdBc (所望の信号をキャリアを基準として表す場合)またはdBFS (コンバータのフルスケールを基準として表す場合)で、いず れもフルスケールに対するキャリアのレベルを加算/減算する ことによってもう一方の単位に変換できます。FFTテストの詳 細については、「The FFT: Fundamentals and Concepts」 (Tektronix, Inc., 070-1754-00, Production Group 45, first printing December 1975)を参照してください。

## シングルトーンFFT

## S/N比 (SNR、dB)

S/N比(SNR)は、信号振幅のrms値と全スペクトル成分(6次 までの高調波とDCを除く)のrms値総和との比です。入力レベ ルが減少するにつれて、一般にS/N比もデシベル単位で直線的 に減少します。

#### フルスケールを基準にしたS/N比 (SNRFS、dBFS)

フルスケールを基準にしたS/N比(SNRFS)は、rmsフルス ケールと全スペクトル成分(6次までの高調波とDCを除く)の rms値総和との比です。SNRFSはフルスケールを基準にしたデ シベルで表します(dBFS)。S/N比とSNRFSの差異は、基本波 の振幅とフルスケールの差異です。

#### 信号/ノイズ & 歪み (SINAD、dB)

信号/ノイズ&歪み(SINAD)は、信号振幅のrms値と全スペ クトル成分(DCを除く高調波)のrms値総和との比です。S/N 比とSINADの差異は、6次までの高調波に含まれるエネルギー です。

### ユーザ定義のS/N比(UDSNR、dB)

ユーザ定義のS/N比(UDSNR)は、ADC Analyzerソフトウェ アで使用される用語であり(『ADC Analyzer User Manual』を 参照)、信号振幅のrms値とユーザが設定した指定帯域内の全ス ペクトル成分(6次までの高調波とDCを除く)のrms値総和と の比です。ADC Analyzerを使用すれば、所望の信号の左右の ノイズ帯域幅を独立して設定できます。UDSNRはデシベルで 表します。

#### ノイズ指数 (NF、dB)

ノイズ指数(NF)は、デバイスの出力におけるノイズ・パ ワーとデバイスの入力におけるノイズ・パワーとの比です。こ こで、入力ノイズ温度はリファレンス温度(298K)と同じで す。ノイズ指数はデシベルで表します。

ADCのノイズ指数は、1つの構成に対して計算できます。入力 範囲、終端、サンプル・レートが固定であると想定すると、 ADCのNFは次式で計算できます。

ノイズ指数=10×log
$$\left(\frac{V^2_{nm}/Z_{lN}}{0.001}\right)$$
-SNRFS-10×log $\left(\frac{x > \square - | K | B \wr \otimes B}{2}\right)$ -10×log $\left(\frac{K \times T \times B}{0.001}\right)$ 

ここで、  $K = ボルツマン定数 = 1.38 \times 10^{-23}$  T = ケルビン温度 = 273K B = 帯域幅 = 1Hzエンコード周波数 = ADCのクロック・レート Vrms = rmsフルスケール入力電圧  $Z_{IN} = 入力インピーダンス$ SNRFS = フルスケールADCのS/N比

### ノイズ・フロア(dBFS)

ノイズ・フロアは、ADC Analyzerで使用される用語であり (『ADC Analyzer User Manual』を参照)、次式で計算できま す。

ノイズ・フロア=SNRFS-10×log
$$\left(\frac{\text{FFT}\,\forall\,\mathcal{V}}{2}\right)$$

これは各FFTビンにおける平均ノイズを示します。FFTのサイズが2倍になった場合、この数値は3dB減少します。ノイズ・フロアでは絶対計測を得ることはできませんが、特定のセットアップに対するノイズの位置を相対的に示します。

## 有効ビット数(ENOB、ビット)

有効ビット数(ENOB)は、ビットで表すADCの測定性能です。 有効ビット数を最も正確に測定するには、サイン波の曲線近似 法を使用します(『Calculate an ADC's Effective Bits』を参照)。 ENOBを計算する最も一般的な方法では、コンバータのフルス ケールでのSINADに基づいて、次式を使用します。

 $ENOB = \frac{SINAD - 1.76}{6.02}$ 

### スプリアスフリー・ダイナミック・レンジ(SFDR、 dBc)

スプリアスフリー・ダイナミック・レンジ(SFDR)は、信号のrms値と最悪の結果をもたらすアナログ入力ピーク・スプリアス・スペクトル成分のrms値との比です。ほとんどの場合、SFDRはADCに印加される入力信号の高調波です。

#### 高調波歪み(dBcまたはdBFS)

高調波は、駆動されるアナログ入力周波数の整数倍のスペクト ル成分です。たとえば、2次高調波の周波数はアナログ入力周 波数の2倍です。 大部分のADCには、1つまたは複数の高調波に対する仕様があ ります。一般に2次と3次の高調波が選ばれる理由は、すべての 高調波のうち最悪の性能を持つためです。

高調波歪みは、順序を問わず、信号振幅のrms値と指定された 高調波成分のrms値との比であり、dBcまたはdBFSで表しま す。

ADCは非直線性デバイスであるため、出力にはスペクトル成分 が豊富に含まれています。最悪のスプリアス・エネルギーは、 最初の2つの高調波(2HDと3HD)とは直接関係していない場 合があり、他の最悪スプリアス(WoSpur)によって測定され ます。WoSpurは、信号振幅のrms値と最悪スプリアス成分(最 初の6つの関連する高調波成分を除く)のrms値との比であり、 dBcで表します。

#### 全高調波歪み(THD、dBc)

全高調波歪み(THD)は、信号エネルギーのrms値と6次までの高調波のrms値総和との比です。

#### 高調波イメージ(dBc)

高調波イメージの測定結果は、インターリーブされたADCを解 析する場合のみ有効です。この仕様は大部分のADCには適用さ れません。高調波イメージは、信号振幅のrms値と2つのADC のクロッキング位相差から生じる非高調波成分のrms値との比 であり、dBcで表します。





## ツートーンFFT

複数のトーンが非直線性を持つコンバータを通過すると、相互 変調歪み(IMD)成分が生じます。ADCでのツートーン・テ ストは、このような非直線性を指定する手段です。アナログ・ スペクトルにおいては歪み成分の多くが比較的高いため、周波 数のエイリアスが生じる場合があります。歪み成分の識別に際 しては、このことを忘れないでください。

#### F1+F2 (dBc)

これは周波数に現れる2次歪み成分を表し、2つの入力周波数を 合計したものです。この値は、そのrms値と2つの入力トーンの 一方のrms値との比であり、dBcで表します。

#### F2-F1 (dBc)

これは周波数に現れる2次歪み成分を表し、2つの入力周波数の 差をとったものです。この値は、そのrms値と2つの入力トーン の一方のrms値との比であり、dBcで表します。

#### 2次入力インターセプト・ポイント (IIP2、dBm)

2次入力インターセプト・ポイント(IIP2)は、コンバータの フルスケール入力信号パワーからIMDの2次成分を引いた値で あり、dBmで表します。

#### 2F1±F2および2F2±F1 (dBc)

これらはコンバータの3次歪み成分を表します。それぞれの値 は、そのrms値と2つの入力トーンの一方のrms値との比であり、 dBcで表します。ピーク・スプリアス成分は、IMD成分とみな されます。

#### 3次入力インターセプト・ポイント (IIP3、dBm)

3次入力インターセプト・ポイント (IIP3) は、コンバータの フルスケール入力信号パワーから3次IMD成分の1/2を引いた値 であり、dBmで表します。

#### その他の最悪スプリアス(WoSpur、dBc)

その他の最悪スプリアス(WoSpur)は、2次または3次の歪み成分には関係なく、2つのアナログ入力信号の混合によって生じる最悪のスプリアスです。この値は、そのrms値と2つの入力トーンの一方のrms値との比であり、dBcで表します。

#### ツートーンSFDR (dBc)

スプリアスフリー・ダイナミック・レンジ(SFDR)は、信号のrms値と最悪の結果をもたらすアナログ入力のピーク・スプリアス・スペクトル成分のrms値との比です。ほとんどの場合、SFDRはADCに印加される入力信号の高調波です。



## ノイズ・パワー比 (NPR、dB)

ノイズ・パワー比(NPR)は、フル負荷のガウス・ノイズ源に よるコンバータ性能の評価に使用される動的テストです。ノイ ズ・レベルの調整は、ナイキスト限定されたノイズ源によりク リッピング点のすぐ下の負荷がコンバータに加えられるように 行われます。次に、ディープ・ノッチ・フィルタでナローバン ドのノイズを除去します。ノッチ内のノイズ密度とノッチなし

86 16ビット 81 76 14ビット 71 66 (dB) 61 NPR 12ビット 56 51 46 10ビット 014 41 1594 36 -30 -25 -20 -15 -10 0 20log (V<sub>O</sub>/N rms) (dBFS)



でのノイズ密度との比率を調べるため、FFT技術を使用して ノッチ内のノイズが測定されます。結果はデシベルで表します。 図14に示すように、NPRはクリッピングの直前に最適化されま す。クリッピングが開始されると、NPRは入力信号の増大につ れて急速に減少します。入力信号が減少した場合、ノイズ・パ ワーが1デシベル減少するたびにNPRは約1dB減少します。



図15. 12ビット・コンバータに対する代表的なNPR応答



/エ 1. NOISE/COMを5dBm前後に設定するか、デクリメント/インクリメントして適切なノイズ入力レベルにします。

- 1. NOIS2COMで2000Fillingで変更なすが、カウルスンディインクリスンド 2. エンコード設定は、指定のレートに調整します。 3. オンボード・レギュレータを使用しない限り、電源は公称値とします。 4. 特に指定のない限り、温度は室温とします。 5. ADC Analyzer用の適切な環境設定ファイルを使用します。 6. 64k以上のADC-FIFOボードを使用します。



-016 05941

## フルパワー帯域幅(MHz)

アナログ入力帯域幅は、FFT解析によって決定される基本周波 数のスペクトル・パワーが3dB減少するアナログ入力周波数で す。このテストではSFDRまたはS/N比性能の特定の値は得ら れません。







- - 図18. フルパワー帯域幅テストのセットアップ

## ディザ・テスト

ADCのアナログ入力に必要以上のノイズを印加すると、伝達関 数のディザリングが発生して、静的な非直線性によるスプリア スが減ります。ディザはスルーレート制限による歪みの低減に はほとんど貢献しませんが、ADC性能を妨げる局所誤差を減ら すためには非常に効果的です。

ディザには帯域外とワイドバンドの2種類があります。図19の セットアップに示すように、帯域外ディザは帯域外に置かれた 帯域制限ノイズであり、コンバータ性能をスペクトル的に混乱 させることはありません。この技術は通信システムでよく使用 されます。通信システムでは、所望の信号を選択して他の信号 をすべてカットするためにデジタル・フィルタを使用します。

ワイドバンド・ディザは、通常は高性能テスト機器で使用され ます。この構成では、入力にワイドバンド・アナログ・ノイズ が加算され、それに対応するデジタル値が出力から減算されま す。これらの技術によって、コンバータのスプリアス性能が大 幅に向上するという効果が得られます。詳細については、アプ リケーション・ノート『AN-410』を参照してください。

ディザを使用すると、アプリケーションにもよりますが、一般 にスプリアス性能は15dB以上改善します。多くのデータシー トには、比較のためにディザ性能のグラフが含まれています。 さらに、ADIsimADCとともにADC Analyzerを使用すると、 シミュレーションにディザを追加して、ディザによる性能の向 上を示すことができます。



5. ADC Analyzer用の適切な環境設定ファイルを使用します。DCビンを調整してディザを除外します。 6. 64k以上のADC-FIFOボードを使用します。

7. 最大のSFDR性能が得られるように、NOISE/COMのディザ・レベルを調整します。

図19. ディザ・テストのセットアップ

-019 05941-

## アナログ入力

## アナログ入力インピーダンス

アナログ入力インピーダンスは、複素入力電圧をアナログ入力 用の複素入力電流によって割った比率です。一般にアナログ入 力インピーダンスはネットワーク・アナライザにより測定さ れ、スミス・チャートに表示されます。

場合によっては、複素入力は、抵抗、容量、誘導の各項に分解 して表すこともできます。

## 電圧定在波比(VSWR)

VSWRは、ADCの入力から反射により戻されるパワー量の値 です。これはADCの入力ポートへのエネルギー転送の効率を示 します。 デバイスからの反射により戻されるパワー量は、次式に基づい て入力インピーダンスから計算できます。

$$\rho \!=\! \frac{Z_{IN} \!-\! Z_0}{Z_{IN} \!+\! Z_0}$$

ここで、

ρはデバイスからの反射により戻されるパワー量。  $Z_{IN}$ は、ADCの複素入力インピーダンス。  $Z_0$ は、ネットワークの所望のインピーダンス。

反射係数から、次の式を使用してVSWRを計算できます。





図20. アナログ入力インピーダンスとVSWRテストのセットアップ

## **アナログ入力フルスケール・レンジ (Vp-p)** アナログ入力フルスケール・レンジは、有効なフルスケール応

アナログ入力フルスケール・レンジは、有効なフルスケール応 答を生成するためにコンバータのアナログ入力に印加できる ピークtoピーク電圧(シングルエンドまたは差動)の範囲で す。



## 同相入力範囲(V)

同相入力範囲は、コンバータが正常に動作する差動入力ADCの 2つの入力に印加されるDCオフセットの範囲です。多くのコン バータではこの範囲は非常に限定されていますが、広い同相電 圧範囲にわたって動作するコンバータもあります。特定の同相 電圧範囲を決定するには、コンバータのデータシートを参照し てください。

## 同相ノイズ除去比(CMRR、dB)

同相ノイズ除去比(CMRR)は、共通の信号が印加されたとき の差動アナログ入力での除去量として定義されます。一般に CMRRはデシベルで表され、次式に示すように計算できます。

$$CMRR = 20 \log \left( \frac{A_{\pm m}}{A_{\pi m}} \right)$$



図22. CMRRテストのセットアップ

-022 05941

## AN-835

アパーチャ遅延 (ps)

アパーチャ遅延 (AD) は、アナログ・パスとエンコード・パ スとの間の遅延の差を表します。これを測定するには、サンプ ル・クロックの立上がりエッジの50%ポイントから、入力信号 が実際にサンプリングされるまでの時間を観測します。

ADを測定するには、次のテスト構成を使用します。

- 1. アナログ入力をフィルタ済みアナログ信号源に接続します。
- 2. ADC Analyzerなどのソフトウェアを使用して、シングル トーンFFTがフルスケール信号(0dBFS)になるまで入力 を調整します。
- 3. アナログ入力を切断し、ショート・バーを使用してアナロ グ入力をグラウンドに短絡します。
- 連続平均時間領域プロットを使用して、デバイスのオフ セットを測定します。

- 5. アナログ入力からショート・バーを取り外し、図23に示す ようにアナログ入力を再接続します。
- 新しいオフセット値を記録し、それを用いて次の式を解き ます。

$$t_{AD} = \sin^{-1} \left( \frac{(Code_{AVERAGE} - Offset)/(2^{N}/2)}{2\pi \times Frequency} \right)$$

ここで、

2<sup>N</sup>/2は、16ビットADCのミッドスケール。

Offsetは、連続平均時間領域プロットを使用して測定されたデバイスのオフセット (ステップ4を参照)。

Code<sub>AVERAGE</sub>は、アナログ入力からショート・バーを取り外して アナログ入力を再接続した後で得られる新しいオフセット値 (ステップ5を参照)。



## アパーチャ・ジッタまたはアパーチャ不確実性 (ps RMS)

アパーチャ・ジッタは、アパーチャ遅延におけるサンプル間変 動であり、ADC入力での周波数依存ノイズとして現れることが あります。アパーチャ・ジッタの測定の詳細についてはアプリ ケーション・ノート『AN-501』を、アパーチャ・ジッタを位 相ノイズに変換する方法の詳細についてはアプリケーション・ ノート『AN-756』を参照してください。



## クロストーク (dB)

クロストークは、マルチチャンネルADCのクワイエット・チャンネルに混入するフィードスルーの値と定義されます。クロストークは2つの条件下で3つの方法により測定されます。

#### 条件1

信号がフルスケール近くに駆動された場合、クロストークは次 のいずれかの方法により測定されます。

- -0.5dBFSで互いに2MHz以上離れた異なるミッドベースバンド周波数を使用して、2つのチャンネルを駆動します。オープン・チャンネル(非駆動)上の同じ基本周波数を記録します。これをすべてのチャンネルの組合わせで繰り返します。
- -0.5dBFSで1つのミッドベースバンド周波数を使用して、 任意のN-1チャンネルを駆動します。オープン・チャンネル(非駆動)上の同じ基本周波数を記録します。これをす べてのチャンネルの組合わせで繰り返します。

### 条件2

信号がフルスケールを3dB超えて駆動された場合(オーバード ライブ条件)、クロストークは次のように測定できます。

 条件1で説明したいずれかの方法を使用しますが、ミッド ベースバンド周波数の振幅は、フルスケールより3dB上に設 定します。 すべての結果は、クワイエット・チャンネル上の不要信号のエ ネルギーと駆動チャンネル上のエネルギーとの比として、デシ ベルで表します。

## 入力換算ノイズ(LSB RMS)

入力換算ノイズは、ADCによって生成されるワイドバンド・ノ イズの大きさです。入力が接地されている間に、出力コードの ヒストグラムが作成されます。入力換算ノイズはヒストグラム の標準偏差を使用して計算され、LSB rmsで表します。

この測定を互いに関係付けるには、SNRFS測定を使用し、次 式によりデシベルをボルトに変換します。

ノイズ<sub>入力</sub>=
$$\frac{Vp-p}{2\times\sqrt{2}\times10^{SNR/20}}$$

ここで、V*p*-*p*はADCのフルスケール入力範囲、SNRは小さな 入力信号によって駆動された場合のフルスケールのS/N比性能 です。

## アウトオブレンジ回復時間(CLKサイクル)

アウトオブレンジ回復時間とは、過渡入力が正側フルスケール の10%上から負側フルスケールの10%上まで変化したか、また は負側フルスケールの10%下から正側フルスケールの10%下ま で変化した後で、ADCが定格精度まで回復するために必要な時 間です。

## デジタル時間領域

#### 最小変換レート (MSPS)

最小変換レートは、仕様規定された最低のアナログ信号周波数 のS/N比が、保証された限界から3dBを超えない範囲で低下す るときのクロック・レートです。

#### 最大変換レート (MSPS)

最大変換レートは、パラメータ・テストが実行されるクロッ ク・レートです。これより高い動作レートも可能ですが、保証 されていません。

#### パイプライン遅延(CLKサイクル)

パイプライン遅延は、コンバータを通じての遅延であり、エン コード・サイクルの関数となります。スループットを最大にす るため、多くの高速コンバータではパイプライン処理を活用し ます。その結果、対応するデータは、信号がサンプリングされ てから数クロック・サイクル経過しないと出力されません。こ の遅延がパイプライン遅延であり、データ・コンバータに応じ てクロック・サイクルの全体または一部として表わすことがで きます。

#### 伝搬遅延 (ns)

伝搬遅延は、クロック・ロジックのスレッショールド(または 差動クロック入力の50%ポイント)から全ビットが有効ロジッ ク・レベルになるまでの遅延です。

#### エンコード・パルス幅またはエンコード・デューティサ イクル

エンコード・パルス幅ハイは、エンコード信号がロジック・ハ イ状態になり、仕様性能を達成できるようになるための最小時 間です。エンコード・パルス幅ローは、エンコード信号がロ ジック・ロー状態になり、仕様性能を達成できるようになるた めの最小時間です。従来のADCでは、エンコード信号がロジッ ク・ハイ状態にあると、回路はサンプル・モードにあります。 ハイ状態の保持時間が短すぎると、サンプル・プロセスは正し く完了できません。また、ロー状態の保持時間が短すぎても、 回路はサンプリングされる信号を正しく取得できません。取得 時間とサンプル時間のバランスがうまく取れると、最適な動作 が達成されます。

多くのコンバータでは、パルス幅の測定の代わりにエンコー ド・デューティサイクルが提供されます。通常これは最大定格 エンコードと呼ばれ、エンコード・ラインをハイ状態にできる 時間のパーセンテージ範囲として表します。

このテストでは、定格性能は、SNRFS性能が公称性能の-3dB 以内である範囲と定義されます。



## 変換誤差レート(CER)

変換誤差レート (CER) は、ADCによって生成される誤差の 頻度を表します。誤差は、正規分布ノイズによって許容される 限度を超えてコンバータ・ノイズの上下限を外れる出力コード と定義されます。コンバータ・ノイズは、一般に量子化、熱効 果、およびクロック・ジッタによって生成されるノイズと定義 され、一般にはガウス分布とみなされます。サンプルがエラー とみなされるのは、発生頻度が正規分布による予測値を超える 場合です。



ノイズの大きさはシグマ ( $\sigma$ ) に正規化され、フルスケールの S/N比を測定し、その値を用いて次式を解くことによって決定 できます。

$$\sigma \!=\! \frac{2^N}{2 \times \! \sqrt{2} \times \! 10^{\text{SNR/20}}}$$

想定されるS/N比(またはデータシート)に基づいてシグマが 決定されると、想定されるADCコードが実際のコードから減算 されて分布のヒストグラムが得られるようにデータをキャプ チャできます。統計学的に大きなデータ・セットでは、通常の ADCノイズに対して、図26に示すような分布が得られると想 定できます。大きな分布では、表1に示すように、これらの範 囲を超えるサンプルはビット誤差を示します。

表1. 通常の発生確率 対 シグマ

σ	通常の発生確率	100万個のサンプルでの 妥当な誤差発生回数
3.09	$2 \times 10^{-3}$	2000
3.72	$2 \times 10^{-4}$	200
4.26	$2 \times 10^{-5}$	20
4.75	$2 \times 10^{-6}$	2
5.20	$2 \times 10^{-7}$	0.2
5.61	$2 \times 10^{-8}$	0.02
6.0	$2 \times 10^{-9}$	0.002
6.36	$2 \times 10^{-10}$	0.0002

なお、100MSPSのサンプル・レートでは、6.36シグマを外れ る1つの誤差は50秒窓では正常であり、変換誤差とはなりませ ん。そのレートが2×10<sup>-10</sup>を超えたときにだけ、変換誤差とな ります。実際はラッチ処理やメモリ素子を含む外部デバイスに より、およそ2×10<sup>-6</sup>または2×10<sup>-7</sup>を超える測定は困難となり ます。

## DCテストの定義

## ゲイン誤差(%FS)

ゲイン誤差は、測定したフルスケールと理想的なフルスケール との差異です。一般にフルスケールのパーセンテージとして表 します。

## ゲイン・マッチング(%FS)

ゲイン・マッチングは、マルチチャンネルADCにおいて最大の フルスケールと最小のフルスケールの比であり、次の式を使用 してフルスケールのパーセンテージとして表します。

ゲイン・マッチング=
$$\left(\frac{FSR_{MAX} - FSR_{MIN}}{FSR_{MAX} + FSR_{MIN}}\right) \times 100\%$$

ここで、FSR<sub>MAX</sub>はADCの最も大きな正側のゲイン誤差であり、 FSR<sub>MIN</sub>は最も小さな負側のゲイン誤差です。

## オフセット誤差(%FS)

オフセット誤差は、出力側でミッドスケール・コードを発生さ せるアナログ入力での測定した電圧と理想的な電圧との差異で す。一般にフルスケールのパーセンテージとして表します。

## オフセット・マッチング (mV)

オフセット・マッチングはマルチチャンネル・コンバータの チャンネル間のオフセットの差異であり、ミリボルトで表しま す。次の式で計算できます。

オフセット・マッチング= $VOFFSET_{MAX}$ - $VOFFSET_{MIN}$ 

ここで、VOFFSET<sub>MAX</sub>は最も大きな正側のオフセット誤差であり、VOFFSET<sub>MIN</sub>は最も小さな負側のオフセット誤差です。

ー般にオフセット・マッチングはミリボルトで表され、フルス ケール入力範囲は製品のデータシートに記載されています。

## 温度ドリフト (ppm)

オフセット誤差とゲイン誤差の温度ドリフトでは、初期(25 $\mathbb{C}$ ) 値から $T_{MIN}$ または $T_{MAX}$ での値までの最大変化を指定します。一般にppmで表します。

## 電圧出力ハイレベル/電圧出力ローレベル (VOH/VOL、V)

電圧出力ハイレベル (VOH) は、ハイのロジック・レベルを 表す電圧です。電圧出力ローレベル (VOL) は、ローのロジッ ク・レベルを表す電圧です。

DCテストや静的テストは、一般にDCまたはきわめて低周波の テスト信号で行われます。これらのテストの目的は、多くのコ ア・コンバータ仕様の基準値を決定することです。テスト条件 は製品によって異なるため、実際のテスト条件を決定するには 製品のデータシートを参照してください。

### 直線性

コンバータの直線性には、微分非直線性(DNL)と積分非直線 性(INL)の2種類があります。ADCの基本的な指標は、各 コードがアクティブである電圧の範囲です。コンバータの全体 的な伝達関数は、これらの電圧の積分によって決まります。 ADCの静的な特性性能は、この2つの基本的な計測値によって 決まります。

これらのテストは、ヒストグラム技術を用いて頻繁に実行され ます。ヒストグラムを収集するには、既知の統計的品質を持つ 信号でADCのアナログ入力を駆動します。たとえば、DCラン プは一様な確率密度関数の品質を備えています。つまり、ADC 入力を駆動する際、各ADCコードは大きな観測窓の全域で同じ 発生確率を持つことになります。サイン波など他の波形にも、 既知の関数があります。このような波形は一様ではありません が、数学的には正確に記述できます。『The Data Conversion Handbook』(Walt Kester, Newness, 2005, Page 315)を参照し てください。

代表的なヒストグラム・テストは、妥当な限り多数のサンプル を使って実行されます。高分解能のコンバータでは400万個以 上のサンプルになることもあります。

### 微分非直線性誤差(DNL、LSB)

微分非直線性(DNL)は、理想的な1LSBステップからのコー ドの変動です。これを測定するには、各ヒストグラム・ビンを 検査して、実際の発生確率と理想的な確率を比較します。これ によりコードごとにDNLの直接的な指標が得られます。



図27. 代表的な10ビットDNL

#### ミッシング・コード

コードがミッシングといわれるのは、そのコードのDNLが -1LSBである場合です。ミッシング・コードは、ミッシング 量子化レベルと定義され、さまざまな原因によって生じます。 大部分の製品は、ノー・ミッシング・コードを実現するように 設計または選別されます。

### 積分非直線性誤差(INL、LSB)

積分非直線性(INL)は、最小2乗法によって決定されるベス ト・ストレート・ライン近似を用いて測定されたリファレンス 直線からの伝達関数の偏差であり、1LSB単位で表します。こ れを測定するには、ヒストグラムを積分して伝達関数を形成し てから、この関数に対して直線回帰を実行します。INLは、実 際の伝達関数とこのベスト・ストレート・ライン近似との差異 です。



図28. 代表的な10ビットINL

-029 05941





## 電源電圧変動除去比(PSRR、dB)

電源電圧変動除去比(PSRR)は、ADCのデジタル出力にカッ プリングされる電源上の信号量を表します。PSRRを測定する には、一般的に、既知の振幅のAC信号を電源ピンに流してか らFFTの観測スペクトルを測定します。PSRRは、ADCによっ て測定されたボルト値とオシロスコープによって測定された入 力値との差異であり、デシベルで表します。



図30. PSRRテストのセットアップ

# 参考資料

データ・コンバータ特性の詳細については、『The Data Conversion Handbook』 (Walt Kester, Newness, ISBN 0-7506-7841-0) を参照 してください。当社のWebサイトには、『High Speed Design Techniques』『Practical Analog Design Techniques』『Linear Design Seminar』『System Applications Guide』 など、その他の参考文献も 掲載しています。アナログ・デバイセズの販売代理店では、多く の参考文献のほか、さまざまなアプリケーション・ノート、記事、 転載情報を提供しています。詳細については、当社のWebサイト (www.analog.com) を参照してください。

AN05941-0-4/06(0)-J

© 2006 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。