

ローコスト、270MHz 差動レシーバ・アンプ

AD8129/AD8130

特長

高速

AD8130: 270MHz, $1090V/\mu s@G = 1$ AD8129: 200MHz, $1060V/\mu s@G = 10$

高CMRR

94dB Min、DC ~ 100kHz

80dB Min@2MHz 70dB@0 MHz

高入力抵抗:1M 差動

入力コモンモード範囲 ± 10.5V

低ノイズ

AD8130: 12.5nV/ Hz AD8129: 4.5nV/ Hz 低歪み、1Vp-p@5MHz

AD8130最悪時高調波 - 79dBc@5MHz AD8129最悪時高調波 - 74dBc@5MHz

ユーザー調整ゲイン

G=1において外部部品不要

電源電圧範囲 + 4.5V ~ ± 12.6V

パワーダウン

アプリケーション

高速差動ライン・レシーバ


差動 / シングルエンド・コンパータ

高速計装用アンプ


レベル・シフト

概要

AD8129/AD8130は、AD8131またはAD8132ドライバにより動作するツイスト・ペア・ケーブルで送信される高速信号のレシーバとして設



接続図(上面図) 8 ピンSOIC (R) および8 ピン µ SOIC (RM)




計されています。両製品とも、アナログ / デジタルのビデオ信号および高速のデータ伝送に使用できます。AD8129/AD8130は、高周波において非常に高いCMRRを持った差動 / シングルエンドのアンプです。したがって、高速の計装用アンプ、または差動信号からシングルエンド信号への変換にも使用できます。

AD8129は、信号の減衰が大きくなる、非常に長いケーブルを使うアプリケーション向けの、低ノイズで高ゲイン、10以上)の製品です。 AD8130はゲイン=1の時に安定し、低ゲインが必要とされるアプリケーションで使用できます。 両製品とも、ゲインがユーザー調整可能で、通信回線における損失を補償できます。 ゲインは2つの抵抗値の比により設定できます。 AD8129/AD8130は、ゲインの設定にかかわらず非常に大きな入力インピーダンスを持っています。

AD8129/AD8130は、優れたコモン・モード除去比(70dB@10MHz)を持ち、外部ノイズ・ソースやクロストークによる信号の劣化を心配することなく、ローコストなシールドされていないツイストペア・ケーブルを使用できます。

AD8129/AD8130は、5V単電源から±12V両電源という広い電源電圧範囲を持ち、信号の品質を維持しながら、広いコモンモードおよび差動電圧範囲を提供します。この広いコモンモード電圧範囲により、ドライバとレシーバの位置におけるグラウンド電圧の差が大きくなるような各種のシステムにおいても、絶縁トランスを使用せずにドライバとレシーバのペアを動作させることができます。AD8129/AD8130は、オペアンプおよび他のマルチアンプの受信ソリューションに比べ、コストと性能の面で大幅な改善が可能です。



アナログ・デバイセズ社が提供する情報は正確で信頼できるものを期していますが、その情報の利用または利用したことにより引き起こされる第3者の特許または権利の侵害に関して、当社はいっさいの責任を負いません。さらに、アナログ・デバイセズ社の特許または特許の権利の使用を許諾するものでもありません。

REV.0

本 社/東京都港区海岸1-16-1 電話03(5402)8400 〒105-6891 ニューピア竹芝サウスタワービル

大阪営業所 / 大阪市淀川区宮原3-5-36 電話0(6350)6868(代) 〒532-0003 新大阪第二森ビル

AD8129/AD8130 仕様

± 5 V 仕様 (特に指定のない限り、AD8129 G = 10、AD8130 G = 1、 T_A = 25 、 V_S = ± 5V、REF = 0V、 \overline{PD} V_{IH} 、 R_L = 1k 、 C_L = 2pF。 T_{MIN} ~ T_{MAX} = -40 ~ +85)

10= ./ ./>	わル	M	AD8129			D8130A		ж т
パラメータ ダイナミック特性	条件	Min	Тур	Max	Min	Тур	Max	単位
- 3dB帯域幅 0.1dB平坦帯域幅 スルーレート セドング時間 立ち上がり/立ち下がり時間 出力オーバードライブ・リカバリ	V _{OUT} 0.3Vp-p V _{OUT} 2Vp-p V _{OUT} 0.3Vp-p, SOIC/ μ SOIC V _{OUT} = 2Vp-p, 25 ~ 75% V _{OUT} = 2Vp-p, 0.1% V _{OUT} 1Vp-p, 10 ~ 90%	175 170 925	200 190 30/50 1060 20 1.7 30		240 140 950	270 155 45 1090 20 1.4 40		MHz MHz MHz V/ µ s ns ns
バズ/ 歪み 2次高調波/3次高調波 IMC(変調間歪み) 出力IP3 入力電圧 バズ(RT1) 入力電流 バズ + IN、- IN) 入力電流 バズ(REF、FB) 差動ゲン誤差 差動位相誤差	V _{OUT} = 1Vp-p, 5MHz V _{OUT} = 2Vp-p, 5MHz V _{OUT} = 1Vp-p, 10MHz V _{OUT} = 1Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz f 10kHz f 10kHz f 10kHz f 100kHz AD8130, G=2, NTSC 200 IRE, R _L 150 AD8130, G=3, NTSC 200 IRE, R _L 150		- 74/ - 84 - 68/ - 74 - 67/ - 81 - 61/ - 70 - 67 25 4.5 1 1.4 0.3 0.1			- 79/ - 86 - 74/ - 81 - 74/ - 80 - 74/ - 76 - 70 - 26 - 12.5 - 1 - 1.4 - 0.13 - 0.15		dBc dBc dBc dBc dBc dBm nV/ Hz pA/ Hz pA/ Hz %
入力特性 コモンモード除去比(CMRR) Vour=1Vp-plこおけるCMRR コモンモード電圧範囲 差動動作範囲 差動がいかピング・レベル 抵抗 容量	DC~100kHz、V _{CM} = -3~+3.5V V _{CM} = 1Vp-p@2MHz V _{CM} = 1Vp-p@10MHz V _{CM} = 2Vp-p@1kHz、V _{OUT} = ±0.5V DC V _{+IN} - V _{-IN} = 0V 差動 コモンモード 差動	94 80 ±0.6	70 100 ±3.5 ±0.5 ±0.75 1 4	±0.85	90 80 ±2.3	110 70 83 ±3.8 ±2.5 ±2.8 6 4 3	±3.3	dB dB dB V V V W M M
DC特性 クローズド・ループ・ゲイン誤差 オープン・ループ・ゲイン ゲイン非直線性 入力オフセット電圧 入力オフセット電圧対電源 入力パイアス電流 + IN、- IN) 入力パイアス電流 REF、FB) 入力オフセット電圧			±0.4 20 88 250 0.2 2 -90 -94 ±0.5 ±1 5 ±0.08	±1.5 0.8 1.4 - 84 - 86 ±2 ±3.5 ±0.4		±0.15 10 74 200 0.4 10 -78 -80 ±0.5 ±1 5 ±0.08	±0.6 1.8 3.5 - 74 - 74 ±2 ±3.5 ±0.4	PF % ppm/ dB ppm mV μV/ mV dB dB μ A μ A η A
出力特性 電圧振幅 出力電流 短絡電流 出力インピーダンス	T _{MIN} ~ T _{MAX} R _{LOAD} = 150 /1k コモンに対して T _{MIN} ~ T _{MAX} PD V _{IL} 、パワーダウン・モード	3.6/4.0	0.2 40 - 60/+55 - 240 10		3.6/4.0	0.2 40 - 60/+55 - 240 10		±V mA mA μA/ pF
電源 動作電圧範囲 静止電源電流	全電源 T _{MIN} ~T _{MAX} PD V _{IL} PD V _{IL} 、T _{MIN} ~T _{MAX}	±2.25	10.8 36 0.68	±12.6 11.6 0.85	±2.25	10.8 36 0.68	±12.6 11.6 0.85	V mA µ A/ mA mA
PDピン V _{IH} V _{IL} I _{IH} I _{IL} 入力抵抗 イネーブル時間	$\overline{\frac{PD}{PD}} = Min \ V_{IH}$ $\overline{\frac{PD}{PD}} = Max \ V_{IL}$ $\overline{\frac{PD}{PD}} + V_S - 3V$ $\overline{\frac{PD}{PD}} + V_S - 2V$	+ V _S - 1.5	12.5 100 0.5	+ V _s - 2.5 - 30 - 50	+ V _S - 1.5	12.5 100 0.5	+ V _s - 2.5 - 30 - 50	V V μΑ μΑ k k

仕様は予告なく変更されることがあります。

 \pm 1 2 V 仕様 (特に指定のない限り、AD8129 G = 10、AD8130 G = 1、 T_A = 25 、 V_S = \pm 12 V、REF = 0 V、 \overline{PD} V_{IH}、 R_L = 1k 、 C_L = 2pF。 T_{MIN} ~ T_{MAX} = - 40 ~ + 85)

パラメータ	条件	Min	AD8129 Typ	Max	Min	ND8130 <i>A</i> Typ	Max	単位
ダイナミック特性 - 3dB帯域幅 0.1dB平坦帯域幅 スルーレート セドルング時間 立ち上がリ/立ち下がり時間 出力オーバードライブ・リカバリ	V _{OUT} 0.3Vp-p V _{OUT} 2Vp-p V _{OUT} 0.3Vp-p, SOIC/ µ SOIC V _{OUT} = 2Vp-p, 25 ~ 75% V _{OUT} = 2Vp-p, 0.1% V _{OUT} 1Vp-p, 10 ~ 90%	175 170 935	200 195 50/70 1070 20 1.7 40		250 150 960	290 175 110 1100 20 1.4 40		MHz MHz MHz V/ µ s ns ns
バズ/歪み 2次高調波/3次高調波 IMD(変調間歪み) 出力IP3 入力電圧 バズ(RT1) 入力電流 バズ + IN、- IN) 入力電流 バスズ(REF、FB) 差動ゲン誤差 差動位相誤差	V _{OUT} = 1Vp-p, 5MHz V _{OUT} = 2Vp-p, 5MHz V _{OUT} = 1Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz f 10kHz f 10kHz f 100kHz AD8130, G=2, NTSC 200 IRE, R _L 150 AD8130, G=2, NTSC 200 IRE, R _L 150		- 71/ - 84 - 65/ - 74 - 65/ - 82 - 59/ - 70 - 67 25 4.6 1 1.4 0.3 0.1			- 79/ - 86 - 74/ - 81 - 74/ - 80 - 74/ - 74 - 70 26 13 1 1.4 0.13 0.2		dBc dBc dBc dBc dBc dBm nV/ Hz pA/ Hz pA/ Hz % 度
入力特性 コモンモード除去比(CMRR) Vout = 1Vp-pにおけるCMRR コモンモード電圧範囲 差動動作範囲 差動がかピング・レベル 抵抗 容量	DC~100kHz、V _{CM} = ±10V V _{CM} = 1Vp-p@2MHz V _{CM} = 1Vp-p@10MHz V _{CM} = 4Vp-p@1kHz、V _{OUT} = ±0.5V DC V _{+IN} - V _{-IN} = 0V 差動 コモンモード 差動 コモンモード	92 80 ±0.6	70 93 ±10.3 ±0.5 ±0.75 1 4 3	±0.85	88 80 ±2.3	105 70 80 ±10.5 ±2.5 ±2.8 6 4 3 4	±3.3	dB dB dB V V M M pF pF
DC特性 クローズド・ループ・ゲイン誤差 オープン・ループ・ゲイン ゲイン非直線性 入力オフセット電圧 入力オフセット電圧対電源 入力バイアス電流 +IN、-IN) 入力バイアス電流 REF、FB) 入力オフセット電圧	$\begin{split} &V_{OUT} = \pm 1 V, \; R_L 150 \\ &T_{MIN} \sim T_{MAX} \\ &V_{OUT} = \pm 1 V \\ &V_{OUT} = \pm 1 V \\ \end{split}$ $\begin{aligned} &T_{MIN} \sim T_{MAX} \\ &T_{MIN} \sim T_{MAX} \\ &+ V_S = + 12 V, \; -V_S = - 11.0 \sim - 13.0 V \\ &- V_S = - 12 V, \; +V_S = + 11.0 \sim + 13.0 V \end{aligned}$ $\begin{aligned} &T_{MIN} \sim T_{MAX} (\; + IN, \; - IN, \; REF, \; FB) \\ &(\; + IN, \; - IN, \; REF, \; FB) \\ &T_{MIN} \sim T_{MAX} \end{aligned}$		±0.8 20 87 250 0.2 2 -88 -92 ±0.25 ±0.5 2.5 ±0.08	±1.8 0.8 1.4 - 82 - 84 ±2 ±3.5 ±0.4		±0.15 10 73 200 0.4 10 -77 -88 ±0.25 ±0.5 2.5 0.08 0.2	±0.6 1.8 3.5 -70 -70 ±2 ±3.5 ±0.4	% ppm/ dB ppm mV µV/ mV dB dB µA µA nA/ µA nA/
出力特性 電圧振幅 出力電流 短絡電流 出力インピーダンス	R _{LOAD} = 700 コモンに対して T _{MIN} ~ T _{MAX} PD V _{IL} 、パワーダウン・モード	±10.8	40 - 60/+55 - 240 10		±10.8	40 - 60/+55 - 240 10		V mA mA µ A/ pF
電源 動作電圧範囲 静止電源電流	全電源 T _{MIN} ~ T _{MAX} PD V _{IL} PD V _{IL} 、T _{MIN} ~ T _{MAX}	±2.25	13 43 0.73	±12.6 13.9 0.9 1.1	±2.25	13 43 0.73	±12.6 13.9 0.9 1.1	V mA μA/ mA mA
PDピン V _{IH} V _{IL} I _{IIH} I _{IL} 入力抵抗 イネーブル時間	PD = Min V _{IH} PD = Max V _{IL} PD + V _S - 3V PD + V _S - 2V	+ V _s - 1.5	3 100 0.5	+ V _s - 2.5 - 30 - 50	+ V _s - 1.5	3 100 0.5	+ V _s - 2.5 - 30 - 50	V V μΑ μΑ k k

仕様は予告なく変更されることがあります。

AD8129/AD8130 仕様

± 5 V 仕様 (特に指定のない限り、AD8129 G = 10、AD8130 G = 1、 T_A = 25 、 + V_S = 5 V、 - V_S = 0 V、REF = 2.5 V、 \overline{PD} V_{IH}、 R_L = 1k 、 C_L = 2pF。 $T_{MIN} \sim T_{MAX}$ = -40 ~ +85)

パラメータ	条件	Min	AD8129 Typ	A Max	∆ Min	D8130 <i>A</i> Typ	Max	単位
ダイナミック特性 - 3dB帯域幅	V _{оит} 0.3Vp-p V _{оит} 1Vp-p	160 160	185 185		220 180	250 205		MHz MHz
0.1dB平坦帯域幅 スルーレート セトリング時間	V _{OUT} = 0.3Vp-p, SOIC/ μ SOIC V _{OUT} = 2Vp-p, 25 ~ 75% V _{OUT} = 2Vp-p, 0.1%	810	25/40 930 20		810	25 930 20		MHz V/µs ns
立ち上がり/立ち下がり時間出力オーバードライブ・リカバリ	V _{OUT} 1Vp-p、10 ~ 90%		1.8 20			1.5		ns ns
バズ / 歪み 2次高調波 / 3次高調波 IMD(変調間歪み) 出力IP3 入力電圧 / / ズ(RT1) 入力電流 / / ズ(REF、FB) 差動ゲイン誤差 差動位相誤差 入力特性	V _{OUT} = 1Vp-p, 5MHz V _{OUT} = 2Vp-p, 5MHz V _{OUT} = 1Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz V _{OUT} = 2Vp-p, 10MHz f 10kHz f 100kHz f 100kHz AD8130, G=2, NTSC 200 IRE, R _L 150 AD8130, G=2, NTSC 200 IRE, R _L 150		- 68/ - 75 - 62/ - 64 - 63/ - 70 - 56/ - 58 - 67 25 4.5 1 1.4 0.3 0.1			- 72/ - 79 - 65/ - 71 - 60/ - 62 - 68/ - 68 - 70 26 12.3 1 1.4 0.13 0.15		dBc dBc dBc dBc dBc dBm nV/ Hz pA/ Hz pA/ Hz pA/ e
コモンモード除去比(CMRR) V _{OUT} = 1Vp-pにおけるCMRR コモンモード電圧範囲 差動動作範囲 差動かけシピング・レベル	$V_{CM} = 1 Vp-p@1MHz$ $V_{CM} = 1 Vp-p@10MHz$ $V_{CM} = 1 Vp-p@1kHz$, $V_{OUT} = \pm 0.5 V$ DC $V_{+1N} - V_{-1N} = 0 V$	86 80 ± 0.6	96 70 80 1.25 ~ 3.7 ± 0.5 ± 0.75	± 0.85	86 80 ±2.3	96 70 72 1.25 ~ 3.8 ± 2.5 ± 2.8	±3.3	dB dB dB dB V V
抵抗 容量	差動 コモンモード 差動 コモンモード		1 4 3 4			6 4 3 4		M M pF pF
DC特性 クローズド・ループ・ゲイン誤差 オープン・ループ・ゲイン ゲイン非直線性 入力オフセット電圧	$V_{OUT} = \pm 1V$, R_L 150 $T_{MIN} \sim T_{MAX}$ $V_{OUT} = \pm 1V$ $V_{OUT} = \pm 1V$		± 0.25 20 86 250 0.2	±1.25		±0.1 20 71 200 0.4	±0.6	% ppm/ dB ppm mV
入力オフセット電圧 対 電源 入力バイアス電流 +IN、-IN)	$\begin{split} &T_{MIN} \sim T_{MAX} \\ &T_{MIN} \sim T_{MAX} \\ &+ V_S = +5 V, -V_S = -0.5 \sim +0.5 V \\ &- V_S = -0 V, +V_S = +4.5 \sim +5.5 V \end{split}$		2 - 88 - 100 ± 0.5	1.4 - 80 - 86 ± 2		10 - 74 - 90 ± 0.5	3.5 - 70 - 76 ± 2	μV/ mV dB dB μA
入力バイアス電流 REF、FB) 入力オフセット電圧	$\begin{split} &T_{MIN}\!\sim\!T_{MAX}(\ +IN,\ -IN,\ REF,\ FB)\\ (\ +IN,\ -IN,\ REF,\ FB)\\ &T_{MIN}\!\sim\!T_{MAX} \end{split}$		±1 5 ±0.08 0.2	± 3.5 ± 0.4		±1 5 ±0.08 0.2	± 3.5 ± 0.4	μA nA/ μA nA/
出力特性 電圧振幅 出力電流 短絡電流 出力インピーダンス	R _{LOAD} 150 コモンに対して T _{MIN} ~ T _{MAX} PD V _{IL} 、パワーダウン・モード	1.1	35 - 60/+55 - 240 10	3.9	1.1	35 - 60/ + 55 - 240 10	3.9	V mA mA µ A/ pF
電源 動作電圧範囲 静止電源電流	全電源 T _{MIN} ~ T _{MAX} PD V _{IL} PD V _{IL} , T _{MIN} ~ T _{MAX}	± 2.25	9.9 33 0.65	± 12.6 10.6 0.85	±2.25	9.9 33 0.65	±12.6 10.6 0.85	V mA µ A/ mA mA
PDピン V _H V _L I _H I _L 入力抵抗	$ \frac{\overline{PD}}{\overline{PD}} = Min \ V_{IH} $ $ \frac{\overline{PD}}{\overline{PD}} = Max \ V_{IL} $ $ \frac{\overline{PD}}{\overline{PD}} + V_{S} - 3V $	+ V _S - 1.5	12.5	+ V _s - 2.5 - 30 - 50	+ V _S - 1.5	12.5	+ V _s - 2.5 - 30 - 50	V V µA µA k
イネーブル時間	PD + V _s - 2V		100 0.5			100 0.5		k µs


4

仕様は予告なく変更されることがあります。


絶対最大定格1、2

電源電圧······26.4V
消費電力・・・・・・・図3参照
入力電圧 (任意の入力)·········
差動入力電圧(AD8129) V _S ± 11.5 ······± 0.5V
差動入力電圧(AD8129) V _S <±11.5 ······±6.2V
差動入力電圧 (AD8130)····································
保管温度・・・・・・・・・・・・・・・・- 65~ + 150
ピン温度 (ハンダ付け、10秒)・・・・・・・・300
注

- 1 上記の絶対最大定格を超えるストレスを加えると、デバイスに永久的な損傷を与えることがあります。この定格はストレス定格の規定のみを目的とするものであり、この仕様の動作セクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長期間絶対最大定格条件に置くと、デバイスの信頼度に影響を与えることがあります。
- 2 熱抵抗は、SEMI標準の4層基板で測定したものです。 8ピンSOIC: _{JA} = 121 /W。8ピン µ SOIC: _{JA} = 142 /W。
- 3 アプリケーション、極端な温度条件および消費電力の項を参照してください。



機能ブロック図 (上面図)8 ピンSOICおよ8 ピン µ SOIC (RM)



オーダー・ガイド

モデル	温度範囲	パッケージ	パッケージ・オプション	ブランド情報
AD8129AR	- 40 ~ + 85	8ピンSOIC	8ピンSOIC	
AD8129AR-REEL ¹	- 40 ~ + 85	8ピンSOIC	13インチ・テープ / リール	
AD8129AR-REEL7 ²	- 40 ~ + 85	8ピンSOIC	7インチ・テープ / リール	
AD8129ARM	- 40 ~ + 85	8ピンμSOIC	RM-8	HQA
AD8129ARM-REEL ³	- 40 ~ + 85	8ピンμSOIC	13インチ・テープ / リール	HQA
AD8129ARM-REEL7 ²	- 40 ~ + 85	8ピンμSOIC	7インチ・テープ / リール	HQA
AD8129-EVAL		SOIC用評価ボード		
AD8130AR	- 40 ~ + 85	8ピンSOIC	8ピンSOIC	
AD8130AR-REEL ¹	- 40 ~ + 85	8ピンSOIC	13インチ・テープ / リール	
AD8130AR-REEL7 ²	- 40 ~ + 85	8ピンSOIC	7インチ / リール	
AD8130ARM	- 40 ~ + 85	8ピンμSOIC	RM-8	HPA
AD8130ARM-REEL ³	- 40 ~ + 85	8ピンμSOIC	13インチ・テープ / リール	HPA
AD8130ARM-REEL7 ²	- 40 ~ + 85	8ピンμSOIC	7インチ・テープ / リール	HPA
		SOIC用評価ボード		

注

- /エ 1 13インチ・リールあたり2500個。
- 2 7インチ・リールあたり100個。
- 3 13インチ・リールあたり3000個。


注意

ESD (静電放電)の影響を受けやすいデバイスです。4000Vもの高圧の静電気が人体やテスト装置に容易に帯電し、検知されることなく放電されることがあります。本製品には当社独自のESD保護回路を備えていますが、高エネルギーの静電放電を受けたデバイスには回復不可能な損傷が発生することがあります。このため、性能低下や機能喪失を回避するために、適切なESD予防措置をとるようお奨めします。




AD8130周波数応答特性


(特に指定のない限り、G = 1、 $R_L = 1k$ 、 $C_L = 2pF$ 、 $V_{OUT} = 0.3Vp-p$ 、 $T_A = 25$)




6




特性10 あらゆるR_F/R_Gに対する AD8130周波数応答




特性11 AD8130高精度スケール応答 対 電源 (G = 2、R_L = 1k)




特性12 AD8130高精度スケール応答 対電源(G=2、R_L=150)




特性13 AD8130周波数応答 対電源(G=2、R_i=150)




特性14 AD8130高精度スケール応答 対 電源 (G=5、G=10、V_{OUT}=2Vp-p)




特性15 AD8130周波数応答 対 電源 (G=5、G=10、V_{out}=2Vp-p)



特性16 AD8130周波数応答 対 電源 (G=5、G=10、R_L=150)




特性17 出力レベルを変化させた場合の AD8130周波数応答




特性18 AD8130の基本的な周波数 応答テスト回路

AD8129周波数応答特性

(特に指定のない限り、G=10、R_L=1k 、C_L=2pF、V_{OUT}=3Vp-p、T_A=25)




8




AD8130高調波歪み特性


(特に指定のない限り、 $R_L = 1k$ 、 $C_L = 2pF$ 、 $T_A = 25$)




AD8129高調波歪み特性

(特に指定のない限り、 $R_L = 1k$ 、 $C_L = 2pF$ 、 $T_A = 25$)









AD8130過渡応答特性


(特に指定のない限り、G=1、 R_L =1k 、 C_L =2pF、 V_S =±5V、 T_A =25)




特性73 AD8130過渡応答 (V_s = ± 2.5V、V_{OUT} = 1Vp-p)




特性74 AD8130過渡応答 (V_S = ±5V、V_{OUT} = 1Vp-p)




特性75 AD8130過渡応答 (V_S = ±12V、V_{OUT} = 1Vp-p)




特性76 AD8130過渡応答 対 電源 (V_{out} = 0.2Vp-p)




特性77 AD8130過渡応答 対 電源 (V_{OUT} = 1Vp-p、C_L = 5pF)




特性78 AD8130過渡応答 対 電源 (V_{OUT} = 2Vp-p、C_L = 5pF)




特性79 AD8130過渡応答 対 負荷容量 (V_{OUT} = 0.2Vp-p)




特性80 AD8130過渡応答 対 出力振幅 (V_{out} = 0.5Vp-p、1Vp-p、2Vp-p)




特性81 AD8130過渡応答 対 出力振幅 (V_{OUT} = 1Vp-p、2Vp-p、4Vp-p)




特性82 AD8130過渡応答 対 負荷容量 (V_{OUT} = 1Vp-p、G = 2)




特性83 AD8130過渡応答 対 電源 (V_{OUT} = 2Vp-p、G = 2)




特性84 AD8130過渡応答 対 負荷容量 (V_{OUT} = 8Vp-p)




特性85 + 3Vコモンモード入力における AD8130過渡応答




特性86 - 3Vコモンモード入力における AD8130過渡応答




特性87 AD8130過渡応答 (V_{OUT} = 10Vp-p, G = 2, V_S = ±12V)



特性88 AD8130過渡応答 対 出力振幅




特性89 AD8130過渡応答 (V_{OUT} = 8Vp-p、G = 5、V_S = ±5V)




特性90 AD8130過渡応答 (V_{OUT} = 20Vp-p、G = 5、V_S = ±12V)

AD8129過渡応答特性


(特に指定のない限り、G=10、R_F=2k 、R_F=221 、R_L=1k 、C_L=1pF、V_S=±5V、T_A=25)




特性91 AD8129過渡応答 (V_S = ±2.5V、V_{OUT} = 1Vp-p)




特性92 AD8129過渡応答 (V_s = ±5V、V_{out} = 1Vp-p)




特性93 AD8129過渡応答 (V_s = ± 12V、V_{out} = 1Vp-p)




特性94 AD8129過渡応答 対 電源 (V_{OUT} = 0.4Vp-p)




特性95 AD8129過渡応答 対 電源 (V_{OUT} = 1Vp-p、C_L = 5pF)




特性96 AD8129過渡応答 対 電源 (V_{OUT} = 2Vp-p、C_L = 5pF)




特性97 AD8129過渡応答 対 負荷容量 (V_{OUT} = 0.4Vp-p)





特性98 AD8129過渡応答 対 出力振幅 (V_{OUT} = 0.5Vp-p、1Vp-p、2Vp-p)




特性99 AD8129過渡応答 対 出力振幅 (V_{OUT} = 1Vp-p、2Vp-p、4Vp-p)









特性101 AD8129過渡応答 (V_{OUT} = 2Vp-p、 V_S = ±5V)




特性102 AD8129過渡応答 (V_{OUT} = 8Vp-p、 V_S = ±5V)




特性103 + 3.5Vコモンモード入力における AD8129過渡応答




特性104 - 3.5Vコモンモード入力における AD8129過渡応答




特性105 AD8129過渡応答 (V_{OUT} = 10Vp-p、G = 20)




特性106 AD8129過渡応答 対 出力振幅 (V_{OUT} = 1Vp-p、2Vp-p、4Vp-p)




特性107 AD8129過渡応答 (V_{OUT} = 8Vp-p, G = 50, V_S = ±5V)




特性108 AD8129過渡応答 (V_{OUT} = 20Vp-p, G = 50, V_S = ±12V)




特性109 AD8130 DC電源電流 対差動入力電圧




特性110 AD8129 DC電源電流 対 差動入力電圧




特性111 AD8129/30の入力差動電圧範囲 対 温度(%ゲイン圧縮)




特性112 AD8130ゲイン非直線性 (V_{out} = 2Vp-p)




特性113 AD8130ゲイン非直線性 (V_{out} = 5Vp-p)




特性114 AD8130差動入力 クリッピング・レベル




特性115 AD8129ゲイン非直線性 (V_{OUT} = 2Vp-p)




特性116 AD8129ゲイン非直線性 (V_{OUT} = 10Vp-p)




特性117 AD8129ゲイン非直線性




特性118 静止電源電流 対 全電源電圧




特性119 静止電源電流 対 温度




特性120 入力バイアス電流および 入力オフセット電流 対 温度




特性121 コモンモード電圧範囲 対 温度 (代表値1%ゲイン圧縮)




特性122 コモンモード電圧範囲 対 温度 (代表値1%ゲイン圧縮)




特性123 コモンモード電圧範囲 対 温度 (代表値1%ゲイン圧縮)



特性124 出力電圧範囲 対 出力電流 (代表値1%ゲイン圧縮)



特性125 出力電圧範囲 対 出力電流 (代表値1%ゲイン圧縮)



特性126 出力電圧範囲 対 出力電流 (代表値1%ゲイン圧縮)

動作原理

AD8129/AD8130は、従来のオペアンプのアーキテクチャとは異なるアクティブ・フィードバックと呼ばれるアーキテクチャを採用しています。機能における最も顕著な違いは、従来のオペアンプでは差動入力ペアを1対備えているのに対し、AD8129/30は差動入力ペアを2対備えていることです。アクティブ・フィードバック・アーキテクチャの代表的な特長は、入力ペアの1つが差動入力信号によってドライブされ、他方のペアがフィードバックに用いられる点です。このフィードバック経路におけるアクティブ段から「アクティブ・フィードバック」と呼ばれています。

このアクティブ・フィードバック・アーキテクチャにより、 幾つかのタイプのアプリケーションでは、従来のオペアン プ以上の利点が得られます。優れたコモンモード除去、広 いコモンモード入力範囲、代表的なアプリケーションにお いて完全なバランスを得られる高インピーダンスの入力ペ アがあります。さらに、従来のオペアンプのよう外部フィ ードバック・ネットワークによりゲイン応答を確立します が、経路が分離しているので、フィードバックは信号入力 から完全に独立しています。したがって、フィードバック と入力回路の間のすべての干渉が解消され、従来の差動入 力のオペアンプ回路におけるCMRRの問題が解決されます。 他の利点としては、差動入力を切り替えるだけでゲインの 極性を変更できます。また、高インピーダンスの反転増幅 器も構成できます。高い入力インピーダンスに加えて、 AD8130を用いたユニティ・ゲインのインバータでは、ノイ ズもユニティ・ゲインとなります。したがって出力ノイズ が低減され、ユニティ・ゲイン・インバータにおけるノイ ズ・ゲイン=2のオペアンプに比べて広い帯域幅を得られま

AD8129/AD8130の2つの差動入力段は、それぞれが、よく整合されたトランスコンダクタンス段です。これらの入力段は、対応する差動入力電圧を内部電流に変換します。次に、これらの電流が加算されて電圧に変換され、出力をドライブするためにバッファされます。加算回路には、補償コンデンサがあります。

フィードバックの経路が部品のまわりで閉じている場合、出力はフィードバック経路をこの電圧でドライブして、内部電流の合計値をゼロにします。この動作は、2つの差動入力の絶対値が同じで互いに反対の極性を持っている場合、つまり、これらの代数的な合計がゼロとなったときに発生します。


クローズド・ループのアプリケーションでは、従来のオペアンプは、過渡的ではない条件において、差動入力電圧をほとんどゼロにドライブします。AD8129/AD8130は一般的に、平衡状態においても各入力ペアに差動入力電圧が存在します。実践的な観点から、この差動入力電圧をクランプ回路によって内部的に制限する必要があります。入力のダイナミックレンジは、AD8130では約2.5Vに、AD8129では約0.5Vに制限されます(詳細については仕様のセクションを参照)。この理由と他の幾つかの理由により、一定の条件において明らかに正常な機能が認識される場合でも、

AD8129/AD8130の入力およびフィードバック段を反転する ことは推奨できません。

単純な回路により、AD8129/AD8130のアクティブ・フィードバック動作の様子を観察できます。

オペアンプの設定

AD8129/AD8130の入力段の1つだけが使用される場合には、従来のオペアンプと非常によく似た動作となります(図4参照)。従来の反転/非反転のオペアンプ回路を構成でき、これらを記述する等式も、従来のオペアンプについてのものと同一になります。使用されない入力ピンは2番目の入力となるため、使用しない間はこれらを接続してグラウンド、または一定の中間電圧に接続する必要があります。



注:この回路はデバイスの動作を示すように構成されています。この回路をオペアンプの代わりに使用することを提案するものではありません。

図4 両入力は接地され、フィードバック段の機能はオペアンプのように動作します。ここでは、 $V_{OUT} = V_{IN}(1 + R_F/R_G)$ 上なります。

使用されない入力ペアを接続した場合には、これらの間では差動電圧は生じません。使用されている入力の差動入力電圧は、クローズド・ループのアプリケーションにおいても強制的にゼロとされます。これは、従来のオペアンプを支配する原理なので、アクティブ・フィードバック・アンプもこれらの条件で従来のオペアンプと同様に動作します。この図の回路は解説用のものであり、アクティブ・フィードバック・アーキテクチャの機能と従来のオペアンプの機能の類似性を示すためだけのものです。従来のオペアンプにより構成される回路を設計する必要がある場合には、アプリケーションに対する適合性の高い従来のオペアンプを推奨します。これらのオペアンプの原理は、出力オフセット/レベル変換器の項に示すように、出力をオフセットするための基礎となるものです。

アプリケーション

基本的なゲイン回路

AD8129/AD8130のゲインは、フィードバック抵抗のペアによって設定可能です。図5に、基本的な構成を示します。ゲインの式は、従来のオペアンプのものと同じであり、 $G=1+R_F/R_G$ となります。AD8130を用いたユニティ・ゲインのアプリケーションでは、 R_F をゼロとし(短絡)、 R_G を削除できます。AD8129は10以上のゲインで動作するように補償され、フィードバック経路の短絡によりユニティ・ゲインとして発振させることができます。




図5 基本的なゲイン回路: V_{OUT} = V_{IN} (1 + R_F/R_G)




図6 AD8130によるユニティ・ゲインの構成

入力信号は、差動 / シングルエンドを入力でき、2つの入力の間での差動信号の信号のみが問題となります。シングルエンドのアプリケーションでは、- INをグラウンドに接続して + INに信号を与えることにより非反転ゲインを得られ、また、これらの接続を逆にして反転ゲインを得られます。これらの2つの入力は高インピーダンスよく整合しているので、両方の条件で同一の高い入力インピーダンスを得られます。このように、アクティブ・フィードバック・アーキテクチャの利点は、高い入力インピーダンスを持った反転アンプを構成できることです。従来のオペアンプを使用する場合には、反転の段に高インピーダンスのバッファを接続する必要があります。この場合、2つのオペアンプが必要となります。

ツイスト・ペア・ケーブル、AD8130によりイコライズ処理を行う コンポジット・ビデオ・レシーバ

AD8130は、入力において優れたコモンモード除去特性を持っています。したがって、AD8130は、ツイストペア・ケーブルを使って長距離を伝送された信号を受信するレシーバに最適です。カテゴリ5タイプのケーブルは、オフィスの構築において非常に一般的であり、データ伝送にも頻繁に用いられています。このケーブルは、ビデオなどの信号をアナログ伝送するためにも用いられています。

このようなケーブルは、その伝送経路の環境からノイズを拾います。このノイズは、2つの導体を重ね合わせた伝送路には影響を与えにくいため、コモンモード信号となります。ケーブル上のコモンモード信号を除去するレシーバを使えば、リンク内のS/N比は著しく改善できます。

また、AD8130では差動入力とフィードバック入力が完全に分離されているため、簡単に差動レシーバを構成できます。これは従来のオペアンプ型のレシーバにみられたフィードバック・ネットワークと終端ネットワークの間の干渉が存在しないことを意味します。

さらに、長いケーブルを使う問題としては、伝送距離が長くなった場合の減衰の問題があります。この減衰は周波数の関数であり、おおまかに言って周波数の平方根にしたがって増加します。

ビデオ回路の品質向上のため、伝送チャンネルの総合的な周波数応答は周波数に対して平坦にしてください。ケーブルは高い周波数を減衰させるため、周波数の選択が可能なブースト回路によって、この効果を排除できます。この回路はイコライザと呼ばれます。イコライザは周波数に依存する素子(LおよびRを用いて、チャンネルの他の応答と反対の周波数応答を実現し、これにより全体として平坦な応答を得ています。このような回路を構成する方法は多く存在しますが、周波数を選択できる素子をオペアンプ回路のフィードバック経路に組み込む方法が一般的です。先述の通り、AD8130のフィードバック経路は入力経路から完全に分離されており、相互干渉が発生しないため、他製品の回路に比べて簡単な構成にできます。

図7に示す回路は、300mのカテゴリ5のケーブルを介してコンポジット・ビデオ信号を伝送するレシーバ / イコライザを構築しています。このケーブルは、300mあたり10MHzで約20dBの減衰を生じさせます。100MHzでは約60dBの減衰となります。(図8参照)







図7 300mのカテゴリ5のケーブルでコンポジット・ビデオ信号を伝送するためのイコライザ回路



フィードバック・ネットワークは、6ピンと5ピンの間および5ピンとグラウンドの間にあります。C1と R_F は約800kHzのコーナー周波数を生成します。ゲインが増加して、8MHzにおいて15dBの増幅を与えます。図9に、この回路の応答を示します。




部品の定数を決定するのは、厳密な計算だけでは困難です。なぜなら、ケーブルの減衰の方程式は近似値であり、RCネットワークと直接的な関連を持たない関数を含んでいるためです。この設計を行うには、周波数応答から得られるグラフによって目的とする応答を得て、次にこの応答の近似値が得られる部品を選択するという方法が取られます。次に回路を組み立てて測定し、許容範囲の応答が得られるように最終的な調整を行います。この例では、9MHzまで約1dBの範囲内で平坦な特性が得られています。(図10参照)




出力オフセット / レベル変換器

図6の回路には、グラウンドに接続されたリファレンス入力(4ピン)があり、これによりグラウンドをリファレンスとする出力信号が生成されます。グラウンドに対して出力電圧をオフセットする必要がある場合には、REF入力を使用することができます。(図11参照)。VOFFSETのレベルがユニティ・ゲインで出力されます。




回路がユニティ・ゲインを超えるゲインを持っている場合には、ゲインを計算に入れる必要があります。R_Gがグラウンドに接続されている場合には、REFに与えられる電圧が回路のゲインにより乗算されて出力されます。しかし、非反転の従来のオペアンプで、このような状態が必ずしも望まれなかったように、V_{OFFSET}の値をユニティ・ゲインで出力させたいと考える人もいるでしょう。

これを実現する1つの方法は、目的とするオフセット信号でREFとR。をドライブするものです。(図12参照)。重ね合わせにより、この回路の解析を行えます。最初にVoffsetとReの間の接続を切断します。Reがグラウンドに接続されているときには、ピン4からVoutへのゲインは1+Rf/Reです。ピン4がグラウンドに接続されているときには、ReからVoutへのゲインは-Rf/Reです。これらの合計は+1です。これは、VREFが低インピーダンスのソースから供給されている場合には有効です。しかし、供給されたオフセット電圧が分圧器のような高インピーダンスのソースからのものである場合には、そのインピーダンスはゲインの式に影響を与えます。これにより、ゲインとオフセットの電圧の間での干渉が生じるため、回路が複雑になります。




Voffsetのソース・インピーダンスが低い場合に良好に動作します

これを回避する1つの方法としては、減衰係数が増幅器のゲインと同一である分圧器にオフセット電圧を入力し、次に、この電圧を高インピーダンスのREF入力に加えます。この回路では、まず目的とするオフセット電圧をゲインで除算し、増幅器がこれを乗算してユニティ・ゲインに戻します。(図13参照)




レジスタなしのゲイン2

REF入力(ピン4)に与えられる信号も広帯域の信号である場合があります。ユニティ・ゲインのAD8130の + INとREFが同じ信号でドライブされている場合、 V_{IN} からのユニティ・ゲインと V_{REF} からのユニティ・ゲインが存在します。このため、回路のゲインは2となり、抵抗器は必要とされません。(図14参照)



加算器

上述の手法により一般的な加算器を構成できます。ユニティ・ゲインに設定されたAD8130では、1つの信号が+INに与えられ、もう1つの信号がREFに与えられます。出力はこれらの2つの入力信号の合計となります。(図15を参照。)




この回路には、従来のオペアンプによる反転加算回路に比べ、I K つかの利点があります。第一に、入力は両入力とも高インピーダンスであり、回路は非反転です。従来のオペアンプを使って、高入力インピーダンスの非反転加算回路を構成するには、多くの追加回路が必要となると思われます。

他の利点としては、AD8130の回路では部品の最大帯域幅が維持されます。従来の加算回路では、入力が追加されるたびにノイズ・ゲインが増加し、これにより帯域幅応答は減少していました。この手法では、2つのAD8130を追加することにより4つの信号を加算することができます。

ケーブル・タップ増幅器

しばしば、1つのビデオ信号によって複数の異なる機器をドライブさせたい場合があります。しかし、ケーブルは1点のみで終端されるため、各デバイスに終端を設けることが適当です。「ループスルー」接続を使えば、追加される負荷への影響が生じずにデバイスにビデオ信号を供給できます。

このような接続は、ケーブル・タップ増幅器とも呼ばれ、1つの AD8130により簡単に構成できます。(図16参照)にの回路はユニティ・ゲインに設定され、出力オフセットを抑圧する必要がある場合に、REFピンがグラウンドに接続されます。 負極性の差動入力は、ケーブルのシールド(または関連するコネクタ)に、「タップ」すべき位置に直接に接続されます。




中央の導線はAD8130の正極性の差動入力に接続されます。この位置におけるビデオ信号は、2つの終端抵抗の間にあるため、ユニティ・ゲインになります。AD8130は信号を高インピーダンスにするため、これを妨害しません。ビデオ信号がバッファされたユニティ・ゲインの信号が出力されます。

パワーダウン

AD8129/AD8130は、増幅器を使用していない時に静止電流を低減できるパワーダウン・ピンを備えています。PDピンをロジック・レベル・ローにすると、AD8129/AD8130がパワーダウンします。


AD8129/AD8130は、「グラウンド」ピンを備えていないため、標準ロジック・レベルへインターフェースするためのロジック・リファレンスは存在しません。このため、 \overline{PD} 入力のリファレンス・レベルは + V_s となります。AD8129/AD8130を+ V_s = 5Vで動作させる場合には、ロジック・ファミリーとの間で直接的な互換性を確保できません。しかし、+ V_s が上記の値より高い場合には、既存のロジック・レベルへのインターフェースのためにレベルシフト回路が必要となります。図17に、一般的なロジック・ファミリーとの互換性を持った簡単なレベル・シフト回路を示します。



極端な動作条件

AD8129/AD8130は、広い電源電圧範囲にわたって高性能を発揮するよう設計されています。しかし、最適な結果をもたらさない極端な動作条件も見受けられます。このような条件の1つは、AD8130を低い電源電圧(約±4V以下)でユニティ・ゲインで動作させるものです。ユニティ・ゲインでは、出力はFBを直接ドライブします。±Vsの電源が概略±4V未満でのユニティ・ゲイン動作では、FBの電圧が電源レールに近すぎる出力によってドライブされるため、回路を適正にバイアスされた状態に維持できません。これにより、寄生的な発振が生じます。


これを回避する1つの方法は、クランプ・ダイオードによって入力信号の振幅を制限することです。IN4118のような一般的なシリコン接合ダイオードは、1mAの電流が流れたときに約0.7Vの順方向のバイアスを持っています。このようなダイオードを互いに逆方向で並列に、差動入力の間に接続して入力信号をクランプすれば、上述の状態を防止できます。REF入力によっても出力信号をシフトできるため、この手法はREFがグラウンドかグラウンドの近くにあるときにのみ利用できる点に注意してください。



もう1つの問題は、AD8129が±12Vと同等以上の電源電圧で動作している場合に発生します。このアーキテクチャは、入力差動電圧が増加するにしたがって、電源電流を増加させます。AD8129の差動入力が過度のオーバードライブの状態となると、過剰な電流がデバイスに流入し、永久的な損傷を生じさせる場合があります。

この状態を防止するための実用的な手段の1つは、互いに逆方向で並列に接続したショットキ・ダイオードで入力を差動的にクランプすることです。(図19参照)。これらのダイオードは、約0.4Vという低い順方向電圧を持っています。入力間の差動電圧が、これらの条件で制限された場合には、これらの動作条件においてもAD8129へ過剰な電流が引き込まれることはありません。

電源電圧が±11V未満に制限された場合には、内部のクランプ回路が差動電圧を制限し、過剰な電源電流が引き込まれることはありません。外部クランプ回路は必要とされません。



どちらの回路でも、入力のシリーズ抵抗は、順方向にバイアスされたダイオードを流れる電流を制限するように機能します。現実的な問題は、CMRRが高い周波数においても維持される程度に、これらの抵抗が整合している必要がある点です。これらの抵抗は、低い周波数ではCMRRには、ほとんど影響を与えません。

消費電力(ワット損)

AD8129/AD8130は、+5Vから±12Vの電源電圧で動作できます。このように広い電源電圧を備えている大きな理由は、システムが広い入力コモンモード範囲を必要とする場合に供給できるようにするためです。これは、大きなコモンモード・ノイズが入力経路の中にカップリングされた場合に必要とされます。広い入/出力ダイナミックレンジを必要としないアプリケーションでは、低い電源電圧で動作させることを推奨します。

AD8129/AD8130は、非常に小型の8ピンμSOICパッケージでも供給されています。大型パッケージに比べて熱抵抗が大きく、同じ消費電力ではより高い温度で動作します。部品仕様の範囲内の一定の動作条件では、過剰な消費電力となる場合があるため、注意が必要です。

消費電力は、電源電圧、入力差動電圧、出力負荷、信号周 波数など、いくつかの動作条件の関数です。

基本的には、信号がなく差動入力電圧がない状態での静止 消費電力を、最初に計算します。これは、単純に全電源電 圧と静止動作電流の積として求められます。動作電源電圧 の最大値は26.4Vで、静止電流は13mAです。したがって、 静止消費電力は343mWとなります。 μ SOICパッケージでは JAの仕様は142 /Wです。したがって、μ SOICパッケージ では、周辺温度に対し49 の温度上昇となります。

消費電流も差動入力電圧の関数です。(特性109および特性 110参照)この電流は静止電流に加算して、全電源電流を乗じることにより、電力を計算する必要があります。

AD8129/AD8130は、終端された50 のケーブルのような最低100 の負荷を直接ドライブできます。出力段における最悪時の電力消費は、出力が電源の中間電圧となった場合に発生します。例えば、電源が12Vであり、出力がグラウンドに接続された250 の負荷をドライブする場合には、出力電圧が6Vのときに最大消費電力となります。

負荷電流は、6V/250 = 24mAです。この電流は + V_s から $6Vだけ下の出力を流れます。これにより、144mWが消費されます。8ピン <math>\mu$ SOICパッケージでは、これによって周辺 温度から20 の温度上昇を生じます。これは、最悪事にお

ける数値ですが、消費電力が大きく増加することは明白です。

これを軽減するために、いくつかの変更を加えることができます。1つは、標準的な8ピンSOICパッケージを使うことです。すると熱抵抗は121 /Wとなり、15%改善します。もう1つは、絶対的な必要性がある場合を除き、低い電源電圧を使用することです。

最後に、AD8129/AD8130が高い電源電圧で動作しているときに、重い負荷をドライブさせないことです。出力段の次に第2のオペアンプを用いるのが最善です。いくつかのゲインは、この段にシフトでき、AD8129/AD8130の出力における信号振幅が大きくなりすぎないようにできます。

レイアウト、グラウンディング、バイパス処理

AD8129/AD8130は、チップが動作する基板の環境に敏感な、高速部品です。優れた仕様を発揮するためには、標準の高速製品の基板設計における慣例を様々な観点から注目してみる必要があります。

まず、AD8129/AD8130のまわりに設ける基板は、なるべく 広い範囲を良質でしっかりとしたグラウンド・プレーンに します。唯一の例外として、FBピンの周りのグラウンド・プレーンを2、3mm離して設置し、内部の層や基板の裏面の グラウンド・プレーンから離してください。これにより、このノードにおける浮遊容量が最小化され、周波数に対するゲインの平坦性が維持されます。

電源ピンは、デバイスにできる限り近い位置で近くのグラウンド・プレーンにバイパスしてください。 良質で高周波のセラミック・コンデンサを使用してください。このバイパス処理は、各電源について $0.01\,\mu$ Fから $0.1\,\mu$ Fのコンデンサで行います。 低周波のバイパス処理は各電源からグラウンドに対して $10\,\mu$ Fのタンタル・コンデンサを用いて行います。

寄生容量の影響を防止するために、信号のルーティングは 短く直接的なものとします。可能な場合には、輻射を防止 して他の輻射源の影響を避けるため、信号をグラウンド・ プレーンの上で引き回さないようにします。

