

# 単電源、レール to レール 低消費電力 FET 入力のオペアンプ

-タシート

**AD822** 

#### 特長

#### 真の単電源動作

レール to レールの出力振幅

グラウンド未満まで拡張された入力電圧範囲

単電源機能:5V~30V

デュアル電源機能:±2.5V~±15V

高い負荷駆動能力

容量性負荷駆動: 350pF、G = +1

15mA の最小出力電流

低消費電力を実現する優れた AC 性能

最大静止電流:800µA

ユニティ・ゲイン帯域幅: 1.8MHz

スルー・レート: 3V/μs

優れた DC 性能

最大入力オフセット電圧:800µV

オフセット電圧ドリフト:2µV/℃(代表値)

最大入力バイアス電流:25pA

低ノイズ

13nV/√Hz(10kHz 時)

位相反転なし

#### アプリケーション

バッテリ駆動の高精度計測器 フォトダイオードのプリアンプ アクティブ・フィルタ 12 ビット~14 ビットのデータ・アクイジション・システム 医療用計測機器

低消費電カリファレンスおよびレギュレータ

#### 接続図




図 1.8 ピン PDIP (末尾記号:N)、 8ピン MSOP (末尾記号: RM)、 8 ピン SOIC\_N (末尾記号:R)

#### 概要

AD822 は、高精度低消費電力 FET 入力のデュアルオペアンプで、 5V~30V の単電源または±2.5V~±15V のデュアル電源で動作で きます。入力電圧範囲が負側レール未満まで拡張可能な真の単 電源動作能力を備えているため、単電源モードでグラウンド未 満の入力信号に対応できます。出力電圧振幅は各レールの 10mV 以内までにわたり、最大限の出力ダイナミック・レンジ が得られます。

最大 800μV のオフセット電圧、2μV/℃ のオフセット電圧ドリフ ト、25pA未満の入力バイアス電流、低入力電圧ノイズなどの特 長により、最大  $1G\Omega$  のソース・インピーダンスで DC 精度を実 現しています。1.8MHzのユニティ・ゲイン帯域幅、10kHz 時に -93dB の全高調波歪み (THD) 、3V/μs のスルー・レートが、ア ンプ1個あたり800μAの低電源電流で実現可能です。




図 2. 入力電圧ノイズと周波数の関係

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料はREVISION が古い場合があります。最新の内容については、英語版をご参照ください。

©2018-2020 Analog Devices, Inc. All rights reserved

Rev J

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03 (5402) 8200

大 阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06 (6350) 6868

名古屋営業所/〒451-6038

愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F 電話 052 (569) 6300

目次	
特長1	代表的な性能特性11
アプリケーション1	アプリケーション情報18
接続図1	入力特性18
概要1	出力特性18
	単電源 V/F コンバータ19
改訂履歴	
仕様4	単電源プログラマブル・ゲインの計装アンプ20
絶対最大定格10	低ドロップアウト・バイポーラ・ブリッジ・ ドライバ20
熱抵抗10	外形寸法21
最大消費電力10	オーダー・ガイド22
ESD に関する注意10	
改訂履歴	
9/15—Rev. I to Rev. J	10/05—Rev. E to Rev. F
Changes to Figure 1212	Updated Format
	Changes to Outline Dimensions
1/10—Rev. H to Rev. I	Updated Ordering Guide
Changes to Features Section and General Description Section	1/02 Pay D to Day F
Changes to Endnote 1, Table 1	1/03—Rev. D to Rev. E Edits to Specifications
Changes to Endnote 1, Table 2	Edits to Figure 10
Deleted Table 4; Renumbered Sequentially	Updated Outline Dimensions 17
Changes to Table 5	Opuated Outline Dimensions
Updated Outline Dimensions	10/02—Rev. C to Rev. D
Changes to Ordering Guide	Edits to Features
Deleted 3 V, Single-Supply Stereo Headphone Driver Section22	Edits to Ordering Guide
Deleted 5 v, Single-Supply Stereo Headphone Driver Section	Updated SOIC Package Outline 17
Defected Figure 30, Renambered Sequentially22	Opudied SOIC 1 ackage Outline
8/08—Rev. G to Rev. H	8/02—Rev. B to Rev. C
Changes to Features Section and General Description Section 1	All Figures Updated
Changed VO to VOUT Throughout	Edits to Features
Changes to Table 1	Updated All Package Outlines
Changes to Table 3	
Changes to Table 5	7/01—Rev. A to Rev. B
Added Table 6; Renumbered Sequentially12	All Figures Updated
Changes to Figure 13 Caption	CERDIP References Removed
Changes to Figure 29, Figure 31, and Figure 3517	Additions to Product Description
Changes to Figure 36	8-Lead SOIC and 8-Lead MSOP Diagrams Added
Changed Application Notes Section to Applications	Deletion of AD822S Column
Information Section	Edits to Absolute Maximum Ratings and Ordering Guide6
Changes to Figure 46 and Figure 47	Removed Metallization Photograph6
Changes to Figure 49	
Changes to Figure 51	7/93—Revision 0: Initial Version

Rev. J – 2/24 –

Changes to Features1Changes to Table 410Changes to Table 512Changes to Table 622

6/06—Rev. F to Rev. G

AD822 は、フォロワとして最大で 350pF の直接容量性負荷を駆動し、最小出力電流は 15mA です。これにより、幅広い負荷条件に対応できます。その AC 性能と DC 性能の組み合わせと優れた負荷駆動能力により、このオペアンプは単電源アプリケーションで極めて多様な使い方ができます。

AD822 には 2 つの性能グレードがあります。A グレードおよび B グレードは $-40^{\circ}$ C  $\sim$ +85 $^{\circ}$ C の工業用温度範囲で定格が規定されています。

また、AD822には、PDIP、MOSP、SOIC\_Nの3種類の8ピン・パッケージがあります。




図 3. ゲインが 2 のアンプ、 $V_S$  = 5V、0V、 $V_{IN}$  = 2.5V (1.25V を中心とするサイン波)、 $R_L$  = 100 $\Omega$ 

Rev. J - 3/24 -

## 仕様

 $V_S = 0V$ 、5V (特に指定のない限り、 $T_A = 25$  C、 $V_{CM} = 0V$ 、 $V_{OUT} = 0.2V)$ 。

表 1.

			A Grade			B Grade		
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
DC PERFORMANCE								
Initial Offset			0.1	0.8		0.1	0.4	mV
Maximum Offset over Temperature			0.5	1.2		0.5	0.9	mV
Offset Drift			2			2		μV/°C
Input Bias Current	$V_{CM} = 0 \text{ V to 4 V}$		2	25		2	10	pA
At T <sub>MAX</sub>			0.5	5		0.5	2.5	nA
Input Offset Current			2	20		2	10	pA
At T <sub>MAX</sub>			0.5			0.5		nA
Open-Loop Gain	$V_{OUT} = 0.2 \text{ V}$ to 4 V							
	$R_L = 100 \; k\Omega$	500	1000		500	1000		V/mV
T <sub>MIN</sub> to T <sub>MAX</sub>		400			400			V/mV
	$R_{\rm L} = 10 \ k\Omega$	80	150		80	150		V/mV
$T_{MIN}$ to $T_{MAX}$		80			80			V/mV
	$R_L = 1 k\Omega$	15	30		15	30		V/mV
$T_{MIN}$ to $T_{MAX}$		10			10			V/mV
NOISE/HARMONIC PERFORMANCE								
Input Voltage Noise								
f = 0.1  Hz to  10  Hz			2			2		μV p-p
f = 10  Hz			25			25		$nV/\sqrt{Hz}$
f = 100  Hz			21			21		$nV/\sqrt{Hz}$
f = 1  kHz			16			16		nV/√Hz
f = 10  kHz			13			13		$nV/\sqrt{Hz}$
Input Current Noise								
f = 0.1  Hz to  10  Hz			18			18		fA p-p
f = 1  kHz			0.8			0.8		fA/√Hz
Harmonic Distortion	$R_L = 10 \text{ k}\Omega \text{ to } 2.5 \text{ V}$							
f = 10  kHz	$V_{OUT} = 0.25 \text{ V to } 4.75 \text{ V}$		-93			-93		dB
DYNAMIC PERFORMANCE								
Unity Gain Frequency			1.8			1.8		MHz
Full Power Response	$V_{OUT} p-p = 4.5 V$		210			210		kHz
Slew Rate			3			3		V/µs
Settling Time								
To 0.1%	$V_{OUT} = 0.2 \text{ V to } 4.5 \text{ V}$		1.4			1.4		μs
To 0.01%	$V_{OUT} = 0.2 \text{ V to } 4.5 \text{ V}$		1.8			1.8		μs
MATCHING CHARACTERISTICS								
Initial Offset				1.0			0.5	mV
Maximum Offset Over Temperature				1.6			1.3	mV
Offset Drift			3			3		μV/°C
Input Bias Current			-	20		-	10	pA
Crosstalk @ f = 1 kHz	$R_L = 5 \text{ k}\Omega$		-130	20		-130	10	dB
9	_							
Crosstalk @ f = 100 kHz	$R_L = 5 \text{ k}\Omega$	1	-93			-93		dB

Rev. J - 4/24 -

			A Grade			B Grade		
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
INPUT CHARACTERISTICS								
Input Voltage Range <sup>1</sup> , T <sub>MIN</sub> to T <sub>MAX</sub>		-0.2		+4	-0.2		+4	V
Common-Mode Rejection Ratio (CMRR)	$V_{CM} = 0 \text{ V to } 2 \text{ V}$	66	80		69	80		dB
T <sub>MIN</sub> to T <sub>MAX</sub>	$V_{CM} = 0 \text{ V to } 2 \text{ V}$	66			66			dB
Input Impedance								
Differential			$10^{13}    0.5$			$10^{13}    0.5$		$\Omega  pF$
Common Mode			$10^{13}  2.8$			$10^{13}  2.8$		$\Omega    pF$
OUTPUT CHARACTERISTICS								
Output Saturation Voltage <sup>2</sup>								
$V_{ m OL} - V_{ m EE}$	$I_{SINK} = 20 \mu A$		5	7		5	7	mV
T <sub>MIN</sub> to T <sub>MAX</sub>				10			10	mV
$V_{CC} - V_{OH}$	$I_{SOURCE} = 20 \mu A$		10	14		10	14	mV
$T_{MIN}$ to $T_{MAX}$				20			20	mV
$ m V_{OL} -  m V_{EE}$	$I_{SINK} = 2 \text{ mA}$		40	55		40	55	mV
$T_{MIN}$ to $T_{MAX}$				80			80	mV
$V_{CC} - V_{OH}$	$I_{SOURCE} = 2 \text{ mA}$		80	110		80	110	mV
$T_{MIN}$ to $T_{MAX}$				160			160	mV
$V_{OL} - V_{EE}$	$I_{SINK} = 15 \text{ mA}$		300	500		300	500	mV
$T_{MIN}$ to $T_{MAX}$				1000			1000	mV
$V_{CC} - V_{OH}$	$I_{SOURCE} = 15 \text{ mA}$		800	1500		800	1500	mV
$T_{MIN}$ to $T_{MAX}$				1900			1900	mV
Operating Output Current		15			15			mA
$T_{MIN}$ to $T_{MAX}$		12			12			mA
Capacitive Load Drive			350			350		pF
POWER SUPPLY								
Quiescent Current, T <sub>MIN</sub> to T <sub>MAX</sub>			1.24	1.6		1.24	1.6	mA
Power Supply Rejection	V+ = 5 V  to  15 V	66	80		70	80		dB
$T_{MIN}$ to $T_{MAX}$		66			70			dB

<sup>「</sup>これは関数的な仕様です。入力コモンモード電圧を $((V+)-1V)\sim V+$ の範囲で駆動する場合、アンプの帯域幅は減少します。コモンモード電圧を正電源より 1V 低く設定した場合、コモンモード誤差電圧は通常 5mV 未満です。

Rev. J - 5/24 -

 $<sup>^2</sup>$   $V_{OL}$  -  $V_{EE}$  は、可能な最低出力電圧( $V_{OL}$ )と負電源レール( $V_{EE}$ )の差で定義されます。 $V_{CC}$  -  $V_{OH}$  は、可能な最高出力電圧( $V_{OH}$ )と正電源電圧( $V_{CC}$  の差で定義されます。

 $V_S = \pm 5V$  (特に指定のない限り、 $T_A = 25$ °C、 $V_{CM} = 0V$ 、 $V_{OUT} = 0V$ )。

表 2.

		A Grade			B Grade	Э		
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
DC PERFORMANCE								
Initial Offset			0.1	0.8		0.1	0.4	mV
Maximum Offset over Temperature			0.5	1.5		0.5	1	mV
Offset Drift			2			2		μV/°C
Input Bias Current	$V_{CM} = -5 \text{ V to } +4 \text{ V}$		2	25		2	10	pA
At T <sub>MAX</sub>			0.5	5		0.5	2.5	nA
Input Offset Current			2	20		2	10	pA
At T <sub>MAX</sub>			0.5			0.5		nA
Open-Loop Gain	$V_{OUT} = -4 \text{ V to } +4 \text{ V}$							
	$R_L = 100 \text{ k}\Omega$	400	1000		400	1000		V/mV
$T_{MIN}$ to $T_{MAX}$		400			400			V/mV
	$R_L = 10 \text{ k}\Omega$	80	150		80	150		V/mV
$T_{MIN}$ to $T_{MAX}$		80			80			V/mV
	$R_L = 1 \text{ k}\Omega$	20	30		20	30		V/mV
$T_{MIN}$ to $T_{MAX}$		10			10			V/mV
NOISE/HARMONIC PERFORMANCE								
Input Voltage Noise								
f = 0.1  Hz to  10  Hz			2			2		μV p-p
f = 10  Hz			25			25		$nV/\sqrt{Hz}$
f = 100  Hz			21			21		$nV/\sqrt{Hz}$
f = 1  kHz			16			16		nV/√Hz
f = 10  kHz			13			13		nV/√Hz
Input Current Noise								
f = 0.1  Hz to 10 Hz			18			18		fA p-p
f = 1  kHz			0.8			0.8		fA/√Hz
Harmonic Distortion	$R_L = 10 \text{ k}\Omega$							
f = 10  kHz	$V_{OUT} = \pm 4.5 \text{ V}$		-93			-93		dB
DYNAMIC PERFORMANCE								
Unity Gain Frequency			1.9			1.9		MHz
Full Power Response	$V_{OUT} p-p = 9 V$		105			105		kHz
Slew Rate			3			3		V/µs
Settling Time								
To 0.1%	$V_{OUT} = 0 \text{ V to } \pm 4.5 \text{ V}$		1.4			1.4		μs
To 0.01%	$V_{OUT} = 0 \text{ V to } \pm 4.5 \text{ V}$		1.8			1.8		μs
MATCHING CHARACTERISTICS								
Initial Offset				1.0			0.5	mV
Maximum Offset Over Temperature				3			2	mV
Offset Drift			3			3		μV/°C
Input Bias Current			-	25		-	10	pA
Crosstalk @ f = 1 kHz	$R_L = 5 \text{ k}\Omega$		-130	23		-130	10	dB
Crosstalk @ f = 100 kHz INPUT CHARACTERISTICS	$R_L = 5 \text{ k}\Omega$		-93			-93		dB
Input Voltage Range <sup>1</sup> , T <sub>MIN</sub> to T <sub>MAX</sub>		_5.2		+4	_5.2		+4	V
		-5.2		<del>⊺4</del>	-5.2		<b>⊤4</b>	
Common-Mode Rejection Ratio (CMRR)	$V_{CM} = -5 \text{ V to } +2 \text{ V}$	66	80		69	80		dB
T <sub>MIN</sub> to T <sub>MAX</sub>	$V_{CM} = -5 \text{ V to } +2 \text{ V}$	66			66			dB
Input Impedance			1013110.5			1.013110. 5		Oll. E
Differential			$10^{13}    0.5$			10 <sup>13</sup>   0.5		$\Omega    pF$
Common Mode			$10^{13}  2.8$			$10^{13}  2.8$		$\Omega    pF$

Rev. J - 6/24 -

		A Grade			B Grade			
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
OUTPUT CHARACTERISTICS								
Output Saturation Voltage <sup>2</sup>								
$ m V_{OL} -  m V_{EE}$	$I_{SINK} = 20 \mu A$		5	7		5	7	mV
$T_{MIN}$ to $T_{MAX}$				10			10	mV
$V_{\rm CC}-V_{\rm OH}$	$I_{SOURCE} = 20 \mu A$		10	14		10	14	mV
$T_{MIN}$ to $T_{MAX}$				20			20	mV
$V_{\mathrm{OL}} - V_{\mathrm{EE}}$	$I_{SINK} = 2 \text{ mA}$		40	55		40	55	mV
$T_{MIN}$ to $T_{MAX}$				80			80	mV
$V_{\rm CC}-V_{\rm OH}$	$I_{SOURCE} = 2 \text{ mA}$		80	110		80	110	mV
$T_{MIN}$ to $T_{MAX}$				160			160	mV
$V_{\mathrm{OL}} - V_{\mathrm{EE}}$	$I_{SINK} = 15 \text{ mA}$		300	500		300	500	mV
$T_{MIN}$ to $T_{MAX}$				1000			1000	mV
$V_{\rm CC}-V_{\rm OH}$	$I_{SOURCE} = 15 \text{ mA}$		800	1500		800	1500	mV
$T_{MIN}$ to $T_{MAX}$				1900			1900	mV
Operating Output Current		15			15			mA
$T_{MIN}$ to $T_{MAX}$		12			12			mA
Capacitive Load Drive			350			350		pF
POWER SUPPLY			•			•		
Quiescent Current, T <sub>MIN</sub> to T <sub>MAX</sub>			1.3	1.6		1.3	1.6	mA
Power Supply Rejection	$V_{SY} = \pm 5 \text{ V to } \pm 15 \text{ V}$	66	80		70	80		dB
$T_{MIN}$ to $T_{MAX}$		66			70			dB

Rev. J -7/24

<sup>&</sup>lt;sup>1</sup>これは関数的な仕様です。入力コモンモード電圧を $((V+)-1V)\sim V+$ の範囲で駆動する場合、アンプの帯域幅は減少します。コモンモード電圧を正電源より 1V 低く設定した場合、コモンモード誤差電圧は通常 5mV 未満です。  $2V_{OL}-V_{EE}$ は、可能な最低出力電圧( $V_{OL}$ )と負電源レール( $V_{EE}$ )の差で定義されます。 $V_{CC}-V_{OH}$ は、可能な最高出力電圧( $V_{OH}$ )と正電源電圧( $V_{CC}$ の差で定義されます。

 $V_S = \pm 15V$  (特に指定のない限り、 $T_A = 25$ °C、 $V_{CM} = 0V$ 、 $V_{OUT} = 0V$ )。

表 3.

		A Grade		B Grade				
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
DC PERFORMANCE								
Initial Offset			0.4	2		0.3	1.5	mV
Maximum Offset over Temperature			0.5	3		0.5	2.5	mV
Offset Drift			2			2		μV/°C
Input Bias Current	$V_{CM} = 0 V$		2	25		2	12	pA
	$V_{CM} = -10 \text{ V}$		40			40		pA
At T <sub>MAX</sub>	$V_{CM} = 0 V$		0.5	5		0.5	2.5	nA
Input Offset Current			2	20		2	12	pA
At T <sub>MAX</sub>			0.5			0.5		nA
Open-Loop Gain	$V_{OUT} = -10 \text{ V to } +10 \text{ V}$							
	$R_L = 100 \text{ k}\Omega$	500	2000		500	2000		V/mV
$T_{MIN}$ to $T_{MAX}$		500			500			V/mV
	$R_L = 10 \text{ k}\Omega$	100	500		100	500		V/mV
T <sub>MIN</sub> to T <sub>MAX</sub>	P 110	100	4.5		100	4.5		V/mV
	$R_L = 1 \text{ k}\Omega$	30	45		30	45		V/mV
$T_{MIN}$ to $T_{MAX}$		20			20			V/mV
NOISE/HARMONIC PERFORMANCE								
Input Voltage Noise								
f = 0.1  Hz to  10  Hz			2			2		μV p-p
f = 10  Hz			25			25		nV/√Hz
f = 100 Hz			21			21		nV/√Hz
f = 1  kHz			16			16		nV/√Hz
f = 10  kHz			13			13		nV/√Hz
Input Current Noise			10			10		6.4
f = 0.1  Hz to  10  Hz f = 1  kHz			18			18		fA p-p fA/√Hz
Harmonic Distortion	$R_L = 10 \text{ k}\Omega$		0.8			0.8		IA/VHZ
			0.5			0.5		170
f = 10 kHz DYNAMIC PERFORMANCE	$V_{OUT} = \pm 10 \text{ V}$		-85		1	-85		dB
Unity Gain Frequency			1.9			1.9		MHz
Full Power Response	$V_{OUT} p-p = 20 \text{ V}$		45			45		kHz
Slew Rate	V 001 p-p = 20 V		3			3		V/µs
Settling Time			3			3		ν/μ3
To 0.1%	$V_{OUT} = 0 \text{ V to } \pm 10 \text{ V}$		4.1			4.1		μs
To 0.01%	$V_{OUT} = 0 \text{ V to } \pm 10 \text{ V}$		4.5			4.5		μs
MATCHING CHARACTERISTICS	7001 0 7 10 210 7		1.5			1.5		μυ
Initial Offset				3			2	mV
Maximum Offset Over Temperature				4		2	2.5	mV
Offset Drift			3			3		μV/°C
Input Bias Current				25			12	pA
Crosstalk @ f = 1 kHz	$R_L = 5 \text{ k}\Omega$		-130			-130		dB
Crosstalk @ f = 100 kHz	$R_L = 5 \text{ k}\Omega$		-93			-93		dB
INPUT CHARACTERISTICS								
Input Voltage Range $^{1}$ , $T_{MIN}$ to $T_{MAX}$		-15.2		+14	-15.2		+14	V
Common-Mode Rejection Ratio (CMRR)	$V_{CM} = -15 \text{ V to } +12 \text{ V}$	70	80		74	90		dB
$T_{MIN}$ to $T_{MAX}$	$V_{CM} = -15 \text{ V to } +12 \text{ V}$	70			74			dB
Input Impedance								
Differential			$10^{13}    0.5$			$10^{13}    0.5$		$\Omega    pF$
Common Mode			$10^{13}  2.8$			$10^{13}  2.8$		$\Omega    pF$

Rev. J - 8/24 -

		A Grade				B Grade		
Parameter	Test Conditions/Comments	Min	Тур	Max	Min	Тур	Max	Unit
OUTPUT CHARACTERISTICS								
Output Saturation Voltage <sup>2</sup>								
$V_{ m OL} - V_{ m EE}$	$I_{SINK} = 20 \mu A$		5	7		5	7	mV
$T_{MIN}$ to $T_{MAX}$				10			10	mV
$V_{\rm CC}-V_{\rm OH}$	$I_{SOURCE} = 20 \mu A$		10	14		10	14	mV
$T_{MIN}$ to $T_{MAX}$				20			20	mV
$ m V_{OL} -  m V_{EE}$	$I_{SINK} = 2 \text{ mA}$		40	55		40	55	mV
$T_{MIN}$ to $T_{MAX}$				80			80	mV
$V_{\rm CC}-V_{\rm OH}$	$I_{SOURCE} = 2 \text{ mA}$		80	110		80	110	mV
$T_{MIN}$ to $T_{MAX}$				160			160	mV
$ m V_{OL} -  m V_{EE}$	$I_{SINK} = 15 \text{ mA}$		300	500		300	500	mV
$T_{MIN}$ to $T_{MAX}$				1000			1000	mV
$V_{\rm CC} - V_{\rm OH}$	$I_{SOURCE} = 15 \text{ mA}$		800	1500		800	1500	mV
$T_{MIN}$ to $T_{MAX}$				1900			1900	mV
Operating Output Current		15			15			mA
$T_{MIN}$ to $T_{MAX}$		12			12			mA
Capacitive Load Drive			350			350		pF
POWER SUPPLY			•			•		
Quiescent Current, T <sub>MIN</sub> to T <sub>MAX</sub>			1.4	1.8		1.4	1.8	mA
Power Supply Rejection	$V_{SY} = 5 \text{ V to } 15 \text{ V}$	70	80		70	80		dB
T <sub>MIN</sub> to T <sub>MAX</sub>		70			70			dB

<sup>「</sup>これは関数的な仕様です。入力コモンモード電圧を((V+) - IV)~V+の範囲で駆動する場合、アンプの帯域幅は減少します。コモンモード電圧を正電源より IV 低く設定した場合、コモンモード誤差電圧は通常 5mV 未満です。

Rev. J - 9/24 -

 $<sup>^2</sup>$   $V_{OL}$  -  $V_{EE}$  は、可能な最低出力電圧( $V_{OL}$ )と負電源レール( $V_{EE}$ )の差で定義されます。 $V_{CC}$  -  $V_{OH}$  は、可能な最高出力電圧( $V_{OH}$ )と正電源電圧( $V_{CC}$  の差で定義されます。

### 絶対最大定格

表 4.

Parameter	Rating
Supply Voltage	±18 V
Internal Power Dissipation	
8-Lead PDIP (N)	Observe derating curves
8-Lead SOIC_N (R)	Observe derating curves
8-Lead MSOP (RM)	Observe derating curves
Input Voltage <sup>1</sup>	((V+) + 0.2  V)  to (V-) - 20  V
Output Short-Circuit Duration	Indefinite
Differential Input Voltage	±30 V
Storage Temperature Range (N)	−65°C to +125°C
Storage Temperature Range (R, RM)	−65°C to +150°C
Operating Temperature Range	
A Grade and B Grade	−40°C to +85°C
Lead Temperature	260°C
(Soldering, 60 sec)	

<sup>1</sup>入力特性のセクションを参照してください。

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒 久的な損傷を与えることがあります。この規定はストレス定格 の規定のみを目的とするものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものでは ありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

#### 熱抵抗

θ<sub>JA</sub> は最も厳しい条件、すなわち、回路基板に表面実装パッケー ジをハンダ付けした状態で仕様規定されています。

表 5. 熱抵抗

Package Type	$\theta_{JA}$	Unit
8-Lead PDIP (N)	90	°C/W
8-Lead SOIC_N (R)	160	°C/W
8-Lead MSOP (RM)	190	°C/W

#### 最大消費電力

AD822 の安全な最大消費電力は、ジャンクション温度の上昇により制限されます。プラスチック製パッケージの場合、安全な最大ジャンクション温度は 145℃ です。この最大温度を瞬間的に超えた場合、ダイの温度が低下した直後に正常な回路動作に戻ります。デバイスを長時間にわたって過熱状態で放置すると、デバイスが焼損することがあります。正常に動作させるには、図 27 に示すディレーティング曲線を遵守することが重要です。

AD822 は、短絡保護機能を内蔵していますが、すべての条件で最大ジャンクション温度を超えることのないようにするには、これでは不十分な場合があります。周囲温度が 25℃ で電源が±12V 以下であれば、出力ノードが電源レールに短絡した場合、その状態が長時間継続してもアンプが破壊されることはありません。

#### ESD に関する注意



ESD (静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特 許技術である ESD 保護回路を内蔵してはいますが、デ バイスが高エネルギーの静電放電を被った場合、損傷 を生じる可能性があります。したがって、性能劣化や 機能低下を防止するため、ESD に対する適切な予防措 置を講じることをお勧めします。

Rev. J – 10/24 –

## 代表的な性能特性




図 4. オフセット電圧の代表的な分布(390 ユニット)




図 5. オフセット電圧ドリフトの代表的な分布(100 ユニット)




図 6. 入力バイアス電流の代表的な分布(213 ユニット)




図 7. 入力バイアス電圧とコモンモード電圧の関係、  $V_S = +5V$ 、 0V および  $V_S = \pm 5V$ 




図 8. 入力バイアス電流とコモンモード電圧の関係、 $V_s = \pm 15V$ 




図 9. 入力バイアス電流と温度の関係、V<sub>S</sub> = 5V、V<sub>CM</sub> = 0V

Rev. J – 11/24 –




図 10. オープンループ・ゲインと負荷抵抗の関係




図 11. オープンループ・ゲインと温度の関係




図 12. 様々な抵抗性負荷に対する入力電圧と出力電圧の関係




図 13. 様々な抵抗性負荷に対する入力誤差電圧といずれかの電源 レールから 300mV 以内での出力電圧の関係、 $V_s=\pm5V$ 




図 14. 入力電圧ノイズと周波数の関係




図 15. THD と周波数の関係

Rev. J – 12/24 –




図 16. オープンループ・ゲインと位相マージンの周波数特性




図 17. 出力インピーダンスと周波数の関係




図 18. 出力振幅および誤差とセトリング時間の関係




図 19. 同相ノイズ除去と周波数の関係




図 20. 絶対コモンモード誤差と電源レール基準のコモンモード電圧  $(V_S - V_{CM})$  の関係




図 21. 出力飽和電圧と負荷電流の関係

Rev. J – 13/24 –




図 22. 出力飽和電圧と温度の関係




図 23. 短絡電流制限値と温度の関係




図 24. 様々な温度での静止電流と電源電圧の関係




図 25. 電源電圧除去と周波数の関係




図 26. 大信号周波数応答




図 27. 各パッケージについての最大消費電力と温度の関係

Rev. J – 14/24 –




図 28. クロストークの周波数特性




図 29. ユニティ・ゲイン・フォロワ




図 30. 20V p-p、25kHz サイン波入力、 ユニティ・ゲイン・フォロワ、 $V_S$  =  $\pm 15$ V、 $R_L$  =  $600\Omega$ 




図 31. クロストーク・テスト回路




図 32. 大信号応答のユニティ・ゲイン・フォロワ、  $V_S=\pm 15V,\ R_L=10k\Omega$ 




図 33. 小信号応答のユニティ・ゲイン・フォロワ、  $V_S=\pm 15V,\ R_L=10k\Omega$ 




図 34.  $V_S$  = 5V、0V、0V~4V ステップに対する ユニティ・ゲイン・フォロワの応答




図 35. ユニティ・ゲイン・フォロワ

Rev. J – 15/24 –




図 36. ゲインが 2 のインバータ




図 37.  $V_S$  = 5V、0V、0V~5V ステップに対する ユニティ・ゲイン・フォロワの応答




図 38.  $V_s$  = 5V、V、V ラウンドより 40mV 上を中心とする 40mV ステップに対するユニティ・ゲイン・フォロワの応答、  $R_L$  =  $10k\Omega$ 




図 39.  $V_S$  = 5V、0V、グラウンドより 20mV 下を中心とする 20mV ステップに対するゲイン 2 のインバータの応答、  $R_L$  = 10 $k\Omega$ 




図 40.  $V_S$  = 5V、0V、グラウンドより-1.25V 下を中心とする 2.5V ステップに対するゲイン 2 のインバータの応答、 $R_L$  = 10k $\Omega$ 






図 41.  $V_S$  = 3V、0V、ゲインが 2 のインバータ、 $V_{IN}$  = 1.25V、25kHz、-0.75V を中心とするサイン波、 $R_L$  = 600 $\Omega$ 

Rev. J – 16/24 –








図 42. (a) RP = 0、 $V_{IN}$  = 0V  $\sim$  + $V_{S}$  での応答 (b)  $V_{IN}$  = 0V  $\sim$  + $V_{S}$  + 200m  $V_{OUT}$  = 0V  $\sim$  + $V_{S}$ ,  $R_{P}$  = 49.9k $\Omega$ 

Rev. J – 17/24 –

### アプリケーション情報 <sup>入力特性</sup>

AD822では、Nチャンネル JFET を使用して低オフセット、低ノイズ、高インピーダンスの入力段を構成しています。最小入力コモンモード電圧は、 $-V_s$ より 0.2V 低い値から $+V_s$ より 1V 低い値にわたっています。正の電源レールのより近くまで入力電圧を駆動すると、アンプ帯域幅の損失が生じ(図 34 と図 37 の大信号応答を比較するとわかります)、図 20 に示すように、コモンモード電圧誤差が増加します。

AD822 は+ $V_s$ 以下の入力電圧に対し位相反転を示すことはありません。図 42 に、 $0V\sim5V$  (+ $V_s$ ) の矩形波に対する AD822 電圧フォロワの応答を示します。入力と出力がほぼ重なっています。出力は+ $V_s$ までの入力に追従し、位相反転は生じません。 4V を超える入力では帯域幅が減少するため、出力波形がなまります。入力電圧が+ $V_s$  を超える場合、AD822 の非反転入力に直列に抵抗を接続すると位相反転を防止できますが、入力電圧ノイズは増加します。これを図 42 に示します。

入力段にはNチャンネルJFETが採用されているため、通常動作時の入力電流は負になり、電流は入力端子から流れ出します。 入力電圧を $+V_S-0.4V$  より高い電圧に駆動した場合、内部デバイスのジャンクションが順方向バイアスとなるため、入力電流は反転します。これを図7に示します。

入力電圧が正電源を 300 mV より多く上回る可能性がある場合、または $+V_S$ または $-V_S=0V$  のときに AD822 に入力電圧が印加される場合、電流制限抵抗を AD822 の入力に直列に接続する必要があります。10 秒より長くこのような状態で放置するとアンプが損傷を受ける可能性があります。 $1k\Omega$  の抵抗を使用すると、アンプは 10V までの連続的な過電圧に耐えるようになり、入力電圧ノイズの増加も無視できる量にとどまります。

入力電圧が-Vsを下回る場合は事情が異なります。正電源と入力端子間の合計電圧が 36V 未満であれば、アンプは負電源を20V 下回る入力電圧に安全に対応できます。更に、入力段は通常、入力電圧範囲にわたりピコアンペア (pA) レベルの入力電流を維持します。

AD822 は、 $13nV/\sqrt{Hz}$  の広帯域入力電圧ノイズ向けに設計されており、低い周波数まで低ノイズ性能を維持します(図 14 を参照)。このノイズ性能と入力電流および電流ノイズが小さいという特長により、 $10k\Omega$  を超えるソース抵抗および 1kHz を超える信号帯域幅を使用するアプリケーションに対し、AD822 のノイズは無視できる水準となります。これを図 43 に示します。




図 43. 総ノイズとソース・インピーダンスの関係

#### 出力特性

AD822 独自のバイポーラ・レール to レール出力段の電圧振幅は、外部に抵抗性負荷がない場合、負電源から 5mV 以内、正電源から 10mV 以内の範囲です。AD822 のおおよその出力飽和抵抗値は  $40\Omega$  (ソース) または  $20\Omega$  (シンク) で、この値を使用すると、より大きな電流負荷を駆動する場合の出力飽和電圧を見積もることができます。例えば、5mA をソースする場合、正電源レールに対する飽和電圧は 200mV です。また、5mA をシンクする場合は、負電源レールに対する飽和電圧は 100mV となります。

アンプのオープンループ・ゲイン特性は、図10〜図13に示すように、抵抗性負荷の関数として変化します。負荷抵抗が20kΩを超える場合、出力電圧がいずれかの電源から180mVの値に駆動されるまで、AD822の入力誤差電圧は実質的に変化しません。

AD822 の出力が、どちらかの出力が飽和するほど過剰な値で駆動されると、入力から  $2\mu s$  以内に回復が行われ、アンプのリニア動作領域に復帰します。

直接的な容量性負荷はアンプの実効出力インピーダンスと相互作用し、アンプの帰還ループに追加の極を形成します。これは、パルス応答における過度のピーキングまたは安定性低下の原因となる可能性があります。最も厳しいケースは、アンプをユニティ・ゲイン・フォロワとして使用する場合です。図 44 に、350pFを駆動するユニティ・ゲイン・フォロワとしての AD822のパルス応答を示します。このオーバーシュート量は、約 20°の位相マージンを示すもので、システムは安定していますが、エッジに近づいています。ループ・ゲインを小さくしその結果ループ帯域幅がより小さい構成にすると、容量性負荷の影響に対する感度は大幅に減少します。

Rev. J – 18/24 –




図 44. 350pF を駆動するユニティ・ゲイン・フォロワとしての AD822 の小信号応答

図 45 は、ノイズ・ゲインと AD822 の位相マージンが 20°になる 容量性負荷の関係を示すグラフです。ゲインは、使用する帰還 ネットワークが示す帰還減衰係数の逆数です。




図 45. ノイズ・ゲインと容量性負荷許容値の関係

図 46 に、ユニティ・ゲイン・フォロワの容量性負荷駆動能力を拡張する方法を示します。これらのコンポーネント値を用いると、回路は 5000pF を 10%のオーバーシュートで駆動できます。




図 46. ユニティ・ゲイン・フォロワの容量性負荷駆動能力を 350pF 以上に拡張する構成

#### 単電源 V/F コンバータ

図 47 に示す回路は、AD822 を使用して、パルス幅 t1 の安定なパルスを生成する低消費電力タイマーを駆動します。正方向の出力パルスは R1 と C1 で積分され、差動積分器に接続されたAD822 に対し 1 つの入力として使用されます。他方の入力(無負荷)は未知の電圧  $V_{IN}$  です。AD822 の出力は、タイマーのトリガ入力を駆動し、帰還ループ全体を閉じます。




図 47. 単電源 V/F コンバータ

AD822 のバイアス電流は 2pA(代表値)で、これにより、DC 誤差を無視できる  $M\Omega$  レンジのソース・インピーダンスが可能となります。この回路では、直線性誤差をフルスケールの 0.01% 程度に収めることができます。この性能を、回路全体に供給する電流が 1mA 未満の 5V 単電源を使用して得られます。

Rev. J – 19/24 –

#### 単電源プログラマブル・ゲインの計装アンプ

AD822 は、最低 3V の単電源または最大  $\pm 15V$  のデュアル電源で動作可能な単電源計 表アンプとして構成できます。 3 個のオペアンプを個別に使うのではなく、1 個の AD822 だけを使用すればよいため、この回路はコスト効率と電力効率に優れたものになります。 AD822 の FET 入力のバイアス電流は 2pA であるため、不均衡な高いソース・インピーダンスによるオフセット誤差を最小限に抑えることができます。

高精度薄膜抵抗のアレイにより、計装アンプのゲインが 10 または 100 に設定されます。これらの抵抗は、比率が 0.01%の誤差で一致するようレーザによるトリミングが施され、温度係数の最大誤差は 5ppm/℃です。

表 6. 計装アンプの性能

五 5 日 4 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7		
Parameters	$V_S = 3 V, 0 V$	$V_S = \pm 5 V$
CMRR	74 dB	80 dB
Common-Mode Voltage Range	-0.2 V to +2 V	-5.2 V to +4 V
3 dB BW		
G = 10	180 kHz	180 kHz
G = 100	18 kHz	18 kHz
$t_{SETTLING}$		
2 V Step	2 μs	
5 V Step		5 μs
Noise @ $f = 1 \text{ kHz}$		
G = 10	270 nV/√Hz	$270~\text{nV}/\sqrt{\text{Hz}}$
G = 100	2.2 μV/√Hz	$2.2~\mu V/\sqrt{Hz}$
I <sub>SUPPLY</sub> (Total)	1.10 mA	1.15 mA




図 48. 500mV p-p の入力信号に対する計装アンプのパルス応答、  $V_S = 5V$ 、OV、Gain = 0




図 49. 単電源プログラマブル計装アンプ

#### 低ドロップアウト・バイポーラ・ブリッジ・ ドライバ

AD822 を使用して 350Ω のホイートストン・ブリッジを駆動できます。図 50 に、1.235V 低消費電力リファレンス AD589 のバッファとして AD822 の半分を使用する例を示します。4.5V の出力を使用することで、A/D コンバータ (ADC) のフロント・エンドを駆動できます。AD822 の他の半分はユニティ・ゲインのインバータとして構成され、もう一方のブリッジ入力であるー4.5V を生成します。抵抗 R1 および抵抗 R2 は一定電流を供給してブリッジを励起します。低消費電力計装アンプ AD620 は、ブリッジの差動出力電圧を調整するために使用します。AD620のゲインは外部抵抗 (RG) で設定でき、次式のようになります。

$$G = \frac{49.9 \text{ k}\Omega}{R_G} + 1$$





図 50. 低ドロップアウト・バイポーラ・ブリッジ・ドライバ

Rev. J – 20/24 –

## 外形寸法




COMPLIANT TO JEDEC STANDARDS MS-001

CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN. CORNER LEADS MAY BE CONFIGURED AS WHOLE OR HALF LEADS.

図 51.8 ピン、プラスチック・デュアル・インライン・パッケージ [PDIP] ナロー・ボディ (N-8)

単位:インチ(括弧内は mm)




COMPLIANT TO JEDEC STANDARDS MS-012-AA

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

図 52.8 ピン、標準スモール・アウトライン・パッケージ[SOIC\_N] ナロー・ボディ (R-8)

単位:mm (括弧内はインチ)

Rev. J – 21/24 –



オーダー・ガイド

Model <sup>1</sup>	Temperature Range	Package Description	Package Option	Branding
AD822AN	−40°C to +85°C	8-Lead PDIP	N-8	
AD822ANZ	−40°C to +85°C	8-Lead PDIP	N-8	
AD822AR	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822AR-REEL	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822AR-REEL7	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822ARZ	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822ARZ-REEL	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822ARZ-REEL7	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822ARMZ	−40°C to +85°C	8-Lead MSOP	RM-8	#B4A
AD822ARMZ-REEL	−40°C to +85°C	8-Lead MSOP	RM-8	#B4A
AD822BR	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822BR-REEL	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822BR-REEL7	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822BRZ	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822BRZ-REEL	−40°C to +85°C	8-Lead SOIC_N	R-8	
AD822BRZ-REEL7	−40°C to +85°C	8-Lead SOIC_N	R-8	

 $<sup>^{\</sup>rm I}$  Z = RoHS 準拠製品。RoHS 準拠製品であることを示す「#」は上面または下面に印字されています。SPICE モデルは www.analog.com/jp からダウンロード可能です。

Rev. J – 22/24 –

メモ

Rev. J – 23/24 –

メモ

Rev. J - 24/24 -