

デュアル、16 ビット チャネライザー搭載 12.6 GSPS RF DAC

データシート

AD9173

特長

マルチバンド・ワイヤレス・アプリケーションをサポート RF DAC ごとに 3 チャンネルのバイパス可能な複素データ 入力チャンネル

1 入力チャンネルあたり 1.54 GSPS の最大複素入力 データ・レート

1入力チャンネルあたり1個の独立したNCO

独自の低スプリアス/低歪み設計

2 トーン IMD = -83 dBc

(1.8 GHz、-7 dBFS/トーンの RF 出力時)

SFDR < -80 dBc(1.8 GHz、-7 dBFS の RF 出力時)

8 レーン、15.4 Gbps の柔軟な JESD204B インターフェース シングルバンドおよびマルチバンドの用途に対応 高データ・スループットを実現する 12 ビット高密度モード をサポート

複数チップの同期

JESD204B サブクラス 1 に対応

あらゆる入力データ・レートに対応する設定変更可能な

インターポレーション・フィルタ

構成可能なデータ・チャンネル・インターポレーション:

1x, 2x, 3x, 4x, 6x, 8x

構成可能な最終インターポレーション:

1x, 2x, 4x, 6x, 8x, 12x

DAC レートで動作する 48 ビット の最終 NCO により、

最大 6 GHz の周波数合成をサポート

送信イネーブル機能による一層の節電と下流回路の保護

高性能、低ノイズの PLL クロック逓倍器

12.6 GSPS の DAC 更新レートをサポート

分周比を選択可能なオブザベーション ADC クロック・ ドライバ

低消費電力

12 GSPS で 2.55 W(デュアル・チャンネル・モード) 10 mm × 10 mm、金属強化サーマル・リッド付き 144 ボール BGA_ED、0.80 mm ピッチ

アプリケーション

ワイヤレス通信インフラストラクチャ マルチパンド基地局無線 マイクロ波/E パンド・パックホール・システム 計測器、自動試験装置(ATE)

概要

AD9173 は、最大 12.6 GSPS の DAC サンプル・レートをサポート する高性能なデュアル 16 ビット D/A コンバータ (DAC) です。 15.4 Gbps、8 レーンの JESD204B データ入力ポート、高性能のオンチップ DAC クロック逓倍器に加えて、シングルバンドとマルチバンドのダイレクト to 無線周波数 (RF) ワイヤレス・アプリケーションを対象としたデジタル信号処理機能を備えているのが特長です。

AD9173 は、バイパス可能な複素データ入力を各 RF DAC に 3 チャンネルずつ備えています。各データ入力チャンネルは、設定変更可能なゲイン段、インターポレーション・フィルタ、チャンネル数値制御発振器 (NCO) を備えているので、マルチバンド周波数の設計を柔軟に行えます。入力チャンネルあたり最大 1.54 GSPS の複素データ・レートがサポートされている他、複数の複素入力データ・ストリーム(1.54 GSPS の最大複素データ・レートまで)を集約できます。また、AD9173 ではチャネライザーをバイパスする超広帯域幅モードがサポートされ、3.08 GSPS(16 ビット・シリアライザ/デシリアライザ(SERDES)パッキングを使用する 11 ビット分解能)と、3.4 GSPS(12 ビット SERDES パッキングを使用する 11 ビット分解能)の最大データ・レートが提供されます。

AD9173 は 144 ボール BGA ED パッケージを採用しています。

製品のハイライト

- 1. RF DAC あたり 3 チャンネルのバイパス可能な複素データ 入力チャンネルでシングルバンドとマルチバンドのワイヤ レス・アプリケーションをサポートします。最大複素入力 データ・レートは 11 ビット分解能で 1.54 GSPS、16 ビット 分解能で 1.23 GSPS です。各入力チャンネルには 1 つずつ 独立した NCO が備わっています。
- 超広帯域幅チャンネル・バイパス・モードでは、11 ビット 分解能で 16 ビット SERDES パッキングの場合 3.08 GSPS、 11 ビット分解能で 12 ビット SERDES パッキングの場合 3.4 GSPS の最大データ・レートがサポートされます。
- 3. 低消費電力のデュアル・コンバータによって、高帯域幅の マルチチャンネル・アプリケーションに必要とされる消費 電力を削減することができます。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料はREVISIONが古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2018 Analog Devices, Inc. All rights reserved

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03 (5402) 8200

大 阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06 (6350) 6868

名古屋営業所/〒451-6038

愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 40F 電話 052 (569) 6300

目次


世界	特長	1
製品のハイライト	アプリケーション	1
改訂履歴	概要	1
機能ブロック図	製品のハイライト	1
仕様 2 DC 仕様 2 最大 DAC 更新レート仕様 2 電源の DC 仕様 2 シリアル・ポートと CMOS ピンの仕様 2 デジタル入力データのタイミング仕様 2 JESD204B インターフェースの電気的仕様と速度仕様 10 入力データ・レートと信号帯域幅の仕様 10 AC 仕様 11 地対最大定格 13 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2 動作原理 25 シリアル・ポートの動作 25 データ・フォーマット 25	改訂履歴	2
DC 仕様	機能ブロック図	3
デジタル仕様 第 電源の DC 仕様 6 シリアル・ポートと CMOS ピンの仕様 8 デジタル入力データのタイミング仕様 9 JESD204B インターフェースの電気的仕様と速度仕様 10 入力データ・レートと信号帯域幅の仕様 10 AC 仕様 11 絶対最大定格 13 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2 動作原理 25 シリアル・ポートの動作 25 データ・フォーマット 25	仕様	2
最大 DAC 更新レート仕様	DC 仕様	2
電源の DC 仕様	デジタル仕様	5
シリアル・ポートと CMOS ピンの仕様 8 デジタル入力データのタイミング仕様 9 JESD204B インターフェースの電気的仕様と速度仕様 10 入力データ・レートと信号帯域幅の仕様 11 AC 仕様 11 絶対最大定格 12 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2c 動作原理 2c シリアル・ポートの動作 2c データ・フォーマット 2c	最大 DAC 更新レート仕様	5
デジタル入力データのタイミング仕様 9 JESD204B インターフェースの電気的仕様と速度仕様 10 入力データ・レートと信号帯域幅の仕様 10 AC 仕様 11 絶対最大定格 12 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 22 動作原理 25 シリアル・ポートの動作 27 データ・フォーマット 27	電源の DC 仕様	6
JESD204B インターフェースの電気的仕様と速度仕様 10 入力データ・レートと信号帯域幅の仕様 11 AC 仕様 11 絶対最大定格 13 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2c 動作原理 2c シリアル・ポートの動作 2c データ・フォーマット 2c	シリアル・ポートと CMOS ピンの仕様	8
入力データ・レートと信号帯域幅の仕様 10 AC 仕様 11 絶対最大定格 12 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 22 動作原理 25 シリアル・ポートの動作 27 データ・フォーマット 27	デジタル入力データのタイミング仕様	9
AC 仕様 11 絶対最大定格 13 リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 22 動作原理 25 シリアル・ポートの動作 27 データ・フォーマット 27	JESD204B インターフェースの電気的仕様と速度仕様	10
絶対最大定格 13 リフロー・プロファイル 13 熱特性 12 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 22 動作原理 25 シリアル・ポートの動作 25 データ・フォーマット 25	入力データ・レートと信号帯域幅の仕様	10
リフロー・プロファイル 13 熱特性 13 ESD に関する注意 13 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2c 動作原理 2c シリアル・ポートの動作 2c データ・フォーマット 2c	AC 仕様	11
熱特性15ESD に関する注意15ピン配置およびピン機能説明14代表的な性能特性17用語の定義22動作原理25シリアル・ポートの動作25データ・フォーマット27	絶対最大定格	13
ESD に関する注意 15 ピン配置およびピン機能説明 14 代表的な性能特性 17 用語の定義 2c 動作原理 2c シリアル・ポートの動作 2c データ・フォーマット 2c	リフロー・プロファイル	13
ピン配置およびピン機能説明	熱特性	13
代表的な性能特性 17 用語の定義 2c 動作原理 2c シリアル・ポートの動作 2c データ・フォーマット 2c	ESD に関する注意	13
用語の定義 22 動作原理 25 シリアル・ポートの動作 27 データ・フォーマット 27	ピン配置およびピン機能説明	14
動作原理	代表的な性能特性	17
シリアル・ポートの動作27 データ・フォーマット27	用語の定義	24
データ・フォーマット27	動作原理	25
	シリアル・ポートの動作	27
シリアル・ポート・ピンの説明27	データ・フォーマット	27
	シリアル・ポート・ピンの説明	27

シリアル・ホート・オフション	27
JESD204B シリアル・データ・インターフェース	29
JESD204B の概要	29
物理層	32
データ・リンク層	34
LMFC 信号同期	37
トランスポート層	42
JESD204B のテスト・モード	43
JESD204B のエラー・モニタリング	45
デジタル・データパス	48
合計データパス・インターポレーション	48
チャンネル・デジタル・データパス	50
メイン・デジタル・データパス	53
割込み要求動作	59
割込みサービス・ルーチン	59
アプリケーション情報	60
ハードウェアに関する考慮事項	60
アナログ・インターフェースに関する考慮事項	63
DAC 入力クロック設定	63
クロック出力ドライバ	65
アナログ出力	65
スタートアップ・シーケンス	66
レジスタの一覧	73
レジスタの詳細	81
外形寸法	142

改訂履歴

11/2017—Revision 0: Initial Version

機能ブロック図



Rev. 0 - 3/142 -

仕様

DC 仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC 出力フルスケール電流(I_{OUTFS}) = 20 mA。 最小値と最大値は T_{J} = -40 $^{\circ}$ C \sim +118 $^{\circ}$ C での値、代表値は T_{A} = 25 $^{\circ}$ C $(T_{J}$ = 51 $^{\circ}$ C に相当)での値。

表 1.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
RESOLUTION		16			Bit
ACCURACY					
Integral Nonlinearity (INL)			±7		LSB
Differential Nonlinearity (DNL)			±7		LSB
ANALOG OUTPUTS (DAC0+, DAC0-, DAC1+, DAC1-)					
Gain Error (with Internal ISET Reference)			±15		%
Full-Scale Output Current					
Minimum	$R_{SET} = 5 \text{ k}\Omega$	14.2	16	17.8	mA
Maximum	$R_{SET} = 5 \text{ k}\Omega$	23.6	26	28.8	mA
Common-Mode Voltage			0		V
Differential Impedance			100		Ω
DAC DEVICE CLOCK INPUT (CLKIN+, CLKIN-)					
Differential Input Power	$R_{LOAD} = 100 \Omega$ differential on-chip				
Minimum			0		dBm
Maximum			6		dBm
Differential Input Impedance ¹			100		Ω
Common-Mode Voltage	AC-coupled		0.5		V
CLOCK OUTPUT DRIVER (CLKOUT+, CLKOUT-)					
Differential Output Power					
Minimum			-9		dBm
Maximum			0		dBm
Differential Output Impedance			100		Ω
Common-Mode Voltage	AC-coupled		0.5		V
Output Frequency		727.5		3000	MHz
TEMPERATURE DRIFT					
Gain			10		ppm/°C
REFERENCE					
Internal Reference Voltage			0.495		V
ANALOG SUPPLY VOLTAGES					
AVDD1.0		0.95	1.0	1.05	V
AVDD1.8		1.71	1.8	1.89	V
DIGITAL SUPPLY VOLTAGES					
DVDD1.0		0.95	1.0	1.05	V
DAVDD1.0		0.95	1.0	1.05	V
DVDD1.8		1.71	1.8	1.89	V
SERDES SUPPLY VOLTAGES					
SVDD1.0		0.95	1.0	1.05	V

¹詳細については、DAC入力クロック設定のセクションを参照してください。

Rev. 0 - 4/142 -

デジタル仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC I_{OUTFS} = 20 mA。 最小値と最大値は T_J = -40 °C \sim +118 °C での値、代表値は T_A = 25 °C(T_J = 51 °C に相当)での値。

表 2.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
DAC UPDATE RATE					
Minimum				2.91	GSPS
Maximum ¹	16-bit resolution, with interpolation	12.6			GSPS
	11-bit resolution, with interpolation	12.6			GSPS
	11-bit resolution, no interpolation	3.4			GSPS
Adjusted ²	16-bit resolution, with interpolation ³	1.23			GSPS
	11-bit resolution, with interpolation	1.54			GSPS
	11-bit resolution, no interpolation ⁴	3.4			GSPS
DAC PHASE-LOCKED LOOP (PLL) VOLTAGE CONTROLLED OSCILLATOR (VCO) FREQUENCY RANGES					
VCO Output Divide by 1		8.74		12.42	GSPS
VCO Output Divide by 2		4.37		6.21	GSPS
VCO Output Divide by 3		2.91		4.14	GSPS
PHASE FREQUENCY DETECT INPUT FREQUENCY RANGES					
9.96 GHz ≤ VCO Frequency ≤ 10.87 GHz		25		225	MHz
VCO Frequency < 9.96 GHz or VCO Frequency > 10.87 GHz		25		770	MHz
DAC DEVICE CLOCK INPUT (CLKIN+, CLKIN-) FREQUENCY RANGES					
PLL Off		2.91		12.6	GHz
PLL On	M divider set to divide by 1	25		770	MHz
	M divider set to divide by 2	50		1540	MHz
	M divider set to divide by 3	75		2310	MHz
	M divider set to divide by 4	100		3080	MHz

¹最大 DAC 更新レートは、選択した JESD204B モードと、その構成で使用するレーン・レートによって異なります。 レーン・レートと電源電圧レベルに応じた最大 DAC レートは表 3 に示します。

最大 DAC 更新レート仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC $I_{OUTFS} = 20 \text{ mA}$ 。 最小値と最大値は $T_J = -40 \, ^{\circ}\text{C} \sim +118 \, ^{\circ}\text{C}$ での値、代表値は $T_A = 25 \, ^{\circ}\text{C}$ に相当)での値。

表 3.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
MAXIMUM DAC UPDATE RATE					
$SVDD1.0 = 1.0~V \pm 5\%$					
	Lane rate > 11 Gbps	11.67			GSPS
	Lane rate ≤ 11 Gbps	12.37			GSPS
$SVDD1.0 = 1.0 V \pm 2.5\%$					
	Lane rate > 11 Gbps	11.79			GSPS
	Lane rate ≤ 11 Gbps¹	12.6			GSPS

¹表 2 に示すように、オンチップ PLL を使用する場合の最大 DAC 速度は、12.42 GSPS の最大 PLL 速度に制限されます。

Rev. 0 - 5/142 -

² 調整 DAC 更新レートは、f_{DAC} を使用モードの最小必要インターポレーション係数または最大チャンネル・データ・レートで除した値として計算します。 表 13 に示すように、モードが異なれば最大 DAC 更新レート、最小インターポレーション係数、最大チャンネル・データ・レートも異なります。

^{31.23} GSPS の調整 DAC 更新レートは、すべての 16 ビット分解能モード動作を通じた最大の値です。詳細については、表 13 を参照してください。

⁴ GSPS の調整 DAC 更新レートは、すべての 11 ビット分解能モード動作を通じた最大の値です。詳細については、表 13 を参照してください。

電源の DC 仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC I_{OUTFS} = 20 mA。 最小値と最大値は T_J = -40 $^{\circ}$ C \sim +118 $^{\circ}$ C での値、代表値は T_A = 25 $^{\circ}$ C $(T_J$ = 51 $^{\circ}$ C に相当)での値。

表 4.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
DUAL-LINK MODES					
Mode 1 (L = 2, M = 4, NP = 16, N = 16)	11.7965 GSPS DAC rate, 184.32 MHz PLL reference clock, 32× total interpolation (4×, 8×), 40 MHz tone at -3 dBFS, channel gain = -6 dB, channel NCOs = ±150 MHz, main NCO = 2 GHz, SYNCOUTx± in LVDS mode				
AVDD1.0	All supply levels set to nominal values		725	1020	mA
	All supply levels set to 5% tolerance		775	1120	mA
AVDD1.8			110	130	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				
	All supply levels set to nominal values		1270	1670	mA
	All supplies at 5% tolerance		1350	1850	mA
DVDD1.8			35	50	mA
SVDD1.0					
	All supply levels set to nominal values		290	510	mA
	All supplies at 5% tolerance		305	560	mA
Total Power Dissipation			2.55	3.38	W
Mode 4 (L = 4, M = 4, NP = 16, N = 16)	11.7965 GSPS DAC rate, 491.52 MHz PLL reference clock, $24 \times$ total interpolation ($3 \times$, $8 \times$), 40 MHz tone at -3 dBFS, channel gain = -6 dB, channel NCOs = ± 150 MHz, main NCO = 2 GHz, SYNCOUTx \pm in LVDS mode				
AVDD1.0			725		mA
AVDD1.8			110		mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply		1340		mA
DVDD1.8			35		mA
SVDD1.0			425		mA
Total Power Dissipation			2.75		W
Mode 0 (L = 1, M = 2, NP = 16, N = 16)	5.89824 GSPS DAC rate, 184.32 MHz PLL reference clock, 16× total interpolation (2×, 8×), 40 MHz tone at -3 dBFS, channel NCO disabled, main NCO = 1.8425 GHz, SYNCOUTx± in LVDS mode				
AVDD1.0	All supply levels set to nominal values		400	670	mA
	All supplies at 5% tolerance		425	745	mA
AVDD1.8			110	130	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				
	All supply levels set to nominal values		625	960	mA
	All supplies at 5% tolerance		670	1070	mA
DVDD1.8			35	50	mA
SVDD1.0			175	340	mA
Total Power Dissipation			1.45	2.15	W
Mode 3 (L = 2, M = 2, NP = 16, N = 16)	11.7965 GSPS DAC rate, 184.32 MHz PLL reference clock, 24× total interpolation (3×, 8×), 40 MHz tone at -3 dBFS, channel NCO disabled, main NCO = 2.655 GHz, SYNCOUTx± in LVDS mode				
AVDD1.0	All supply levels set to nominal values		725		mA
	All supplies at 5% tolerance		775		mA
AVDD1.8			110		mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				
2.221.0	All supply levels set to nominal values		1175		mA
	All supplies at 5% tolerance		1250		mA

Rev. 0 - 6/142 -

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
DVDD1.8			35		mA
SVDD1.0	All supply levels set to nominal values		245		mA
	All supplies at 5% tolerance		250		mA
Total Power Dissipation			2.4		W
Mode 2 (L = 3, M = 6, NP = 16, N = 16)	12 GSPS DAC rate, 375 MHz PLL reference clock, 48× total interpolation (6×, 8×), 30 MHz tone at -3 dBFS, channel gain = -11 dB, channel NCOs = 20 MHz, main NCO = 2.1 GHz				
AVDD1.0	All supply levels set to nominal values		735	1030	mA
	All supplies at 5% tolerance		785	1135	mA
AVDD1.8			110	130	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				mA
	All supply levels set to nominal values		1370	1800	mA
	All supplies at 5% tolerance		1460	1980	mA
DVDD1.8			35	50	mA
SVDD1.0	All supply levels set to nominal values		410	680	mA
2.22.0	All supplies at 5% tolerance		430	755	mA
Total Power Dissipation	This applies at 5 % tolerance		2.77	3.69	W
SINGLE-LINK MODES			2.77	5.07	' '
Mode 17 ($L = 8$, $M = 2$, NP	3.4 GSPS DAC rate, 187.5 MHz PLL reference clock, $1 \times$ total interpolation $(1 \times, 1 \times)$, 1.2				
= 12, N = 11	GHz tone at -3 dBFS, channel and main NCOs disabled				
AVDD1.0	All supply levels set to nominal values		260	510	mA
11,001.0	All supplies at 5% tolerance		275	580	mA
AVDD1.8	This applies at 5 % tolerance		85	100	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply		03	100	1111
D 1 DD1.0	All supply levels set to nominal values		300	610	mA
	All supplies at 5% tolerance		310	710	mA
DVDD1.8	All supplies at 5% tolerance		25	50	
	All				mA
SVDD1.0	All supply levels set to nominal values		500	780	mA
T-4-1 D Dii+i	All supplies at 5% tolerance		505	860	mA
Total Power Dissipation			1.2	2.05	W
DUAL-LINK, MODE 3 (NCO ONLY, SINGLE- CHANNEL MODE, NO SERDES)	6 GSPS DAC rate, 300 MHz PLL reference clock, $8\times$ total interpolation ($1\times$, $8\times$), no input tone (dc internal level = $0x50FF$), channel NCO = 40 MHz, main NCO = 1.8425 GHz				
Mode 3					
AVDD1.0					
	All supply levels set to nominal values		410	660	mA
	All supplies at 5% tolerance		435	750	mA
AVDD1.8			110	130	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				
	All supply levels set to nominal values		500	780	mA
	All supplies at 5% tolerance		515	950	mA
DVDD1.8	**		0.3	1	mA
SVDD1.0	All supply levels set to nominal values		5	100	mA
~	All supplies at 5% tolerance		3	120	mA
Total Power Dissipation			1.1	1.671	W

Rev. 0 - 7/142 -

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
DUAL-LINK, MODE 4 (NCO	12 GSPS DAC rate, 500 MHz PLL reference clock, 32× total interpolation (4×, 8×), no				
ONLY, DUAL-CHANNEL MODE. NO SERDES)	input tone (dc internal level = $0x2AFF$), channel NCOs = ± 150 MHz, main NCO = 2 GHz.				
Mode 4	Oliz				
AVDD1.0	All supply levels set to nominal values		750	1030	mA
	All supplies at 5% tolerance		790	1130	mA
AVDD1.8			110	130	mA
DVDD1.0	Combined current consumption with the DAVDD1.0 supply				
	All supply levels set to nominal values		1200	1590	mA
	All supplies at 5% tolerance		1300	1750	mA
DVDD1.8			0.3	1	mA
SVDD1.0			5	100	mA
Total Power Dissipation			2.2	2.851	W

シリアル・ポートと CMOS ピンの仕様

表 5.

衣 5.	0	T10	1 NA:	T	N.4	11.2
Parameter	Symbol	Test Comments/Conditions	Min	Тур	Max	Unit
WRITE OPERATION		See Figure 48				
Maximum SCLK Clock Rate	f_{SCLK} , $1/t_{SCLK}$		80			MHz
SCLK Clock High	t_{PWH}	SCLK = 20 MHz	5.03			ns
SCLK Clock Low	t_{PWL}	SCLK = 20 MHz	1.6			ns
SDIO to SCLK Setup Time	t_{DS}		1.154			ns
SCLK to SDIO Hold Time	t_{DH}		0.577			ns
CS to SCLK Setup Time	t_S		1.036			ns
SCLK to CS Hold Time	t _H		-5.3			ps
READ OPERATION		See Figure 47				
SCLK Clock Rate	f_{SCLK} , $1/t_{SCLK}$				48.58	MHz
SCLK Clock High	t_{PWH}		5.03			ns
SCLK Clock Low	t_{PWL}		1.6			ns
SDIO to SCLK Setup Time	t_{DS}		1.158			ns
SCLK to SDIO Hold Time	t_{DH}		0.537			ns
CS to SCLK Setup Time	t_S		1.036			ns
SCLK to SDIO Data Valid Time	t_{DV}		9.6			ns
SCLK to SDO Data Valid Time	t_{DV}		13.7			ns
CS to SDIO Output Valid to High-Z		Not shown in Figure 47 or Figure 48	5.4			ns
CS to SDO Output Valid to High-Z		Not shown in Figure 47 or Figure 48	9.59			ns
INPUTS (SDIO, SCLK, CS, RESET, TXEN0, and TXEN1)						
Voltage Input						
High	V_{IH}		1.48			V
Low	$V_{\rm IL}$				0.425	V
Current Input						
High	I_{IH}				±100	nA
Low	$I_{\rm IL}$		±100			nA
OUTPUTS (SDIO, SDO)						
Voltage Output						
High	V_{OH}					
0 mA load			1.69			V
4 mA load			1.52			V

Rev. 0 - 8/142 -

Parameter	Symbol	Test Comments/Conditions	Min	Тур	Max	Unit
Low	V_{OL}					
0 mA load					0.045	V
4 mA load					0.175	V
Current Output						
High	I_{OH}			4		mA
Low	I_{OL}			4		mA
INTERRUPT OUTPUTS (IRQ0, IRQ1)						
Voltage Output						
High	V_{OH}		1.71			V
Low	V_{OL}				0.075	V

デジタル入力データのタイミング仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC I_{OUTFS} = 20 mA。 最小値と最大値は T_J = -40 $^{\circ}$ $^{\circ$

表 6.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
LATENCY ¹					
Channel Interpolation Factor, Main Datapath Interpolation Factor	LMFC_VAR_x = 12, LMFC_DELAY_x = 12, unless otherwise noted				
$1\times$, $1\times^2$	JESD204B Mode 15 ³		420		DAC clock cycle
	JESD204B Mode 16		440		DAC clock cycle
	JESD204B Mode 17		590		DAC clock cycle
$1\times$, $8\times^2$	JESD204B Mode 3		1390		DAC clock cycle
	JESD204B Mode 8 ³		1820		DAC clock cycle
	JESD204B Mode 9		1920		DAC clock cycle
$1\times$, $12\times^2$	JESD204B Mode 8 ³		2700		DAC clock cycle
	JESD204B Mode 9		2840		DAC clock cycle
$2\times$, $6\times^2$	JESD204B Mode 3, Mode 4		1970		DAC clock cycle
	JESD204B Mode 5		1770		DAC clock cycle
$2\times$, $8\times^2$	JESD204B Mode 0		2020		DAC clock cycle
	JESD204B Mode 3, Mode 4		2500		DAC clock cycle
$3\times$, $6\times^2$	JESD204B Mode 3, Mode 4		2880		DAC clock cycle
	JESD204B Mode 5, Mode 6		2630		DAC clock cycle
$3\times$, $8\times^2$	JESD204B Mode 3, Mode 4		3310		DAC clock cycle
	JESD204B Mode 5, Mode 6		2980		DAC clock cycle
$4\times$, $6\times^2$	JESD204B Mode 0, Mode 1, Mode 2		2410		DAC clock cycle
$4\times$, $8\times^2$	JESD204B Mode 0, Mode 1, Mode 2		3090		DAC clock cycle
$6\times$, $6\times^2$	JESD204B Mode 0, Mode 1, Mode 2		3190		DAC clock cycle
$6\times$, $8\times^2$	JESD204B Mode 0, Mode 1, Mode 2		4130		DAC clock cycle
$8\times$, $6\times^2$	JESD204B Mode 7		3300		DAC clock cycle
$8\times$, $8\times^2$	JESD204B Mode 7		4270		DAC clock cycle
DETERMINISTIC LATENCY					
Fixed				13	PCLK ⁴
Variable				2	PCLK cycles
SYSREF± TO LOCAL MULTIFRAME CLOCK (LMFC) DELAY			0		DAC clock cycles

[「]デバイス全体での合計遅延(またはパイプライン遅延)は次式で計算されます:

Rev. 0 – 9/142 –

合計遅延=インターフェース遅延+固定遅延+可変遅延+パイプライン遅延。

 $^{^2}$ この仕様項目の最初の値はチャンネル・インターポレーション係数で、2番目の値はメイン・データパス・インターポレーション係数です。

 $^{^{3}}$ LMFC_VAR_x = 7、LMFC_DELAY_x = 4

 $^{^4}$ PCLK は AD9173 の内部処理クロックで、その値はレーン・レート \div 40 です。

JESD204B インターフェースの電気的仕様と速度仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC $I_{OUTFS} = 20$ mA。 最小値と最大値は $T_J = -40$ °C $\sim +118$ °C での値、代表値は $T_A = 25$ °C $(T_J = 51$ °C に相当)での値。

表 7.

Parameter	Symbol	Test Conditions/Comments	Min	Тур	Max	Unit
JESD204B SERIAL INTERFACE RATE (SERIAL LANE RATE)			3		15.4	Gbps
JESD204B DATA INPUTS						
Input Leakage Current		$T_A = 25^{\circ}C$				
Logic High		Input level = $1.0 \text{ V} \pm 0.25 \text{ V}$		10		μΑ
Logic Low		Input level = 0 V		-4		μΑ
Unit Interval	UI		333		66.7	ps
Common-Mode Voltage	V_{RCM}	AC-coupled	-0.05		+1.1	V
Differential Voltage	R_V_{DIFF}		110		1050	mV
Differential Impedance	Z _{RDIFF}	At dc	80	100	120	Ω
SYSREF± INPUT						
Differential Impedance				100		Ω
DIFFERENTIAL OUTPUTS $(\overline{SYNCOUT0\pm}, \overline{SYNCOUT1\pm})^1$		Driving 100 Ω differential load				
Output Differential Voltage	V_{OD}		320	390	460	mV
Output Offset Voltage	Vos		1.08	1.12	1.15	V
SINGLE-ENDED OUTPUTS (SYNCOUT0±, SYNCOUT1±)		Driving 100 Ω differential load				
Output Voltage						
High	V_{OH}		1.69			V
Low	V_{OL}				0.045	V
Current Output						
High	I_{OH}			0		mA
Low	I_{OL}			0		mA

¹ IEEE 1596.3 LVDS 規格と互換。

入力データ・レートと信号帯域幅の仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC 出力フルスケール電流(I_{OUTFS}) = 20 mA。最小値と最大値は I_{J} = -40 $^{\circ}$ C \sim +118 $^{\circ}$ C での値、代表値は I_{A} = 25 $^{\circ}$ C $(I_{J}$ = 51 $^{\circ}$ C に相当)での値。

表 8.

Parameter ¹	Test Conditions/Comments	Min	Тур	Max	Unit
INPUT DATA RATE PER INPUT CHANNEL					
	Channel and main datapaths bypassed (1× total interpolation), dual DAC mode, 11-bit resolution			3400	MSPS
	1 complex channel enabled, 16-bit resolution			1230	MSPS
	1 complex channel enabled, 11-bit resolution			1540	MSPS
	2 complex channels enabled			770	MSPS
	3 complex channels enabled			385	MSPS
COMPLEX SIGNAL BANDWIDTH PER INPUT CHANNEL					
	1 complex channel enabled (0.8 \times f _{DATA}), 11-bit resolution			984	MHz
	1 complex channel enabled (0.8 \times f _{DATA}), 16-bit resolution			1232	MHz
	2 complex channels enabled $(0.8 \times f_{DATA})$			616	MHz
	3 complex channels enabled $(0.8 \times f_{DATA})$			308	MHz
MAXIMUM NCO CLOCK RATE			•	•	
Channel NCO				1540	MHz
Main NCO				12.6	GHz

Rev. 0 - 10/142 -

Parameter ¹	Test Conditions/Comments	Min	Тур	Max	Unit
MAXIMUM NCO SHIFT FREQUENCY RANGE					
Channel NCO	Channel summing node = 1.5 GHz, channel interpolation rate $> 1 \times$	-770		+770	MHz
Main NCO	$f_{DAC} = 12.6$ GHz, main interpolation rate $> 1 \times$	-6.3		+6.3	GHz
MAXIMUM FREQUENCY SPACING ACROSS INPUT CHANNELS	Maximum NCO output frequency \times 0.8			1232	MHz

¹これらのパラメータの値は、すべての JESD204B 動作モードを通じて取り得る最大の値です。一部のモードでは、他のパラメータのためにさらに値が制限 されます。

AC 仕様

特に指定のない限り、AVDD1.0 = 1.0 V、AVDD1.8 = 1.8 V、DVDD1.0 = 1.0 V、DVDD1.8 = 1.8 V、SVDD1.0 = 1.0 V、DAC I_{OUTFS} = 20 mA。 最小値と最大値は T_J = -40 $^{\circ}$ C \sim +118 $^{\circ}$ C での値、代表値は T_A = 25 $^{\circ}$ C $(T_J$ = 51 $^{\circ}$ C に相当)での値。

表 9.

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
SPURIOUS-FREE DYNAMIC RANGE (SFDR)					
Single-Tone, $f_{DAC} = 12000$ MSPS, Mode 1 (L = 2, M = 4)	-7 dBFS, shuffle enabled				
$f_{OUT} = 100 \text{ MHz}$			-81		dBc
$f_{OUT} = 500 \text{ MHz}$			-80		dBc
$f_{OUT} = 950 \text{ MHz}$			-75		dBc
$f_{OUT} = 1840 \text{ MHz}$			-80		dBc
$f_{OUT} = 2650 \text{ MHz}$			-75		dBc
$f_{OUT} = 3700 \text{ MHz}$			-67		dBc
Single Tone, $f_{DAC} = 6000$ MSPS, Mode 0 (L = 1, M = 2)	-7 dBFS, shuffle enabled				
$f_{OUT} = 100 \text{ MHz}$			-85		dBc
$f_{OUT} = 500 \text{ MHz}$			-85		dBc
$f_{OUT} = 950 \text{ MHz}$			-78		dBc
$f_{OUT} = 1840 \text{ MHz}$			-75		dBc
$f_{OUT} = 2650 \text{ MHz}$			-69		dBc
Single-Tone, $f_{DAC} = 3000$ MSPS, Mode 15 (L = 8, M = 2)	-7 dBFS, shuffle enabled				
$f_{OUT} = 100 \text{ MHz}$			-87		dBc
$f_{OUT} = 500 \text{ MHz}$			-84		dBc
$f_{OUT} = 950 \text{ MHz}$			-81		dBc
Single-Band Application—Band 3 (1805 MHz to 1880 MHz)	Mode 0, $2 \times$ to $8 \times$, $f_{DAC} = 6000$ MSPS, 368.64 MHz reference clock				
SFDR Harmonics	-7 dBFS, shuffle enabled				
In-Band			-82		dBc
Digital Predistortion (DPD) Band	DPD bandwidth = data rate \times 0.8		-80		dBc
Second Harmonic			-82		dBc
Third Harmonic			-80		dBc
Fourth and Fifth Harmonic			-95		dBc
SFDR Nonharmonics	-7 dBFS, shuffle enabled	1			
In-Band			-74		dBc
DPD Band			-74		dBc
ADJACENT CHANNEL LEAKAGE RATIO					
4C-WCDMA	-1 dBFS digital backoff				
$f_{DAC} = 1200 \text{ MSPS}, \text{ Mode } 1 \text{ (L = 2, M = 4)}$	$f_{OUT} = 1840 \text{ MHz}$		-70		dBc
	$f_{OUT} = 2650 \text{ MHz}$		-68		dBc
	$f_{OUT} = 3500 \text{ MHz}$		-66		dBc
$f_{DAC} = 6000 \text{ MSPS}, \text{ Mode } 0 \text{ (L} = 1, M = 2)$	$f_{OUT} = 1840 \text{ MHz}$		-71		dBc
	$f_{OUT} = 2650 \text{ MHz}$		-66		dBc

Rev. 0 — 11/142 —

Parameter	Test Conditions/Comments	Min	Тур	Max	Unit
THIRD-ORDER INTERMODULATION DISTORTION (IMD)	Two-tone test, -7 dBFS/tone, 1 MHz spacing				
$f_{DAC} = 12000 \text{ MSPS}, \text{ Mode } 1 \text{ (L} = 2, M = 4)$	$f_{OUT} = 1840 \text{ MHz}$		-83		dBc
	$f_{OUT} = 2650 \text{ MHz}$		-85		dBc
	$f_{OUT} = 3700 \text{ MHz}$		-77		dBc
$f_{DAC} = 6000 \text{ MSPS}, \text{ Mode } 0 \text{ (L} = 1, M = 2)$	$f_{OUT} = 1840 \text{ MHz}$		-74		dBc
	$f_{OUT} = 2650 \text{ MHz}$		-72		dBc
NOISE SPECTRAL DENSITY (NSD)	0 dBFS, NSD measurement taken at 10% away from				
	f _{OUT} , shuffle off				
Single Tone, $f_{DAC} = 12000$ MSPS, Mode 1 (L = 2, M = 4)					
$f_{OUT} = 100 \text{ MHz}$			-169		dBm/Hz
$f_{OUT} = 500 \text{ MHz}$			-168		dBm/Hz
$f_{OUT} = 950 \text{ MHz}$			-166		dBm/Hz
$f_{OUT} = 1840 \text{ MHz}$			-165		dBm/Hz
$f_{OUT} = 2150 \text{ MHz}$			-164		dBm/Hz
Single Tone, $f_{DAC} = 6000$ MSPS, Mode 3 (L = 2, M = 2)					
$f_{OUT} = 100 \text{ MHz}$			-169		dBm/Hz
$f_{OUT} = 500 \text{ MHz}$			-167		dBm/Hz
$f_{OUT} = 950 \text{ MHz}$			-166		dBm/Hz
$f_{OUT} = 1840 \text{ MHz}$			-163		dBm/Hz
$f_{OUT} = 2150 \text{ MHz}$			-162		dBm/Hz
Single Tone, $f_{DAC} = 3000$ MSPS, Mode 10 (L = 8, M = 2)					
$f_{OUT} = 100 \text{ MHz}$			-166		dBm/Hz
$f_{OUT} = 500 \text{ MHz}$			-163		dBm/Hz
$f_{OUT} = 950 \text{ MHz}$			-160		dBm/Hz
SINGLE-SIDEBAND PHASE NOISE OFFSET	Loop filter component values according to Figure 89 are as follows: C1 = 22 nF, R1 = 232 Ω , C2 = 2.4 nF, C3 = 33 nF; PFD frequency = 500 MHz, f_{OUT} = 1.8 GHz, f_{DAC} = 12 GHz				
1 kHz			-97		dBc/Hz
10 kHz			-105		dBc/Hz
100 kHz			-114		dBc/Hz
600 kHz			-126		dBc/Hz
1.2 MHz			-133		dBc/Hz
1.8 MHz			-137		dBc/Hz
6 MHz			-148		dBc/Hz
DAC TO DAC OUTPUT ISOLATION	Taken using the AD9173-FMC-EBZ evaluation board				
Dual-Band— $f_{DAC} = 12000 \text{ MSPS}, \text{ Mode } 1 \text{ (L = 2, M = 4)}$					
, , , , , , , , , , , , , , , , , , , ,	$f_{OUT} = 1840 \text{ MHz}$		-77		dB
	$f_{OUT} = 2650 \text{ MHz}$		-70		dB
	$f_{OUT} = 3700 \text{ MHz}$		-68		dB

Rev. 0 — 12/142 —

絶対最大定格

表 10.

权 10.	
Parameter	Rating
ISET, FILT_COARSE, FILT_BYP,	-0.3 V to AVDD1.8 + 0.3 V
FILT_VCM	
SERDINx±	-0.2 V to SVDD1.0 + 0.2 V
SYNCOUT0±, SYNCOUT1±,	-0.3 V to DVDD1.8 + 0.3 V
RESET, TXEN0, TXEN1, IRQO,	
$\overline{\text{IRQ1}}$, $\overline{\text{CS}}$, SCLK, SDIO, SDO	
DAC0±, DAC1±, CLKIN±, CLKOUT±, FILT_FINE	-0.2 V to AVDD1.0 + 0.2 V
$SYSREF\pm$	-0.2 V to DVDD1.0 + 0.2 V
AVDD1.0, DVDD1.0, SVDD1.0 to GND	-0.2 V to +1.2 V
AVDD1.8, DVDD1.8 to GND	-0.3 V to 2.2 V
Maximum Junction Temperature (T _J) ¹	118°C
Storage Temperature Range	−65°C to +150°C
Reflow	260°C

1 動作モードによっては、周囲温度が仕様値の範囲内であっても、デバイスの動作中にジャンクション温度が最大値近くまで上昇したり、最大値を超えたりすることがあります。このような場合は、デバイスの熱を放出させるために空冷ファンやヒートシンクなどの追加的な措置が必要になることがあります。

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

リフロー・プロファイル

AD9173 のリフロー・プロファイルは、鉛フリー・デバイスに 関する JEDEC JESD20 の基準に従っています。最大リフロー温度は $260\,^{\circ}$ C です。

熱特性

熱性能は、プリント回路基板 (PCB) の設計と動作環境に直接 関連しています。PCB の熱設計には、細心の注意を払う必要が あります。

 $\theta_{\rm JA}$ は、1 立方フィートの密閉容器内で測定される、周囲温度とジャンクション温度の間の熱抵抗です。 $\theta_{\rm IC}$ は、ジャンクション温度とケース温度の間の熱抵抗です。

熱抵抗および熱特性パラメータは、さまざまな空気流速 (m/sec) と PCB 層数に対して指定されています。温度管理を適切に行って、ジャンクション温度が表 10 に示す制限値を超えないようにすることを推奨します。

JEDEC 51-12 に従い表 11 の値を使用してください。

表 11. シミュレーションによる熱抵抗と PCB 層 1

PCB Type	Airflow Velocity (m/sec)	θ_{JA}	$\theta_{\text{JC_TOP}}$	$\theta_{\text{JC_BOT}}$	Unit
JEDEC	0.0	25.3	2.4^{3}	3.0^{4}	°C/W
2s2p Board	1.0	22.6	N/A	N/A	°C/W
	2.5	21.0	N/A	N/A	°C/W
12-Layer	0.0	15.4	2.4	2.6	°C/W
PCB^2	1.0	13.1	N/A	N/A	°C/W
	2.5	11.6	N/A	N/A	°C/W

¹N/Aは適用なしを意味します。

ESD に関する注意

ESD(静電放電)の影響を受けやすいデバイスです。



電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

Rev. 0 — 13/142 —

²非 JEDEC の熱抵抗。

³ ビアなしの 1SOP PCB。

⁴7×7標準 JEDEC ビアを持つ 1SOP PCB。

ピン配置およびピン機能説明

	1	2	3	4	5	6	7	8	9	10	11	12
Α	GND	SERDIN7+	SERDIN6+	SERDIN5+	SERDIN4+	GND	GND	SERDIN3+	SERDIN2+	SERDIN1+	SERDIN0+	GND
В	GND	SERDIN7-	SERDIN6-	SERDIN5-	SERDIN4-	GND	GND	SERDIN3-	SERDIN2-	SERDIN1-	SERDIN0-	GND
С	SVDD1.0	SVDD1.0	GND	GND	SVDD1.0	DVDD1.8	SVDD1.0	SVDD1.0	GND	GND	SVDD1.0	SVDD1.0
D	SYNCOUT1+	SYNCOUT1-	DVDD1.8	TXEN1	GND	SVDD1.0	GND	TXEN0	ĪRQ0	DVDD1.8	SYNCOUT0-	SYNCOUT0+
E	DNC	DNC	DVDD1.8	SDO	SCLK	ĊS	SDIO	RESET	ĪRQ1	DVDD1.8	DNC	DNC
F	GND	GND	GND	DAVDD1.0	DVDD1.0	DVDD1.0	DVDD1.0	DVDD1.0	DAVDD1.0	GND	GND	GND
G	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND
н	SYSREF+	SYSREF-	AVDD1.0	AVDD1.0	AVDD1.0	FILT_FINE	FILT_ COARSE	AVDD1.0	AVDD1.0	AVDD1.0	GND	CLKIN-
J	GND	DNC	GND	GND	GND	AVDD1.0	FILT_BYP	GND	GND	GND	GND	CLKIN+
ĸ	CLKOUT+	GND	AVDD1.8	DNC	AVDD1.8	FILT_VCM	AVDD1.8	GND	GND	AVDD1.8	GND	GND
L	CLKOUT-	GND	AVDD1.8	GND	GND	AVDD1.8	AVDD1.8	GND	GND	AVDD1.8	GND	ISET
М	GND	AVDD1.0	GND	DAC1+	DAC1-	GND	GND	DAC0-	DAC0+	GND	AVDD1.0	GND
DN		OG SUPPLY OG SUPPLY CONNECT		S INPUT =±/SYNCOUTx RDES SUPPL	± 1	.0V DIGITAL S .0V D/A SUPP .8V DIGITAL S	LY		LOOP FILTE OUTPUTS CK PINS	R PINS	CMOS I/O	CE

図 2. ピン配置{D/A をデジタル-アナログに変更}

表 12. ピン機能の説明

Pin No.	Mnemonic	Description
1.0 V Supply		
H3 to H5, H8 to H10, J6, M2, M11	AVDD1.0	1.0 V クロックおよびアナログ電源。これらのピンは、クロック・レシーバー、クロック分配部、オンチップ DAC クロック逓倍器、および DAC アナログ・コアに電源を供給します。これらのピンにはクリーンな電源レール源が必要です。
F5 to F8	DVDD1.0	1.0 V デジタル電源。これらのピンは、DAC デジタル回路に電源を供給します。 これらのピンにはクリーンな電源レール源が必要です。
F4, F9	DAVDD1.0	1.0 V D/A 電源。これらのピンは DVDD1.0 電源と電源レールを共有できますが(電気的に接続)、これら 2 本のピンの絶縁を強化するために、PCB レイアウト時に別々の電源プレーンとデカップリング・コンデンサが必要です。これらのピンにはクリーンな電源レール源が必要です。
C1, C2, C5, C7, C8, C11, C12, D6	SVDD1.0	JESD204B データ・インターフェースへの 1.0V SERDES 電源。これらのピンには クリーンな電源レール源が必要です。
1.8 V Supply		
K3, K5, K7, K10, L3, L6, L7, L10	AVDD1.8	オンチップ DAC クロック逓倍器と DAC アナログ・コアへの 1.8 V アナログ電源。これらのピンにはクリーンな電源レール源が必要です。
C6, D3, D10, E3, E10	DVDD1.8	JESD204B データ・インターフェースおよびシリアル・ポート・インターフェース (SPI) を含むその他の入出力回路への 1.8 V デジタル電源。これらのピンにはクリーンな電源レール源が必要です。

Rev. 0 — 14/142 —

Pin No.	Mnemonic	Description
Ground		
A1, A6, A7, A12, B1, B6, B7, B12, C3, C4, C9, C10, D5, D7, F1 to F3, F10 to F12, G1 to G12, H11, J1, J3 to J5, J8 to J11, K2, K8, K9, K11, K12, L2, L4, L5, L8, L9, L11, M1, M3, M6, M7, M10, M12	GND	デバイス共通グラウンド。
RF Clock		
J12	CLKIN+	正のデバイス・クロック入力。このピンは、DAC PLL がオンになっている時のオンチップ DAC クロック逓倍器 REFCLK へのクロック入力です。このピンは、DAC PLL がオフになっている時の DAC サンプル・クロックまたはデバイス・クロック(DACCLK)へのクロック入力でもあります。この入力は AC カップリングしてください。このピンと CLKIN-の間には内部 $100~\Omega$ 抵抗が組み込まれています。
H12	CLKIN-	負のデバイス・クロック入力。
K1	CLKOUT+	正のデバイス・クロック出力。このピンは分周された DACCLK のクロック出力で、DAC PLL がオンとオフの両方で使用できます。分周比は 1、2、または 4 です。
L1	CLKOUT-	負のデバイス・クロック出力。
System Reference		
H1	SYSREF+	正のシステム・リファレンス入力。このピンはACカップリングすることを推奨しますが、DCカップリングとすることもできます。DCコモンモード電圧については表7を参照してください。
H2	SYSREF-	負のシステム・リファレンス入力。このピンは AC カップリングすることを推奨しますが、DC カップリングとすることもできます。DC コモンモード電圧については表7を参照してください。
On-Chip DAC PLL Loop Filter		
Н6	FILT_FINE	オンチップ DAC クロック逓倍器と PLL 精密ループ・フィルタ入力。
H7	FILT_COARSE	オンチップ DAC クロック逓倍器と PLL 粗ループ・フィルタ入力。
J7	FILT_BYP	オンチップ DAC クロック逓倍器と LDO バイパス。
K6	FILT_VCM	オンチップ DAC クロック逓倍器と VCO コモンモード入力。
SERDES Data Bits		
A2	SERDIN7+	SERDES データのビット7、正。
B2	SERDIN7-	SERDES データのビット7、負。
A3	SERDIN6+	SERDES データのビット 6、正。
В3	SERDIN6-	SERDES データのビット 6、負。
A4	SERDIN5+	SERDES データのビット 5、正。
B4	SERDIN5-	SERDES データのビット 5、負。
A5	SERDIN4+	SERDES データのビット 4、正。
B5	SERDIN4-	SERDES データのビット 4、負。
A8	SERDIN3+	SERDES データのビット 3、正。
B8	SERDIN3-	SERDES データのビット 3、負。
A9	SERDIN2+	SERDES データのビット 2、正。
B9	SERDIN2-	SERDES データのビット 2、負。
A10	SERDIN1+	SERDES データのビット 1、正。
B10	SERDIN1-	SERDES データのビット 1、負。
A11	SERDIN0+	SERDES データのビット 0、正。
B11	SERDIN0-	SERDES データのビット 0、負。
Sync Output		
D12	SYNCOUT0+	正同期(アクティブ・ロー)出力信号、チャンネル・リンク 0。このピンは LVDS または CMOS のどちらかを選択できます。
D11	SYNCOUT0-	負同期(アクティブ・ロー)出力信号、チャンネル・リンク 0。このピンは LVDS または CMOS のどちらかを選択できます。
D1	SYNCOUT1+	正同期(アクティブ・ロー)出力信号、チャンネル・リンク 1。このピンは LVDS または CMOS のどちらかを選択できます。
D2	SYNCOUT1-	負同期(アクティブ・ロー)出力信号、チャンネル・リンク 1。このピンは LVDS または CMOS のどちらかを選択できます。

Rev. 0 — 15/142 —

Pin No.	Mnemonic	Description
Serial Port Interface		
E4	SDO	シリアル・ポート・データ出力(DVDD1.8 基準の CMOS レベル)。
E7	SDIO	シリアル・ポート・データ入出力(DVDD1.8 基準のCMOS レベル)。
E5	SCLK	シリアル・ポート・クロック入力(DVDD1.8 基準の CMOS レベル)。
E6	CS.	シリアル・ポート・チップ・セレクト、アクティブ・ロー (DVDD1.8 基準の CMOS レベル)。
E8	RESET	リセット、アクティブ・ロー(DVDD1.8 基準の CMOS レベル)。
Interrupt Request		
D9	ĪRQ0	割込み要求 0。このピンはオープン・ドレインのアクティブ・ロー出力です (DVDD1.8 基準の CMOS レベル)。非アクティブ時にこのピンがフロート状態に ならないように、DVDD1.8 にはプルアップ抵抗を接続してください。
E9	ĪRQ1	割込み要求 1。このピンはオープン・ドレインのアクティブ・ロー出力です (DVDD1.8 基準の CMOS レベル)。非アクティブ時にこのピンがフロート状態に ならないように、DVDD1.8 にはプルアップ抵抗を接続してください。
CMOS Input/Outputs		
D8	TXEN0	DAC0 の送信をイネーブル。CMOS レベルは DVDD1.8 基準で決定されます。
D4	TXEN1	DAC1 の送信をイネーブル。CMOS レベルは DVDD1.8 基準で決定されます。
DAC Analog Outputs		
M9	DAC0+	DAC0 の正の電流出力。
M8	DAC0-	DACO の負の電流出力。
M4	DAC1+	DAC1 の正の電流出力。
M5	DAC1-	DAC1 の負の電流出力。
Reference		
L12	ISET	デバイス・バイアス電流設定ピン。このピンには 5 kΩ 抵抗を接続します。なるべく許容誤差 0.1 %、 ± 25 ppm/°C の抵抗を使用してください。
Do Not Connect E1, E2, E11, E12, J2, K4	DNC	接続なし。これらのピンには接続しないでください。

Rev. 0 — 16/142 —

代表的な性能特性




図 3. 第 2 高調波(dBc)と fout - 異なるデジタル・スケール (モード 0) での関係: 6 GHz DAC サンプル・レート、チャンネル・インターポレーション 2x、メイン・インターポレーション 8x




図 4. 第 3 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 0) での関係: 6 GHz DAC サンプル・レート、チャンネル・インターポレーション 2x、メイン・インターポレーション 8x




図 5. 最悪スプリアス(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 0) での関係: 6 GHz DAC サンプル・レート、チャンネル・インターポレーション 2x、メイン・インターポレーション 8x




図 6. 第 2 高調波(dBc)と fout - 異なるデジタル・スケール (モード 1) での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 4x、 メイン・インターポレーション 8x




図 7. 第 3 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 1) での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 4x、 メイン・インターポレーション 8x




図 8. 最悪スプリアス(dBc)と f_{OUT} - 異なる f_{DAC} (全モード)での 関係: 0 dB デジタル・スケール

Rev. 0 - 17/142 -




図 9. 第 2 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 2) での関係: 12 GHz DAC サンプル・レート、 チャンネル補間 4x、メイン補間 8x




図 10. 第 3 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 2)での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 4×、 メイン・インターポレーション 8×




図 11. 最悪スプリアス(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 2)での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 4x、 メイン・インターポレーション 8x




図 12. 第 2 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 17)での関係: 3.4 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 1x、11 ビット分解能




図 13. 第 3 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 17)での関係: 3.4 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 1x、11 ビット分解能




図 14. 最悪スプリアス(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 17)での関係: 3.4 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 1x、11 ビット分解能

Rev. 0 — 18/142 —




図 15. 第 9 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 2) での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 12x




図 16. 第 3 高調波(dBc)と f_{OUT} - 異なるデジタル・スケール (モード 9)での関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 12x




図 17. IMD3 と f_{OUT} - 異なるデジタル・スケール(モード 0)での 関係: 6 GHz DAC サンプル・レート、 チャンネル・インターポレーション 2x、 メイン・インターポレーション 8x、1 MHz トーン間隔




図 18. IMD3 と f_{OUT} - 異なる f_{DAC} (モード 0) での関係: チャンネル・インターポレーション 2x、メイン・インターポレーション 8x、1 MHz トーン間隔




図 19. IMD3 と f_{OUT} - 異なるデジタル・スケール(モード 1)での 関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 4x、 メイン・インターポレーション 8x、1 MHz トーン間隔




図 20. IMD3 と f_{OUT} - 異なる f_{DAC}(モード 1)での関係: チャンネル・インターポレーション **4x**、 メイン・インターポレーション **8x**、1 MHz トーン間隔、 -7 dB デジタル・スケール

Rev. 0 — 19/142 —




図 21. IMD3 と f_{OUT} - 異なるデジタル・スケール(モード 2)での 関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション $4\mathbf{x}$ 、 メイン・インターポレーション $8\mathbf{x}$ 、1 MHz トーン間隔




図 22. IMD3 と f_{OUT} - 異なる f_{DAC}(モード 2)での関係: チャンネル・インターポレーション 4x、 メイン・インターポレーション 8x、1 MHz トーン間隔




図 23. IMD3 と f_{OUT} - 異なるデジタル・スケール(モード 17)での 関係: 3.4 GHz DAC サンプル・レート、チャンネル・インターポレーション 1x、メイン・インターポレーション 1x、1 MHz トーン間隔、11 ビット分解能




図 24. IMD3 と f_{OUT} - 異なるデジタル・スケール(モード 9) での 関係: 12 GHz DAC サンプル・レート、 チャンネル・インターポレーション 1x、 メイン・インターポレーション 12x、1 MHz トーン間隔




図 25. 70 MHz で測定したシングル・トーン NSD と f_{OUT} - 11796.48 MHz f_{DAC}、16 ビット分解能、 シャッフル・オフとシャッフル・オン




図 26. 70 MHz で測定したシングル・トーン NSD と f_{OUT} - 異なる f_{DAC} での関係: 16 ビット分解能、シャッフル・オン

Rev. 0 — 20/142 —




図 27. f_{OUT} から 10 % のオフセットで測定したシングル・トーン NSD と f_{OUT} - 異なる f_{DAC} での関係: 16 ビット分解能、 シャッフル・オン




図 28. 70 MHz で測定したシングル・トーン NSD と f_{OUT} - 11796.48 MHz f_{DAC}、12 ビット分解能、 シャッフル・オフとシャッフル・オン




図 29. 70 MHz で測定したシングル・トーン NSD と f_{OUT} - 異なる f_{DAC} での関係: 12 ビット分解能、シャッフル・オン




図 30. f_{OUT} から 10 % のオフセットで測定したシングル・トーン NSD と f_{OUT} - 異なる f_{DAC} での関係: 12 ビット分解能、 シャッフル・オン




図 31.70 MHz で測定したシングル・トーン NSD と f_{OUT} - 3.4 GHz f_{DAC}、11 ビット分解能、 シャッフル・オフとシャッフル・オン




図 32. f_{OUT} から 10 % のオフセットで測定したシングル・トーン NSD と f_{OUT} - 3.4GHz f_{DAC} 、11 ビット分解能、シャッフル・オン

Rev. 0 — 21/142 —




図 33. 単側波帯(SSB)位相ノイズと f_{OUT} オフセット -異なる PFD 周波数での関係: f_{DAC} = 12 GHz、f_{OUT} = 1.8 GHz、 PLL オン、PLL リファレンス・クロック = 500 MHz




図 34. DNL - I_{OUTFS} = 26 mA、16 ビット分解能




図 35. INL - I_{OUTFS} = 26 mA、16 ビット分解能




図 36. DNL - I_{OUTFS} = 20 mA、16 ビット分解能




図 37. INL - I_{OUTFS} = 20 mA、16 ビット分解能




図 38. DNL - I_{OUTFS} = 15.6 mA、16 ビット分解能

Rev. 0 — 22/142 —




図 39. INL - I_{OUTFS} = 15.6 mA、16 ビット分解能




図 40. DNL - I_{OUTFS} = 20 mA、12 ビット分解能




図 41. INL - I_{OUTFS} = 20 mA、12 ビット分解能




図 42. DNL - I_{OUTFS} = 20 mA、11 ビット分解能




図 43. INL - I_{OUTFS} = 20 mA、11 ビット分解能

Rev. 0 — 23/142 —

用語の定義

積分非直線性 (INL)

INL は、ゼロとフルスケールを結ぶ直線により決定される理論 出力と実際のアナログ出力との最大誤差です。

微分非直線性(DNL)

DNLは、デジタル入力コードでの1LSBの変化に対応するアナログ値の変化の測定値で、フルスケールで正規化したものです。

オフセット誤差

オフセット誤差は、出力電流と理想値である 0 mA の間の差です。全入力ビットが 0 の場合、DACx+ の出力が 0 mA となり、全入力ビットが 1 の場合、DACx- の出力が 0 mA となることが予想されます。

ゲイン誤差

理論出力範囲と実際の出力範囲の差をいいます。実際の幅は、 入力がその最小コードにあるときの出力と、入力がその最大コードにあるときの出力の差によって決定されます。

出力コンプライアンス範囲

出力コンプライアンス範囲は、電流出力型 DAC の出力における許容電圧範囲です。最大コンプライアンス値を超えて動作させると、出力段の飽和またはブレークダウンにより性能に非直線性が生じることがあります。

温度ドリフト

温度ドリフトは、周囲温度(25 °C)時の値から T_{MIN} または T_{MAX} の時の値までの最大変化として規定されます。オフセットとゲインのドリフトは、1 °C あたりのフルスケール・レンジ (FSR) の百万分率で表されます。リファレンスのドリフトは、1 °C あたりの百万分率で表されます。

セトリング時間

出力が最終値を中心とする規定誤差範囲内に到達するまでに要する時間で、出力変化の開始から測定します。

スプリアスフリー・ダイナミック・レンジ (SFDR)

SFDR は、DAC の DC からナイキスト周波数までの範囲における、出力信号のピーク振幅とピーク・スプリアス信号との差です(デシベル単位)。通常、この帯域内のエネルギーはインターポレーション・フィルタによって除去されます。したがってこの仕様は、インターポレーション・フィルタの効果と、他の寄生カップリング経路が DAC 出力に及ぼす影響を定義します。

S/N 比 (SNR)

SNR は、ナイキスト周波数未満のすべてのスペクトル成分(最初の 6 つの高調波と DC を除く)の rms 総和に対する測定出力信号 rms 値の比率です。SNR の単位はデシベルです。

インターポレーション・フィルタ

DAC へのデジタル入力をインターポレーション・レート (fDATA) の倍数でサンプリングした場合は、fDATA/2 付近に急峻な遷移帯域を持つデジタル・フィルタを構成できます。これにより、出力データ・レート (fDAC) 付近に通常現れるイメージを大幅に抑制することができます。

チャンネル・データパス

チャネライザーと呼ばれることもあるチャンネル・データパスは、チップ内の加算ノードの前に置かれる複素データ用のチャンネル・データパスで、選択した動作モードに応じて使用したりバイパスしたりすることができます。これらのチャネライザーを使用する場合は、複素データ入力が必要です。チャンネル・データパスには、個別に制御されるオプションのゲイン段とチャンネル NCO がチャンネルごとに含まれています。また、選択可能なチャンネル・インターポレーション・ブロックもあり、これは選択した動作モードに応じて構成を設定できます(すべてのチャンネル・インターポレーション・ブロックについて同じ構成)。

メイン・データパス

メイン・データパスとは、チップ内の加算ノードからそれぞれのメイン DAC アナログ・コアまでのデジタル・データパス部分を言います。これらの各メイン・データパスには、オプションのPA 保護ブロックが含まれていますが、この保護ブロックには、伝送パス内のパワー・アンプを損傷させてしまう前に DAC 出力をミュートするためのランプアップ/ダウン・ゲイン段ブロックへのフィード・フォワードが組み込まれています。また、選択可能なメイン・インターポレーション・ブロックがあり、選択した動作モードに応じて構成を設定することができます(どちらのメイン・インターポレーション・ブロックについても同じ構成)。各メイン・データパスには個別に設定可能なメイン NCO も含まれており、動作モードに応じオプションで使用することができます。

隣接チャンネル漏れ率 (ACLR)

ACLR は、チャンネル内測定電力と隣接チャンネル測定電圧の比を搬送波基準のデシベル単位 (dBc) で表した値です。

調整 DAC 更新レート

調整 DAC 更新レートは、最小インターポレーション係数で除した DAC 更新レートです。複数のインターポレーション係数を持つ DAC では、明確化のために、それぞれのインターポレーション係数ごとに調整 DAC 更新レートを設定することができます。

物理(PHY)レーン

物理レーン x とは SERDINx± のことを言います。

論理レーン

論理レーン x とは、クロスバー・ブロック(レジスタ $0x308 \sim$ レジスタ 0x30B)によりオプションでリマップされた物理レーンのことを言います。

リンク・レーン

リンク・レーン x とは、リンクごとに考慮される論理レーンを言います。リンク 0 (レジスタ 0x300、ビット 2=0) をページングするときは、リンク・レーン x= 論理レーン x です。リンク 1 (レジスタ 0x300、ビット 2=1、デュアル・リンクのみ)をページングするときは、リンク・レーン x= 論理レーン x+4です。

Rev. 0 — 24/142 —

動作原理

AD9173 は、サブクラス 0 およびサブクラス 1 の動作に準拠した高速 JESD204B SERDES インターフェースを持つ 16 ビットのデュアル RF DAC です。AD9173 の機能ブロック図を図 1 に示します。各 DAC コアには、個別にバイパス可能な 3 個のチャネライザーが組み込まれています。これらのチャネライザーは、1 チャンネルあたり最大 1.54 GSPS のレートの複素データ入力をサポートしています。8 個の高速シリアル・レーンは、最大15.4 Gbps でチャンネル・データパスにデータを伝送します。JESD204B インターフェースは、選択したモード構成に応じて、シングルリンクとデュアルリンク両方の動作モードをサポートします。LVDS インターフェースや CMOS インターフェースと比べて、SERDES インターフェースを使用した場合は、ピン数、ボード・レイアウト、デバイスへの入力クロック条件などを簡素化することができます。

入力データ用のクロックは、DAC クロックまたは(JESD204B 仕様により要求される)デバイス・クロックから得られます。このデバイス・クロックは、オンチップ PLL が DAC クロックを作成するために使用する PLL リファレンス・クロックか、直接接続された高忠実度の外部 DAC サンプリング・クロックをソースにして作成できます。このデバイスは、必要な入力データ・レートに応じて、1 リンクあたり 1、2、3、4、または 8 レーンのモードで動作するように構成できます。

AD9173 のデジタル・データパスは、バイパス可能な (1x) インターポレーション・モードをチャンネル・データパスとメイン・データパスの両方に提供します。さらに、選択したモードに応じ、チャンネル・データパス用の $2\times$, $3\times$, $4\times$, $6\times$, $8\times$ インターポレーション・オプションと、メイン・データパス用の $2\times$, $4\times$, $6\times$, $8\times$, $12\times$ インターポレーション・オプションもあります。使用可能な各種 JESD204B モードの概要とそれぞれのインターポレーション・オプションについては、表 13 を参照してください。

NCO は、SPI を介して設定するか SERDES インターフェースとデジタル・データパスからのデジタル・データを使って設定することができる DC 値入力を使い、NCO オンリー・モードでのみ動作させることができます。3 つのチャネライザー・データパスの終点では、加算ノードが、最大 1.54 GSPS で 3 つのデータパスを 1 つにまとめて、それぞれのデジタル機能オプション用メイン DAC データパスに渡します。

それぞれのメイン DAC データパスには、オプションのパワー・アンプ (PA) 保護ブロック、メイン・データパス・インターポレーション・ブロック、オプションのモジュラス機能を備えたメイン NCO、および PA 保護ブロックから入力されるランプアップ/ランプダウン・ゲイン・ブロックが組み込まれています。さらに、オプションのキャリブレーション・トーン機能と、メイン NCO ブロックの一部である 4 つの変調器スイッチ・モードがあります。

AD9173 はマルチチップ同期が可能で、複数の DAC を同期するとともに、DAC のために一定かつ確定的な遅延(遅延ロック)のパスを確立することができます。各 DAC の遅延は、あるリンクの確立から次のリンクの確立まで、DAC の数クロック・サイクル内に収まる一定の値に止まります。外部アライメント信号(SYSREF±)は、AD9173 を JESD204B サブクラス1 に準拠したデバイスにします。システム内では、複数の SYSREF±信号処理モードを使用できます。

SPI はさまざまな機能ブロックを構成して、それらのステータスをモニタします。デバイスを正常に動作させるには、さまざまな機能ブロックとデータ・インターフェースを特定のシーケンスでセットアップする必要があります(スタートアップ・シーケンスのセクションを参照)。JESD204B リンクは単純な初期化ルーチンによってセットアップします。このルーチンは、評価ボードのソフトウェア・サポートに含まれています。

このデータシートには、AD9173 のさまざまなブロックについての詳細が記載されています。以下では、JESD204B インターフェース、制御パラメータ、およびデバイスのセットアップとモニタに使用するさまざまなレジスタについて説明します。推奨スタートアップ・ルーチンを実行すれば、信頼性の高いデータ・リンクが設定されます。

Rev. 0 — 25/142 —

表 13. JESD204B がサポートする動作モードとインターポレーションの組み合わせ

	1	04B Operation	Modes		Channel Datapath		Main DAC Datapath	
Application	Link Modes	JESD204B Modes	Lanes per Link	Channels per DAC	Maximum Channel Data Rate (MSPS) ¹	Channel Interpolations	Main Datapath Interpolations	Maximum DAC Rate (GSPS) ²
Single-Channel, 375 MHz (N = 16 Bits)	Single, dual	0	1	1	385	2× 4×, 6×	8× 6×, 8×	6.16 12.6
Dual-Channel, 375 MHz (N = 16 Bits)	Single, dual	1	2	2	385	4×, 6×	6×, 8×	12.6
Triple-Channel, 375 MHz (N = 16 Bits)	Single, dual	2	3	3	385	4×, 6×	6×, 8×	12.6
Single Channel, 500 MHz (N = 12 Bits, NP = 12 Bits)	Single, dual	5	1	1	513	2× 3×	6× 6×, 8×	6.16 12.6
Dual Channel, 500 MHz (N = 12 Bits, NP = 12 Bits)	Single, dual	6	2	2	513	3×	6×, 8×	12.6
Single Channel, 750 MHz (N = 16 Bits)	Single, dual	3	2	1	770	1× 2×, 3×	8× 6×, 8×	6.16 12.6
Dual Channel, 750 MHz (N = 16 Bits)	Single, dual	4	4	2	770 385	2×, 3× 4×	6×, 8× 8×	12.6 12.6
Dual Channel, 187 MHz (N = 16 Bits)	Single, dual	7	1	2	192.5	8×	6×, 8×	12.6
Single Channel, 1230 MHz, Dual Tx Cable (N = 16 Bits)	Single, dual	8, 9	4	1	1230	1×	8×, 12×	12.6
Single Channel, 1500 MHz, Dual Tx Cable (N = 11 Bits, NP = 16 Bits)	Single, dual	13, 14	4	1	1540	1×	2×, 4×	6.16
Wideband, 3 GHz (N = 11 Bits, NP = 16 Bits)	Single	15, 16	8	1	3080	1×	1×	3.08
Wideband, 3.4 GHz (N = 11 Bits, NP = 12 Bits)	Single	17	8	1	3400	1×	1×	3.4

[「]最大データ・レートは、表7に示す最大レーン・レートに基づいて計算されます。データ・レートは次式に基づいて計算されます: レーン・レート= $(10/8) \times NP \times$ データ・レート× (M/L)。ここで、NP、M、およびLの値は選択したモードにより異なります。

Rev. 0 — 26/142 —

²モードごとの最大 DAC レートは、表 3 に示すように、使用する構成の電圧許容値とレーン・レートによって異なります。実現可能な最大レーン・レートは表 7 に示すとおりです。

シリアル・ポートの動作

シリアル制御ポートは柔軟な同期シリアル通信ポートで、業界標準のさまざまなマイクロコントローラやマイクロプロセッサとのインターフェースを容易に形成することができます。シリアル入出力ポートは、Motorola, Inc. の SPI と Intel® の SSR の両方のプロトコルを含むほとんどの同期転送フォーマットに使用できます。このインターフェースを使用すれば、AD9173 を構成するすべてのレジスタへの読出しアクセスと書込みアクセスが可能です。MSB ファーストまたは LSB ファーストの転送フォーマットがサポートされています。シリアル・ポート・インターフェースは、4 線式または 3 線式のインターフェースとして構成可能で、3 線式の場合は入力と出力が 1 つのピン入出力(SDIO)を共有します。



図 44. シリアル・ポート・インターフェース・ピン (144 ボール BGA ED)

AD9173 での通信サイクルには 2 つのフェーズがあります。フェーズ 1 は命令サイクル(デバイスへの命令バイトの書込み)で、最初の 16 個の SCLK 立上がりエッジに同期されます。命令ワードは、通信サイクルのフェーズ 2 である転送サイクルに関する情報を含む、シリアル・ポート・コントローラを提供します。フェーズ 1 の命令は、後に続くデータ転送が読出しか書込みかを、データ転送の開始レジスタ・アドレスとともに定義します。

CS ピンがロジック・ハイからロジック・ローに変わると、シリアル・ポート・タイミングが命令サイクルの初期状態にリセットされます。この状態から、次の 16 個の立上がり SCLK エッジが、現在の入出力動作の命令ビットを表します。

残りの SCLK エッジは、通信サイクルのフェーズ 2 用です。フェーズ 2 は、デバイスとシステム・コントローラ間における実際のデータ転送です。通信サイクルのフェーズ 2 では、1 つまたは複数のデータ・バイトが転送されます。転送サイクルで N バイトのデータを転送するには、 $8 \times N$ 個の SCLK サイクルが必要です。レジスタは、各転送バイトの最後のビットが書き込まれると直ちに変化しますが、周波数チューニング・ワード (FTW) と NCO 位相オフセット用のものは、周波数チューニング・ワード要求ビット (DDSM_FTW_LOAD_REQ) またはDDSC_FTW_LOAD_REQ) がセットされた場合のみ変化します。

データ・フォーマット

命令バイトには、表14に示す情報が含まれています。

表 14. シリアル・ポート命令ワード

I15 (MSB)	I[14:0]
R/\overline{W}	A[14:0]

命令ワードのビット 15 である $R\overline{W}$ は、命令ワード書込み後に 読出し転送を行うか書込み転送を行うかを決定します。 ロジック 1 は読出し動作であることを示し、ロジック 0 は書込み動作 であることを示します。

命令ワードの $A14 \sim A0$ 、つまりビット $I14 \sim ビット I0$ は、通信サイクルのデータ転送部分でアクセスされるレジスタを決定します。マルチバイト転送の場合は A [14:0] が開始アドレスです。残りのレジスタ・アドレスは、アドレス・インクリメント・ビットに基づき、デバイスによって生成されます。アドレス・インクリメント・ビットがハイに設定されると(レジスタ0x000、ビット 5 とビット 2)、A [14:0] でマルチバイト 5 PI 書込みが開始されて、8 ビットの送信/受信ごとに 1 ずつインクリメントされます。アドレス・インクリメント・ビットを 0 に設定すると、アドレスは 8 ビットごとに 1 ずつデクリメントされていきます。

シリアル・ポート・ピンの説明 シリアル・クロック(SCLK)

シリアル・クロック・ピンは、デバイスとやり取りするデータを同期して、内部ステート・マシンを実行します。SCLK の最大周波数は80 MHzです。すべてのデータ入力は、SCLK の立上がりエッジでレジスタに取り込まれます。すべてのデータはSCLK の立下がりエッジで出力されます。

チップ・セレクト(CS)

通信サイクルはアクティブ・ロー入力で開始され、制御されます。

CS は、同じシリアル通信ライン上の複数のデバイスを使用することを可能にします。この入力がハイの時は、SDIO ピンが高インピーダンス状態になります。通信サイクル時は、チップ・セレクトがローになっていなければなりません。

シリアル・データ入出力(SDIO)

このピンは双方向データ・ラインです。4線モードでは、このピンがデータ入力として機能し、SDOがデータ出力として機能します。

シリアル・ポート・オプション

シリアル・ポートは、MSB ファーストと LSB ファースト両方のフォーマットをサポートしています。この機能は、LSB ファースト・ビット (レジスタ 0x000 のビット 6 とビット 1) によって制御されます。デフォルトは MSB ファーストです (LSBFIRST ビット=0)。


LSB ファースト・ビット = 0 (MSB ファースト) の場合は、命令データ・ビットを MSB から LSB に書き換える必要があります。 R/W の後には A [14:0] が命令ワードとして続きます。 D [7:0] はデータ・ワードです。 LSB ファースト・ビット = 1 (LSB ファースト) の場合は、この逆になります。A [0:14] の後には R/W が続き、さらにその後には D [0:7] が続きます。

シリアル・ポートは 3 線式または 4 線式のインターフェースをサポートしています。SDO アクティブ・ビット = 1 (レジスタ0x000、ビット4とビット3) のときは、入力ピン (SDIO) と出力ピン (SDO) が別になっている 4 線式インターフェースが使われます。SDO アクティブ・ビット = 0 の場合は SDO ピンを使わず、SDIO ピンを入力と出力の両方に使用します。

Rev. 0 — 27/142 —


命令サイクルに続く最初のデータ転送Dード後に、複数のデータ転送サイクル(8個の SCLK)用に \overline{CS} ピンをローに保つことによって、マルチバイト転送を行うこともできます。命令サイクルに続く最初の 8個の SCLK は、命令サイクルで提供されたレジスタの読出しまたは書込みを行います。その後の 8 SCLK サイクルごとにアドレスはインクリメントまたはデクリメントされ、新しいレジスタの読出し/書込みが行われます。アドレスの方向は、ADDRINC または $ADDRINC_M$ (レジスタ Ox0000 のビット 5 とビット 2)を使用して設定できます。ADDRINC または ADDRINC または ADDRINC または $ADDRINC_M$ が 1 $Oxstyre{SCM}$ が 1 $Oxstyre{SCM}$ が 0 $Oxstyre{SCM}$ が 1 $Oxstyre{SCM}$ が 2 $Oxstyre{SCM}$ が 1 $Oxstyre{SCM}$ が 2 $Oxstyre{SCM}$ が 1 $Oxstyre{SCM}$ が 2 $Oxstyre{SCM}$ の $Oxstyre{SCM}$ が 2 $Oxstyre{SCM}$ が 2 O

混乱を避けるため、また、デバイス間の一貫性を確保するために、チップは、アドレス・フェーズ後の最初のニブルをテストして 2 番目のニブルを無視します。このテストは LSB ファースト・ビットとは関係なく行われ、ソフト・リセット・ビット (レジスタ 0x000 のビット 0 とビット 7) の後にクロック・サイクルが追加されていることを確認します。最初のニブルに対するこのテストは、レジスタ 0x000 への書込み時にのみ行われます。



DATA BIT n - 1

図 47. シリアル・ポート・レジスタの読出しタイミング図



SDIO -

DATA BIT n

Rev. 0 — 28/142 —

JESD204B シリアル・データ・インターフェース

JESD204B の概要

AD9173 には、データ受信用に 8 個の JESD204B データ・ポート があります。この 8 個の JESD204B ポートは、1 つのシステム・リファレンス(SYSREF±)とデバイス・クロック (CLKIN±)を使用するシングルまたはデュアル JESD204B リンクの一部として構成できます。

JESD204B シリアル・インターフェース・ハードウェアは、物理層、データ・リンク層、トランスポート層の 3 層で構成されています。以下のセクションでは、インターフェースのあらゆる側面を構成するための情報を含め、これらのハードウェア部分について説明します。AD9173 のシリアル・データ・インターフェースに実装されている通信層を図 49 に示します。これらの部分は、クロックを復元し、デバイスのそれぞれのデジタル信号チャネライザーへデータを送る前に、それらデータのシリアル化解除、スクランブリング解除、およびフレーミング解除を行います。

物理層はトランスミッタ(Tx)とレシーバー(Rx)の間に信頼できるチャンネルを確立し、データ・リンク層はデータのパッキングを解除してオクテットに戻し、さらにスクランブリングを解除する役割を果たします。トランスポート層は、スクランブリングが解除された JESD204B フレームを受け取って、それを DAC サンプルに変換します。

いくつかの JESD204B パラメータ(L、F、K、M、N、NP、S、HD)は、データのパック方法を定義し、シリアル・データをサンプルに変える方法をデバイスに指示します。これらのパラメータの詳しい定義は、トランスポート層のセクションに示します。AD9173 には、スクランブリング解除オプションもあります(詳細についてはスクランブリング解除のセクションを参照)。AD9173 では、12 ビット・パッキング・モード(NP = 12、N = 11 または 12)を使い 16 ビット分解能機能を必要としないアプリケーション用に、このデバイスで実現可能な最大データ・レートを増やすことができます。

AD9173 には、さまざまな用途用に複数のシングルリンク・モード・オプションとデュアルリンク・モード・オプションがあります。これらのモードとそれぞれの JESD204B リンク・パラメータを、表 15 と表 16 に示します。

チャンネル・データパスとメイン・データパスにはさまざまなインターポレーションの組み合わせを使用することができます。また、選択した JESD204B モードに応じてシングルリンク・オプションとデュアルリンク・オプションが使用できます。使用可能なリンクと、インターポレーションの組み合わせを表 13 に示します。

AD9173 には 2 つの DAC 出力がありますが、オンチップで複素信号の処理を行うために、1× を超える合計インターポレーションを使用する場合、JESD204B パラメータ M で表されるコンバータ数には、1 リンクあたりに必要なデータの複素サブチャンネル数が反映されます。デバイスへの送信に必要な 1 リンクあたりのデータの複素サブチャンネル数は、選択した動作モードで使用するチャネライザーの数によっても異なります。チャネライザー・データパスをバイパスして(チャンネル・インターポレーションを 1× に設定)メイン・データパス・インターポレーションを 1× に設定)メイン・データのス・インターポレーションを 1× に設定した場合、コンバータ数(M)には、その動作モードで使われる 1 リンクあたりの実際のコンバータ数が反映されます。この場合、複素データは必要ありません。

特定の JESD204B 動作モードでは、以下の関係が成り立ちます。 合計インターポレーション = チャンネル・インターポレーション× メイン・インターポレーション

データ・レート= DAC レート/合計インターポレーション レーン・レート= $(M/L) \times NP \times (10/8) \times データ・レート$ ここで、

 ν ーン・ ν ー λ は 3 Gbps \sim 15 Gbps の範囲でなければなりません。

M、L、NP は、選択した JESD204B 動作モードに対する JESD204B リンク・パラメータです。

レーン同期の実現と回復は重要です。トランスミッタへのインターフェースを簡素化するために、AD9173 はそれぞれのJESD204B リンクに対してマスター同期信号を指定します。SYNCOUT0±ピンと SYNCOUT1±ピンは、各リンク上のすべてのレーンのマスター信号として使用します。リンク内のいずれかのレーンで同期が失われた場合は、そのリンクの同期信号を介してトランスミッタに再同期要求が送られます。トランスミッタはデータの送信を停止し、代わりにそのリンク内のすべてのレーンに同期文字を送信します。送信は、再同期が確立されるまで続けられます。




図 49. シリアル・リンク・レシーバーの機能ブロック図

Rev. 0 – 29/142 –

AD9173

表 15. シングルリンク JESD204B 動作モード

		Single-Link JESD204B Modes													
Parameter	0	1	2	3	4	5	6	7	8	9	13	14	15	16	17
L (Lane Count)	1	2	3	2	4	1	2	1	4	4	4	4	8	8	8
M (Converter Count)	2	4	6	2	4	2	4	4	2	2	2	2	2	2	2
F (Octets per Frame per Lane)	4	4	4	2	2	3	3	8	1	2	1	2	1	2	3
S (Samples per Converter per Frame)	1	1	1	1	1	1	1	1	1	2	1	2	2	4	8
NP (Total Number of Bits per Sample)	16	16	16	16	16	12	12	16	16	16	16	16	16	16	12
N (Converter Resolution)	16	16	16	16	16	12	12	16	16	16	11	11	11	11	11
K (Frames per Multiframe)	32	32	32	32	32	32	32	32	32	32	32	32	32	32	32
HD (High Density User Data Format)	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

表 16. デュアルリンク JESD204B 動作モード

		Dual-Link JESD204B Modes										
Parameter	0	1	2	3	4	5	6	7	8	9	13	14
L (Lane Count)	1	2	3	2	4	1	2	1	4	4	4	4
M (Converter Count)	2	4	6	2	4	2	4	4	2	2	2	2
F (Octets per Frame per Lane)	4	4	4	2	2	3	3	8	1	2	1	2
S (Samples per Converter per Frame)	1	1	1	1	1	1	1	1	1	2	1	2
NP (Total Number of Bits per Sample)	16	16	16	16	16	12	12	16	16	16	16	16
N (Converter Resolution)	16	16	16	16	16	12	12	16	16	16	11	11
K (Frames per Multiframe)	32	32	32	32	32	32	32	32	32	32	32	32
HD (High Density User Data Format)	1	1	1	1	1	1	1	1	1	1	1	1

表 17. F = 1 の JESD204B 動作モードにおけるレーンごとのデータ構造¹

		Oct	et 0
JESD204B Mode and Parameters	Link Logical Lane	Frame 0	Frame 1
Mode 8 (L = 4, M = 2, S = 1, NP = 16, N = 16), Mode 13 (L = 4, M = 2, S = 1, NP = 16, N = 11 ²)	Lane 0	M0S0[15:8]	M0S1[15:8]
	Lane 1	M0S0[7:0]	M0S1[7:0]
	Lane 2	M1S0[15:8]	M1S1[15:8]
	Lane 3	M1S0[7:0]	M1S1[7:0]
Mode 15 (L = 8, M = 2, S = 2, NP = 16, N = 11 ²)	Lane 0	M0S0[15:8]	M0S2[15:8]
	Lane 1	M0S0[7:0]	M0S2[7:0]
	Lane 2	M0S1[15:8]	M0S3[15:8]
	Lane 3	M0S1[7:0]	M0S3[7:0]
	Lane 4	M1S0[15:8]	M1S2[15:8]
	Lane 5	M1S0[7:0]	M1S2[7:0]
	Lane 6	M1S1[15:8]	M1S3[15:8]
	Lane 7	M1S1[7:0]	M1S3[7:0]

Rev. 0 - 30/142 -

 $^{^1}$ Mx はコンバータ番号、Sy はサンプル番号。例えば、M0S0 はコンバータ 0、サンプル 0 を意味します。 2 完全な 1 6 ビット・データのパッキング(NP)を行うには、 1 1 ビット分解能のデータを作成してビット 1 6 0 に設定します。

表 18. F = 2 の JESD204B 動作モードにおけるレーンごとのデータ構造1

	Link Logical	Fran	ne 0	Fram	ie 1
JESD204B Mode and Parameters	Lane	Octet 0	Octet 1	Octet 0	Octet 2
Mode 3 (L = 2, M = 2, S = 1, NP = 16, N = 16)	Lane 0	M0S0[15:8]	M0S0[7:0]	M0S1[15:8]	M0S1[7:0]
	Lane 1	M1S0[15:8]	M1S0[7:0]	M1S1[15:8]	M1S1[7:0]
Mode 4 (L = 4, M = 4, S = 1, NP = 16, N = 16)	Lane 0	M0S0[15:8]	M0S0[7:0]	M0S1[15:8]	M0S1[7:0]
	Lane 1	M1S0[15:8]	M1S0[7:0]	M1S1[15:8]	M1S1[7:0]
	Lane 2	M2S0[15:8]	M2S0[7:0]	M2S1[15:8]	M2S1[7:0]
	Lane 3	M3S0[15:8]	M3S0[7:0]	M3S1[15:8]	M3S1[7:0]
Mode 9 (L = 4, M = 4, S = 2, NP = 16, N = 16), Mode 14 (L = 4, M = 4, S = 2,	Lane 0	M0S0[15:8]	M0S0[7:0]	M0S2[15:8]	M0S2[7:0]
$NP = 16, N = 11^2$	Lane 1	M0S1[15:8]	M0S1[7:0]	M0S3[15:8]	M0S3[7:0]
	Lane 2	M1S0[15:8]	M1S0[7:0]	M1S2[15:8]	M1S2[7:0]
	Lane 3	M1S1[15:8]	M1S1[7:0]	M1S3[15:8]	M1S3[7:0]
Mode 16 (L = 8, M = 2, S = 4, NP = 16, N = 11^2)	Lane 0	M0S0[15:8]	M0S0[7:0]	M0S4[15:8]	M0S4[7:0]
	Lane 1	M0S1[15:8]	M0S1[7:0]	M0S5[15:8]	M0S5[7:0]
	Lane 2	M0S2[15:8]	M0S2[7:0]	M0S6[15:8]	M0S6[7:0]
	Lane 3	M0S3[15:8]	M0S3[7:0]	M0S7[15:8]	M0S7[7:0]
	Lane 4	M1S0[15:8]	M1S0[7:0]	M1S4[15:8]	M1S4[7:0]
	Lane 5	M1S1[15:8]	M1S1[7:0]	M1S5[15:8]	M1S5[7:0]
	Lane 6	M1S2[15:8]	M1S2[7:0]	M1S6[15:8]	M1S6[7:0]
	Lane 7	M1S3[15:8]	M1S3[7:0]	M1S7[15:8]	M1S7[7:0]

 $^{^1}$ Mx はコンバータ番号、Sy はサンプル番号。例えば、MOSO はコンバータ 0、サンプル 0 を意味します。

表 19. F = 3 の JESD204B 動作モードにおけるレーンごとのデータ構造¹

	Link			Fram	ne 0		
	Logical	Oct	et 0	Oc	tet 1	Oc	tet 2
JESD204B Mode and Parameters	Lane	Nibble 0	Nibble1	Nibble 0	Nibble1	Nibble 0	Nibble1
Mode 5 (L = 1, M = 2, S = 1, NP = 12, N = 12)	Lane 0	M0S0[11:8]	M0S0[7:4]	M0S0[3:0]	M1S0[11:8]	M1S0[7:4]	M1S0[3:0]
Mode 6 (L = 2, M = 4, S = 1, NP = 12, N = 12)	Lane 0	M0S0[11:8]	M0S0[7:4]	M0S0[3:0]	M1S0[11:8]	M1S0[7:4]	M1S0[3:0]
	Lane 1	M2S0[11:8]	M2S0[7:4]	M2S0[3:0]	M3S0[11:8]	M3S0[7:4]	M3S0[3:0]
Mode 17 (L = 8, M = 2, S = 8, NP = 12, N = 11^2)	Lane 0	M0S0[11:8]	M0S0[7:4]	M0S0[3:0]	M0S1[11:8]	M0S1[7:4]	M0S1[3:0]
	Lane 1	M0S2[11:8]	M0S2[7:4]	M0S2[3:0]	M0S3[11:8]	M0S3[7:4]	M0S3[3:0]
	Lane 2	M0S4[11:8]	M0S4[7:4]	M0S4[3:0]	M0S5[11:8]	M0S5[7:4]	M0S5[3:0]
	Lane 3	M0S6[11:8]	M0S6[7:4]	M0S6[3:0]	M0S7[11:8]	M0S7[7:4]	M0S7[3:0]
	Lane 4	M1S0[11:8]	M1S0[7:4]	M1S0[3:0]	M1S1[11:8]	M1S1[7:4]	M1S1[3:0]
	Lane 5	M1S2[11:8]	M1S2[7:4]	M1S2[3:0]	M1S3[11:8]	M1S3[7:4]	M1S3[3:0]
	Lane 6	M1S4[11:8]	M1S4[7:4]	M1S4[3:0]	M1S5[11:8]	M1S5[7:4]	M1S5[3:0]
	Lane 7	M1S6[11:8]	M1S6[7:4]	M1S6[3:0]	M1S7[11:8]	M1S7[7:4]	M1S7[3:0]

 $^{^1}$ Mx はコンバータ番号、Sy はサンプル番号。例えば、M0S0 はコンバータ 0、サンプル 0 を意味します。

²完全な16ビット・データのパッキング (NP) を行うには、11ビット分解能のデータを作成してビット [4:0] を0に設定します。

² 完全な 12 ビット・データのパッキング (NP) を行うには、11 ビット分解能のデータを作成してビット 0 を 0 に設定します。

表 20. F = 4 の JESD204B 動作モードにおけるレーンごとのデータ構造¹

JESD204B Mode and	Link Logical		Fram	ne 0		Frame 1				
Parameters	Lane	Octet 0	Octet 1	Octet 2	Octet 3	Octet 0	Octet 1	Octet 2	Octet 3	
Mode 0 (L = 1, M = 2, S = 1, NP = 16, N = 16)	Lane 0	M0S0[15:8]	M0S0[7:0]	M1S0[15:8]	M1S0[7:0]	M0S1[15:8]	M0S1[7:0]	M1S1[15:8]	M1S1[7:0]	
Mode 1 ($L = 2$, $M = 4$, $S = 1$,	Lane 0	M0S0[15:8]	M0S0[7:0]	M1S0[15:8]	M1S0[7:0]	M0S1[15:8]	M0S1[7:0]	M1S1[15:8]	M1S1[7:0]	
NP = 16, N = 16	Lane 1	M2S0[15:8]	M2S0[7:0]	M3S0[15:8]	M3S0[7:0]	M2S1[15:8]	M2S1[7:0]	M3S1[15:8]	M3S1[7:0]	
Mode 2 ($L = 3$, $M = 6$, $S = 1$,	Lane 0	M0S0[15:8]	M0S0[7:0]	M1S0[15:8]	M1S0[7:0]	M0S1[15:8]	M0S1[7:0]	M1S1[15:8]	M1S1[7:0]	
NP = 16, N = 16	Lane 1	M2S0[15:8]	M2S0[7:0]	M3S0[15:8]	M3S0[7:0]	M2S1[15:8]	M2S1[7:0]	M3S1[15:8]	M3S1[7:0]	
	Lane 2	M4S0[15:8]	M4S0[7:0]	M5S0[15:8]	M5S0[7:0]	M4S1[15:8]	M4S1[7:0]	M5S1[15:8]	M5S1[7:0]	

¹ Mx はコンバータ番号、Sy はサンプル番号。例えば、MOSO はコンバータ 0、サンプル 0 を意味します。

表 21. F = 8 の JESD204B 動作モードにおけるレーンごとのデータ構造1

JESD204B Mode and	Link Logical				Fran	ne 0			
Parameters	Lane	Octet 0	Octet 1	Octet 2	Octet 3	Octet 4	Octet 5	Octet 6	Octet 7
Mode 7 (L = 1, M = 4, S = 1, NP = 16, N = 16)	Lane 0	M0S0[15:8]	M0S0[7:0]	M1S0[15:8]	M1S0[7:0]	M2S0[15:8]	M2S0[7:0]	M3S0[15:8]	M3S0[7:0]

¹ Mx はコンバータ番号、Sy はサンプル番号。例えば、M0S0 はコンバータ 0、サンプル 0 を意味します。

物理層

JESD204B インターフェースの物理層 (これ以降「デシリアライザ」と呼びます) には、8 個の同じチャンネルがあります。各チャンネルは、終端、イコライザ、クロック & データ再生 (CDR) 回路、および 1:40 のデマルチプレクス機能で構成されています(図 50 を参照)。




図 50. デシリアライザのブロック図

JESD204B データは SERDINx± 差動入力ピンを介した AD9173 への入力で、JESD204B 仕様に準拠しています。

インターフェースの起動と入力の終端

JESD204B インターフェースを使用するには、レジスタ 0x200 のビット 0 を 0 に設定することによって、まずインターフェースを起動する必要があります。 さらに、それぞれの各物理レーン (PHY) で使用していないものがあれば $(SERDINx\pm)$ 、それを停止する必要があります。これを行うには、物理レーン x を使用している場合はそのレーンに対応するレジスタ 0x201 のビット x を 0 に設定し、使用していない場合は 1 に設定します。

AD9173 は、入力終端を 50Ω に自動キャリブレーションします。このキャリブレーション・ルーチンは、JESD204B インターフェース・ブロックを構成した時点で自動的に実行されます。追加的な SPI レジスタへの書込みは一切必要ありません。

レシーバー・アイ・マスク

AD9173 はレシーバー・アイ・マスクに関する JESD204B 仕様に準拠しており、図 51 に示すマスクに適合するデータをキャプチャすることができます。データ・レート間隔に合わせて正規化したレシーバー・アイを図 51 に示します。また、イコライゼーションのセクションに示すように、AD9173 では挿入損失限度も拡大されています。




図 51. レシーバー・アイ・マスク

クロック間の関係

残りの JESD204B 部分では以下のクロック・レートが使われています。これらのクロック間の関係は、次式で求めることができます。

データ・レート = DAC レート/合計インターポレーション レーン・レート = $(M/L) \times NP \times (10/8) \times データ・レート$ バイト・レート = レーン・レート/10

この関係は8ビット/10ビット・エンコ-ディングから来たもので、各バイトは10ビットで表されます。

PCLK レート=バイト・レート/4

Rev. 0 - 32/142 -

JESD204B MODE (REGISTER 0x110, BITS[4:0])
DATAPATH INTERPOLATION (REGISTER 0x111, BITS[7:4])
CHANNEL INTERPOLATION (REGISTER 0x111, BITS[3:0])




図 52. VCO 分周器ブロックを含む SERDES PLL シンセサイザのブロック図

処理クロックは4バイト・デコーダに使われます。

フレーム・レート=バイト・レート/F

ここで、F は 1 レーンにおけるフレームあたりのオクテット数として定義されます。

PCLK 係数= フレーム・レート/PCLK レート=4/F ここで

M はリンクあたりのコンバータ数を表す JESD204B パラメータ、L はリンクごとのレーン数を表す JESD204B パラメータ、F は 1 レーンのフレームあたりオクテット数を表す JESD204B パラメータ

NP は、サンプルあたりの合計ビット数を表す JESD204B パラメータです。

SERDES PLL

SERDES PLL の機能概要

個々の SERDES PLL は、インテジャー N 法を使ってクロックを合成します。SERDES PLL は、VCO とループ・フィルタを含めてその全体がチップに組み込まれています。ギャップのない広範なデータ・レート(3 Gbps ~ 15 Gbps)を実現するために、SERDES PLL では直交クロックを提供することができます。

これらのクロックは CDR ブロックへの入力です。CDR ブロックについての説明は、クロック & データ再生のセクションに示します。

SERDES PLL へのリファレンス・クロックは、常に周波数 frerで動作します。この周波数はレーン・レート (PCLK レート) の 1/40 です。SERDES 回路のセットアップと関係するレジスタの書込みに関する詳細は、スタートアップ・シーケンスのセクションを参照してください。SERDES PLL ブロックは、使用する SERDES のモードに合わせてレーン・レートに合った適切な分周範囲に自動的に調整します。このブロックは、図 52 に示すように、DAC PLL (使用している場合) または CLKIN± ピンからの直接クロックによって生成された DAC クロックを使い、DAC クロック周波数を 4 で割って、さらにレジスタ 0x110 とレジスタ 0x111 で設定されたモードとインターポレーション値に対応する JESD204B パラメータを使用し、PCLK 周波数 (レーン・レート: 40) の生成に適した分周器を決定します。

レジスタ 0x281 を読み出すことによって、SERDES PLL が機能していることを確認してください。レジスタ 0x281 のビット 0が 1 の場合、SERDES PLL はロック状態になります。

クロック & データ再生

デシリアライザには CDR 回路が組み込まれています。CDR は、 JESD204B シリアル・レーンからのクロックを再生するのではな く、SERDES PLL からのクロックを再生します。


CDR 回路は、各シリアル・レーン上のデータをサンプリングするために使用する位相を個別に同期します。このシリアル・インターフェースごとの個別位相調整によって正確なデータ・サンプリングが保証され、PCB上で複数のシリアル・インターフェースを容易に実装できるようになります。

未使用 PHY の停止

イネーブルされたまま使用していない物理レーンは、不要な電力を消費します。使用しないレーン(SERDIN $x\pm$)は、PHY_PD(レジスタ 0x201)の対応ビットに 1 を書き込むことによって、パワー・オフする必要があります。

イコライゼーション

PCB のパターン長とインピーダンスによる各 PHY チャンネル の信号の完全性の歪みを補償するために、AD9173 では各 JESD204B チャンネルに、使いやすい低消費電力のイコライザ を採用しています。15 Gbps の最大レーン・レートで動作する AD9173 のイコライザは、最大 16 dB の挿入損失を補償すること ができます。AD9173 の最大ボーレートに近い 15 Gbps におけるこのイコライザの性能を図 53 に示します。チャンネルも、JESD204B 仕様の挿入損失誤差に関する要求(50 MHz からボーレートの 0.75 倍までの範囲で 1.5 dB 未満)を満たしている必要 があります。



Rev. 0 - 33/142 -

AD9173 にシステム内の挿入損失量を補償させるには、イコライザ・ブロックを適切に設定する必要があります。システム内の挿入損失のレベルに応じたイコライザの昇圧、イコライザのゲイン、および帰還制御の設定を表 22 に示します。イコライザの昇圧設定は、使用する各 PHY レーン(それぞれ 2 ビット制御)に対してレジスタ 0x240 とレジスタ 0x241 で設定されます。同様に、イコライザのゲイン設定は、使用する各 PHY レーン(それぞれ 2 ビット制御)に対してレジスタ 0x242 とレジスタ 0x243 で設定されます。帰還制御は、レジスタ 0x244 ~ レジスタ 0x248 で PHY レーン(それぞれ 5 ビット制御、レジスタごとに 1 つを制御)ごとに設定されます。

表 22. PHY 制御ごとのイコライザ・レジスタ制御設定

Insertion Loss	≤11 dB	>11 dB
Equalizer Boost	0x02	0x03
Equalizer Gain	0x01	0x03
Feedback	0x1F	0x1F

図 54 と図 55 はハードウェア設計者の基準点として示したもので、それぞれ適切にレイアウトされたさまざまな長さのストリップラインとマイクロストリップ伝送ラインの挿入損失が示されています。JESD204 の具体的な推奨レイアウトについては、ハードウェアに関する考慮事項のセクションを参照してください。




図 54. FR4 の 50 Ω ストリップラインの挿入損失




図 55. FR4 の 50 Ω マイクロストリップの挿入損失

データ・リンク層

AD9173 の JESD204B インターフェースのデータ・リンク層は、シリアル化が解除されたデータを PHY から受け入れてそれらのフレーミングとスクランブリングを解除し、トランスポート層にデータ・オクテットを提供して DAC サンプルとして使用できるようにします。データ・リンク層のアーキテクチャを図 56 に示します。データ・リンク層は、各レーンの同期 FIFO、クロスバー・スイッチ、デフレーマ、デスクランブラで構成されています。

AD9173 は、シングルリンクまたはデュアルリンクの高速 JESD204B シリアル・データ・インターフェースとして動作させることができます。JESD204B インターフェースの 8 個のレーンは、すべてコード・グループ同期(CGS)、フレーム・アライメント、フレーム同期などのリンク層通信を扱います。

AD9173 は 8 ビット/10 ビットの制御文字をデコードして、フ レームの開始と終了のマーキングや、シリアル・レーン間のア ライメントを可能にします。それぞれの AD9173 シリアル・イ ンターフェースのリンクは、その SYNCOUTx± 信号をローに 設定することによって同期要求を送出することができます。同 期プロトコルは、JESD204B 規格のセクション 4.9 に従っていま す。4 個の連続した /K/ シンボルのストリームが受信されると、 AD9173 は、内部 LMFC の次の立上がりエッジで SYNCOUTx± 信号をハイに設定することによって、同期要求を無効にします。 次に、AD9173 はトランスミッタが初期レーン・アライメント・ シーケンス(ILAS)を発行するのを待ちます。ILAS内では、 JESD204B シリアル・リンク確立のセクションに示すように、 /A/ から /R/ への文字遷移を使ってすべてのレーンがアラインさ れます。エラスティック・バッファは、早期に到着したレー ン・データを、最新レーンのアライメント文字が到着するまで 保持します。この時点ですべてのレーンのバッファが解放され て、すべてのレーンがアラインされます(図57を参照)。

Rev. 0 - 34/142 -




図 57. ILAS でのレーン・アライメント

JESD204B シリアル・リンクの確立

サブクラス 1 の高速シリアル・リンク確立プロセスの概要を示します。詳細については JESD204B 仕様文書のセクション 5.3.3 を参照してください。

ステップ1-コード・グループの同期

各 レシーバーは、入力データ・ストリーム内にある /K/ (K28.5) 文字を特定する必要があります。レシーバー・ブロックは、すべてのリンク・レーン上で 4 個の連続した /K/ 文字を検出すると、レシーバーの LMFC エッジでトランスミッタ・ブロックへの SYNCOUTx± 信号のアサートを解除します。

トランスミッタは SYNCOUTx± 信号の変化をキャプチャして、その後の LMFC 立上がりエッジで ILAS を開始します。

ステップ2- 初期レーン・アライメント・シーケンス

このフェーズの主な目的は、リンクのすべてのレーンをアラインすることと、リンクのパラメータを検証することです。

リンクが確立される前に、それぞれのリンク・パラメータをレシーバー・デバイスに書き込んで、データをレシーバー・ブロックに送る方法を指定します。

ILAS は 4 個以上のマルチフレームで構成されています。各マルチフレームの最後の文字は、マルチフレーム・アライメント文字 /A/です。最初と 2 番目、および 4 番目のマルチフレームには、あらかじめ決められた値が挿入されます。JESD204B 仕様文書のセクション 8.2 には、ILAS の予想データ・ランプが示されています。デフレーマは各レーンの最後の /A/を使用して、レシーバー内のマルチフレームの最後をアラインします。2 番目のマルチフレームには、/R/(K.28.0)、/Q/(K.28.4)、およびリンク・パラメータに対応するデータがこの順番で含まれています。レシーバーが必要とする場合、ILAS にはさらにマルチフレームを追加することができます。デフォルトでは、AD9173 はILAS 内で 4 個のマルチフレームを使用します(これはレジスタ0x478 で変更できます)。サブクラス 1 を使用する場合は、使用するマルチフレームの数を正確に 4 個とする必要があります。

最後のILAS の最後の /A/ 文字の後に、マルチフレーム・データのストリーミングが開始されます。レシーバーは、この時点でレシーバーの内部 LMFC とアラインできるように、/A/ 文字の位置を調整します。

Rev. 0 - 35/142 -

ステップ3-データ・ストリーミング

このフェーズで、トランスミッタ・ブロックからレシーバー・ ブロックへデータが送られます。

データは、オプションでスクランブリングすることができます。 スクランブリングは、ILAS に続く最初のオクテットまで開始されません。

レシーバー・ブロックは受信したデータを処理し、以下を含む エラーの有無をモニタします。

- ランニング・ディスパリティ異常(8 ビット/10 ビット・エラー)
- テーブル上未定義 (8 ビット/10 ビット・エラー)
- 予期しない制御文字
- ILAS 異常
- レーン間スキュー・エラー (文字置換による)

これらのエラーが存在する場合は、以下のいずれかの方法でトランスミッタにレポートされます(JESD204B のエラー・モニタリングのセクションを参照)。

- **SYNCOUT**x± 信号のアサート: 最後の2個のエラーのそれ ぞれにおいて再同期(**SYNCOUT**x± 信号をローにする) が要求されます。最初の3つのエラーについては、エラ ー・カウンタが設定エラー閾値に達した時点で、オプショ ンの再同期要求をアサートすることができます。
- 最初の3つのエラーについては、マルチフレーム内にエラーがある場合、そのマルチフレームごとにそれぞれの SYNCOUTx±ピンに小さいパルスが発生します。
- エラー発生時は、オプションで割込み要求(IRQ)イベントをトリガして、トランスミッタに送ることができます。

リンクの完全性を検証するためのさまざまなテスト方法については、JESD204B テスト・モードのセクションを参照してください。

レーン FIFO

クロスバー・スイッチとデフレーマの前にある FIFO は、受け取ったデータの位相を調整することによって、高速シリアル・データ・インターフェースで送るサンプルをデフレーマ・クロックと同期します。FIFO はデータ・ソースとデフレーマとの間のタイミング変動を吸収します。このため、トランスミッタからのドリフトを最大 2 PCLK サイクルまで許容することができます。FIFO_STATUS_REG_1 レジスタ(それぞれレジスタ 0x30C とレジスタ 0x30D)をモニタすれば、FIFO がフルかエンプティかを識別できます。

レーン FIFO IRQ

総合レーン FIFO エラー・ビットも IRQ イベントとして使用できます。レジスタ 0x020 のビット 2 を使ってレーン FIFO エラー・ビットをイネーブルしてから、レジスタ 0x024 のビット 2 を使ってそのステータスをリードバックし、IRQ 信号をリセットします。詳細については、割込み要求動作のセクションを参照してください。

クロスパー・スイッチ

レジスタ $0x308 \sim$ レジスタ 0x30Bを使用すれば、物理レーン $(SERDINx\pm)$ から、SERDES デフレーマが使用する論理レーンへ任意にマッピングを行うことができます。

表 23. クロスバー・レジスタ

21 /		
Address	Bits	Logical Lane
0x308	[2:0]	SRC_LANE0
0x308	[5:3]	SRC_LANE1
0x309	[2:0]	SRC_LANE2
0x309	[5:3]	SRC_LANE3
0x30A	[2:0]	SRC_LANE4
0x30A	[5:3]	SRC_LANE5
0x30B	[2:0]	SRC_LANE6
0x30B	[5:3]	SRC_LANE7

それぞれの SRC_LANEy に、データを取得する物理レーン (SERDINx±)の番号 (x) を書込んでください。デフォルトでは、すべての論理レーンが、同じ番号の物理レーンをそのデータ・ソースとして使用します。 例えば、デフォルトでは SRC_LANE0 = 0 なので、論理レーン 0 は物理レーン 0 (SERDIN0±) からデータを取得します。デフォルトに代えて SERDIN4± を論理レーン 0 のソースとして使用するには、 SRC_LANE0 = 4 と書き込む必要があります。

レーンの反転

レジスタ 0x334 を使用すると希望の論理レーンを反転させることができ、これによって $SERDINx\pm$ 信号のルーティングを容易にすることができます。反転を行うには、それぞれの論理レーン x について、レジスタ 0x334 のビット x を 1 に設定します。

デフレーマ

AD9173 は、レジスタ 0x300 ビット 2 の LINK_PAGE 制御によってページングされる 2 個の 4 バイト・デフレーマ (QBD) で構成されています。デフレーマは、 (クロスバー・スイッチ経由で) デシリアライザから 8 ビット/10 ビット・エンコードされたデータを受け取ってデコードし、さらにスクランブルを解除して JESD204B フレームにしてから、トランスポート層へ渡してDAC サンプルに変換します。デフレーマは、処理クロック(PCLK) 1 サイクルごとに 4 個のシンボル (またはオクテット)を処理します。

デフレーマは、レジスタ・マップ内に設定されたデータのパック方法を指定する JESD204B パラメータを使用して、そのパックを解除します。JESD204B パラメータの詳細はトランスポート層のセクションに記載されています。JESD204B フレームをサンプルに変換するには、トランスポート層でも多数のパラメータが必要です。

デスクランブラ

AD9173 には、以下の多項式による自己同期スクランブラを使用するオプションのデスクランブラ・ブロックがあります。

$1 + x^{14} + x^{15}$

データ・スクランブリングをイネーブルすると、フレーム間で同じデータ・オクテットが繰り返されるときに発生するスペクトル・ピークが小さくなります。また、スペクトル・データが他の影響を受けなくなるので、電気的インターフェースへの周波数選択性の影響によるデータ依存エラーが発生しなくなります。データのスクランブリング解除は、SCR ビット(レジスタ0x453のビット7)を1に設定することによってイネーブルされます。

Rev. 0 - 36/142 -

LMFC 信号同期

AD9173 では、SERDES リンクをオンラインにする前に、LMFC とその他の内部クロックをアラインするために同期(sync)を行う必要があります。同期はワンショット同期で、レジスタ 0x03A ビット 1 での SYSREF_MODE_ONESHOT 制御のアサートに続くアライメント信号の次のエッジで、同期プロセスが開始されます。

サブクラス 1 では、SYSREF± の立上がりエッジがアライメント・エッジとして使われます。サブクラス 0 では、内部処理クロックがアライメント・エッジとして使われます。同期が完了すると SYNC_ROTATION_DONE (レジスタ 0x03A のビット4) ビットがアサートされて、別の同期が要求されるまでアサートされたままになります。

同期後は JESD204B リンクをイネーブルできます。サブクラス 1 における JESD204B システムの遅延は確定的なものであり、必要な場合は複数のデバイスを同期することができます。

SYSREF± 信号

SYSREF± 信号は差動ソース同期入力であり、JESD204B サブクラス 1 システム内のトランスミッタとレシーバー両方の LMFC 信号を同期して、遅延を確定的なものにします。

SYSREF± 信号は立上がりエッジ検出信号で、デバイス・クロックの立上がりエッジでサンプリングされます。最良の方法は、HMC7044 クロック・ジェネレータのような同一ソースからデバイス・クロックと SYSREF± 信号を生成して、信号間の位相アライメントが固定されるようにすることです。最適な確定的遅延動作を設計するときは、マルチポイント・リンク・システム(マルチチップ)内での SYSREF± 信号のタイミング分配スキューを考慮してください。

AD9173 は周期的 SYSREF±信号をサポートしています。周期は連続型、ストローブ型、またはギャップ型とすることができます。SYSREF±信号は、 $0.6 \text{ V} \sim 2.2 \text{ V}$ のコモンモード電圧および 200 mVp-p $\sim 1 \text{ Vp-p}$ の差動スイングと DC カップリングできます。DC カップリングすると、少量のコモンモード電流(最大 0.3 mA)が SYSREF± ピンから流れ出します。DC カップリング構成と AC カップリング構成の SYSREF± 内部回路については、図 58 と図 59 を参照してください。SYSREF± レシーバー・ピンの過負荷を防止するために、SYSREF_INPUTMODE ビット(レジスタ 0x084 のビット 6)は 1(DC カップリング)にしてください。




図 58. DC カップリングした SYSREF± レシーバー回路




図 59. AC カップリングした SYSREF± レシーバー回路

コモンモード電流の流出を避けるために、SYSREF± レシーバーは、50% デューティ・サイクルの周期的 SYSREF± 信号と ACカップリング・コンデンサを使って、ACカップリングすることができます。ACカップリングする場合は、図59に示す ACカップリング・コンデンサと抵抗の組み合わせが、RC時定数 τ = RCのハイパス・フィルタを構成します。Cは、 τ > (4/SYSREF± 周波数)となるように選択してください。さらにエッジ・レートは、SYSREF± サンプリング・クロックが次のサンプル・クロックの前に SYSREF± の立上がりエッジを正しくサンプリングできるように、十分に速い値でなければなりません。

SYSREF± 入力を AC カップリングするときは、SYSREF_INPUTMODE ビット (レジスタ 0x084、ビット6)を0 (AC カップリング) に設定して、内部レシーバー・バイアス回路をイネーブルするとともに、SYSREF± レシーバー・ピンが過負荷にならないようにしてください。AC カップリングをすると、SYSEF± ピンに $200~\text{mV}\sim 1~\text{V}$ の差動電圧スイングを使用することができます。

SYSREF± サンプリング

SYSREF± 信号は、4 分周された DAC クロックによってサンプリングされます。したがって、正確なサンプリングを行うには、SYSREF± 信号の最小パルス幅が DAC クロック 4 周期分よりも広くなければなりません。SYSREF± と DAC クロック入力信号間のタイミングに関する制約は不要で、サブクラス 1 における確定的遅延の変動量は、12 GHz で \pm 4 DAC クロック・サイクル、6 GHz で \pm 2.5 DAC クロック・サイクルです。

デフォルトでは、SYSREF_MODE_ONESHOT ビット(レジスタ 0x03A のビット 1)をアサートした後に検出された SYSREF± 入力の最初の SYSREF± 立上がりエッジで、内部 LMFC 信号とサンプリングされた SYSREF± エッジの同期とアライメントが開始されます。

レジスタ 0x036 (SYSREF_COUNT) は、

SYSREF_MODE_ONESHOT ビットがアサートされてから同期が開始されるまでの間に、何個の SYSREF± エッジがキャプチャされて無視されるかを示します。例えば SYSREF_COUNT を 3 に設定した場合、AD9173 は、SYSREF_MODE_ONESHOT ビットがアサートされてから 4 個めの SYSREF± エッジが受信されるまでの間、同期を行いません。

Rev. 0 - 37/142 -

SYSREF± ジッタ IRQ

サブクラス 1 では、ワンショット同期が行われた後、その後の SYSREF± エッジと LMFC クロックとのずれが目標量を超えないように SYSREF± 信号をモニタします

レジスタ 0x039 (SYSREF_ERR_WINDOW) は、許容されるエラー・ウィンドウのサイズを DAC クロック単位で示します。 SYSREF± エッジと内部 LMFC クロックとのずれが SYSREF_ERR_WINDOW に設定された DAC クロック単位を超えると、IRQ_SYSREF_IITTER がアサートされます。

表 24. SYSREF± ジッタ・ウィンドウ許容値

SYSREF± Jitter Window Tolerance (DAC Clock Cycles)	SYSREF_ERR_WINDOW (Register 0x039, Bits[5:0]) ¹
±½	0x00
±4	0x04
±8	0x08
±12	0x0C
±16	0x10
±20	0x14
+24	0x18
±28	0x1C

¹ SYSREF± 信号は DAC クロックを 4 分周した周波数でサンプリングされるので、下位 2 桁は無視されます。結果として、ジッタ・ウィンドウは、DAC クロックではなくこの 4 分周クロックによって設定されます。SYSREF± ジッタ・ウィンドウは、少なくとも DAC クロック 4 周期分とすることを推奨します。

IRQ_SYSREF_JITTER は割込み要求動作のセクションに示すように構成して、SYSREF± 信号に変動が生じたことを示し、再同期を行うための SPI シーケンスを要求するようにできます。

同期手順

同期をイネーブルする手順は次のとおりです。

- DAC と SERDES PLL をセットアップして CDR をイネーブルします (スタートアップ・シーケンスのセクションを参照)。
- 2. レジスタ 0x03B を 0xF1 に設定して同期回路をイネーブル します。ソフト・オン/オフ機能を使用するときは、レジ スタ 0x03B ~ レジスタ 0xF3 をセットして、同期前後のデ ータパス・データをランプさせます。
- 3. サブクラス 1 の場合、SYSREF±は以下のように設定します。
 - a. レジスタ 0x039 (SYSREF± ジッタ・ウィンドウ) を設 定します。設定については表 24 を参照してください。
 - b. レジスタ $0x036 = SYSREF_COUNT$ を設定します。バイパスする場合は0のままにしてください。
- 4. ワンショット同期を行います。
 - a. レジスタ 0x03A = 0x00 に設定します。ワンショット・モードがすでにイネーブルされている場合はクリアします。
 - b. レジスタ 0x03A = 0x02 に設定します。ワンショット・ モードをイネーブルします。

- 5. サブクラス 1 の場合は SYSREF± エッジを送信します。パルス数をカウントする場合は、複数の SYSREF± エッジが必要です。SYSREF± エッジを送信すると、同期がトリガされます。
- 6. SYNC_ROTATION_DONE ビット (レジスタ 0x03A、ビット 4) をリードバックして、ローテーションが発生していることを確認します。

LMFC 信号の再同期

必要な場合は、同期手順のセクションに示すステップ $2 \sim$ ステップ 6 を繰り返すことによって再同期を行い、LMFC クロックをリファレンス信号にアラインし直すことができます。 ワンショット同期がトリガされると(レジスタ 0x03A に 0x02 を書込み)、 $\overline{SYNCOUTx}$ 信号がアサートを解除して JESD204B リンクを削除し、ローテーションの完了後に再度リンクをアサートします。

確定的遅延

JESD204B システムには、さまざまなクロック領域が分散して組み込まれています。1 つのクロック領域から別のクロック領域へデータが渡されると、JESD204B リンクに複数の原因による遅延が生じる可能性があります。これらの不確実性は、電源を入れ直すごとに再現性のない不規則な遅延をリンクに発生させる元になります。JESD204B 仕様のセクション 6 は、サブクラス 1 およびサブクラス 2 として定義されているメカニズムに伴う確定的遅延の問題を扱っています。

AD9173 は、JESD204B サブクラス 0 とサブクラス 1 の動作をサポートしていますが、サブクラス 2 はサポートしていません。サブクラスは、レジスタ 0x458 のビット [7:5] に書き込んでください。

サブクラス 0

このモードにおける複数 PLCK サイクル内の遅延は確定的遅延です。この場合 SYSREF± ピンに信号は不要で、未接続のままにすることができます。

サブクラス0ではすべてのレーンのデータが同じLMFCサイクル内に届くことが求められ、2つのDACを互いに同期させる必要があります。

サブクラス 1

このモードにおける遅延は確定的遅延で、リンクを ±2.5 DAC クロック周期(DAC サンプル・レートが 6 GHz の場合)または ±4 DAC クロック周期(DAC サンプル・レートが 12.6 GHz の場合)以内に同期させることができます。このモードでは、DAC クロックに正確に位相をアラインさせた外部 SYSREF± 信号が必要です。

確定的遅延に関する条件

JESD204B サブクラス 1 システムで確定的遅延を実現するにあたっては、以下に示すようにいくつかの重要な要素が必要になります。

- システム内での SYSREF± 信号の分配スキューは、求められる不確実性より小さくなければなりません。
- すべてのレーン、リンク、およびデバイスに関わる合計遅延変動は 12 PCLK 周期以下でなければなりません。これには可変遅延と、システム内のレーンごと、リンクごと、およびデバイスごとの固定遅延の変動の両方を含みます。

Rev. 0 - 38/142 -




図 60. JESD204B のリンク遅延 = 固定遅延 + 可変遅延

リンク遅延

JESD204B システムのリンク遅延は、図 60 に示すようにトランスミッタ、チャンネル、およびレシーバーの固定遅延と可変遅延の合計です。

正しく機能させるには、同じ LMFC 周期内にリンク上のすべてのレーンを正しく読み出す必要があります。JESD204B 仕様のセクション 6.1 には、LMFC 周期は最大リンク遅延より大きくなければならないと定められています。これは AD9173 には必ずしもあてはまりません。AD9173 は各リンクにローカル LMFC (LMFC $_{Rx}$) を使用しており、これは SYSREF $_{\pm}$ によってアラインされた LMFC からの遅延が許容されます。LMFC は周期的なので、この遅延には任意の量の固定遅延を含めることができます。結果として、LMFC 周期に関して求められるのはリンク遅延の変動よりも大きくしなければならないということだけで、AD9173 は、より小さい合計遅延で必要な性能を実現することができます。リンク遅延が LMFC の周期より大きい場合の例を図 61 と図 62 に示します。これは、LMFC $_{Rx}$ を遅延させることによって対応できます。




図 61. リンク遅延が LMFC 周期より大きい例




図 62. LMFC 周期より大きいリンク遅延を補償する LMFC_DELAY_x

LMFCDel 変数(レジスタ 0x304)と LMFCVar 変数(レジスタ 0x306)を選択する方法を、遅延情報が既知の場合のセットアップ例のセクションと遅延情報が未知の場合のセットアップ例のセクションに示します。LMFCDel の設定は、その時のモードにおける LMFC 1 周期あたりの PCLK サイクル数以上にならないようにする必要があります。

同様に、LMFCVarは、その時のモードにおけるLMFC1周期あたりのPCLKサイクルの数を超えないようにするか、12未満に設定する必要があります(どちらか小さい方)。

LMFCDel を適切に設定すれば、対応するすべてのデータ・サンプルが同じ LMFC 周期内に届くようにすることができます。その場合は LMFCVar が受信バッファ遅延 (RBD) に書き込まれて、リンク遅延の変動が吸収されます。これにより、読出し前にすべてのデータ・サンプルが到着するようにすることができます。実行やデバイスの違いによらずこれらを固定値に設定することによって、確定的遅延が実現されます。

ESD204B 仕様に規定される RBD は 1 フレーム・クロック・サイクルから /K/ フレーム・クロック・サイクルまでの値をとり、AD9173 の RBD は 0 PCLK サイクルから 12 PCLK サイクルまでの値をとります。結果として、最大 12 PCLK サイクルの合計遅延変動を吸収することができます LMFCVar と LMFCDel の単位はともに PCLK サイクル数です。PCLK 係数、つまり PCLK サイクルあたりのフレーム・クロック・サイクル数は 4/f です。この関係の詳細については、クロック間の関係のセクションを参照してください。

以下に示す 2 つの例で、LMFCVar と LMFCDel を決定する方法を示します。これらの変数を計算した後は、システム内のすべてのデバイスについて、LMFCDel をレジスタ 0x304 へ、LMFCVar をレジスタ 0x306 へ書き込みます。

Rev. 0 - 39/142 -




図 63. LMFC 遅延計算例

遅延情報が既知の場合のセットアップ例

システムの既知の遅延すべてを使って LMFCVar と LMFCDel を計算することができます。

図 63 に示す例を以下に説明します。この例は確定的遅延を実現するサブクラス 1 のもので、例は F=2 の場合です。したがって、1 マルチフレームあたりの PCLK サイクル数は 16 です。PCBFixed は PCLK 周期よりはるかに小さいので、この例では PCBFixed を無視することができます。したがって、この計算には含まれていません。

1. レシーバーの遅延値を表 6 から求めます。

RxFixed = 13 PCLK サイクル

RxVar = 2 PCLK サイクル

- 2. トランスミッタの遅延を求めます。JESD204B コア (Virtex-6 FPGA 上の GTH または GTX ギガビット・トラン シーバー上に実装)の例における等価なテーブル には、遅 延は 56 ± 2 バイト・クロック・サイクルと規定されていま す。
- 3. クロック間の関係のセクションに示したように PCLK レート = バイトレート/4 なので、PCLK サイクル数で表したトランスミッタの遅延は次のようになります。

TxFixed = 54/4 = 13.5 PCLK サイクル

TxVar = 4/4 = 1 PCLK サイクル

4. MinDelayLane は以下のように計算します。

MinDelayLane = floor (RxFixed + TxFixed + PCBFixed) = floor (13 + 13.5 + 0)

= floor (26.5)

MinDelayLane = 26

5. MaxDelayLane は以下のように計算します。

MaxDelayLane = ceiling (RxFixed + RxVar + TxFixed + TxVar + PCRFixed))

= ceiling (13 + 2 + 13.5 + 1 + 0)

= ceiling (29.5)

MaxDelayLane = 30

6. LMFCVar は以下のように計算します。

LMFCVar = (MaxDelay + 1) - (MinDelay - 1)

= (30+1) - (26-1) = 31-25*LMFCVar* = 6 PCLK サイクル

LMFCDel は以下のように計算します。

LMFCDel = (MinDelay - 1) % (PCLKsperMF)

= ((26 - 1)) % 16

= 25 % 16

LMFCDel = 9 PCLK サイクル

システム内のすべてのデバイスのレジスタ 0x304 に LMFCDel を書き込みます。システム内のすべてのデバイスのレジスタ 0x306 に LMFCVar を書き込みます。

遅延情報が未知の場合のセットアップ例

システム遅延が未知の場合、AD9173 は、各リンクの LMFC_{RX} (LMFCDel 設定を引いた値) と、SYSREF にアラインした LMFC との間のリンク遅延をリードバックすることができます。この情報を使って LMFCVar と LMFCDel を計算します。

図 65 に、LMFC_{RX} からその時点で SPI 内に設定されている LMFC_DELAY_x (固定遅延) 設定を引いた値と、ILAS から最初のデータ・サンプルへの遷移との間の遅延 (PCLK サイクル数単位) を示すリードバック値を、DYN_LINK_LATENCY_0 (レジスタ 0x302) から得る方法を示します。電源サイクルを繰り返してこの測定を行うことにより、各電源サイクルで求められた最小遅延と最大遅延を求めて、LMFCVar と LMFCDel の計算に使用することができます。

図 65 では、リンク A、リンク B、およびリンク C について、AD9173 を使用するシステム(トランスミッタを含む)の電源サイクルと設定を 20 回行われています。AD9173 の構成設定は、同期手順のセクションに示す内容に従って行います。この演習の目的は LMFCDel と LMFCVar を決定することにあるので、LMFCDel の値は 0 に設定し、DYN_LINK_LATENCY_0 の値はレジスタ 0x302 から読み出します。20 回の電源サイクルにおけるリンク遅延の変動を図 65 に示し、これについて以下に説明します。

Rev. 0 - 40/142 -

- リンク A からは 6、7、0、1 のリードバック値が得られます。なお、記録された遅延値のセットは、K/PCLK 係数 = 8 の境界でマルチフレームのエッジをロールオーバーします。リードバック値 0 と 1 はマルチフレームのエッジをロールオーバーしているので、このリードバック値には 1 マルチフレームあたりの PCLK サイクル数 (= 8) を加算します。遅延値の範囲は $6 \sim 9$ となります。
- リンクBから得られる遅延値は5~7です。
- リンクCから得られる遅延値は4~7です。

図 65 に示す例を以下に説明します。なお、この例は確定的遅延を実現するサブクラス 1 のもので、例は F=1 の場合です。したがって、1 マルチフレームあたりの PCLK サイクル数は 8 です。

次式に従い、すべての電源サイクル、リンク、およびデバイスで測定したすべての遅延値の最小値を計算します。
 MinDelay = min (全遅延値) = 4

2. 次式に従い、すべての電源サイクル、リンク、およびデバイスで測定したすべての遅延値の最大値を計算します。

MaxDelay = max (全遅延値) = 9

3. LFMCVar を最大値(12 PCLK サイクル)に設定します。対象アプリケーションの遅延を最小限に抑える必要がある場合は、次式により、すべての電源サイクル、リンク、およびデバイスの合計遅延変動(両端で 2 PCLK サイクルのガード・バンドを含む)を計算します。

LMFCVar = (MaxDelay + 2) - (MinDelay - 2)

= (9+2) - (4-2) = 11 - 2 = 9 PCLK + 7 + 7 + 1


次式により、すべての電源サイクル、リンク、およびデバイスにおける PCLK サイクル数単位の最小遅延(2 PCLK サイクルのガード・バンドを含む)を計算します。

LMFCDel = (MinDelay - 2) % (PCLKsperMF)

= (4 - 2) % 8

= 2 % 8 = 2 PCLK サイクル

5. システム内のすべてのデバイスのレジスタ 0x304 に LMFCDel を書き込みます。システム内のすべてのデバイスのレジスタ 0x306 に LMFCVar を書き込みます。






図 65. マルチリンク同期設定、導出方法の例

Rev. 0 — 41/142 —




図 66. トランスポート層のブロック図

トランスポート層

トランスポート層はスクランブリングが解除された JESD204B フレームを受け取り、設定された JESD204B パラメータ (表 25 参照)に基づいてそれを DAC サンプルに変換します。デバイ ス・パラメータの定義を表 26 に示します。

表 25. JESD204B トランスポート層パラメータ

Parameter	Description
F	1 レーンのフレームあたりのオクテット数: 1、2、
	3、4、または8。
K	マルチフレームあたりのフレーム数: K=32。
L	(1 リンクの) コンバータ・デバイスあたりのレーン
	数: 1、2、3、4、または8。
M	(1 リンクの) デバイスあたりのコンバータ数:
	実数データ・モードでは、M は実際のデータ・コン
	バータ数(合計インターポレーションが 1× の場
	合)。複素データ・モードでは、M は複素データサ
	ブチャンネルの数。
S	1フレームのコンバータあたりのサンプル数: 1、2、
	4、または8。

表 26. JESD	204B デバイス・パラメータ
Parameter	Description
CF	1 リンクのデバイス・クロックあたりの制御ワード
	数。サポートしていません。0にする必要がありま
	す。
CS	変換サンプルあたりの制御ビット数。サポートして
	いません。0にする必要があります。
HD	高密度ユーザ・データ・フォーマット。このパラメ
	ータは常に1に設定されます。
N	コンバータ分解能。
N' (or NP)	サンプルあたりの合計ビット数。

AD9173 は、これらのパラメータの一定の組み合わせをサポート しています。サポートされているシングルリンク・モードとデュ アルリンク・モードについては、それぞれ表 28 と表 29 を参照し てください。表 28 と表 29 に、それぞれのモードにおける JESD204B パラメータのリストを示します。表 27 には、固定値 を持つ JESD204B パラメータを示します。

表 27. 固定値の JESD204B パラメータ

Parameter	Value
K	32
CF	0
HD	1
CS	0

- 42/142 -Rev. 0

表 28. シングルリンク JESD204B 動作モード

		Single-Link JESD204B Modes													
Parameter	0	1	2	3	4	5	6	7	8	9	13	14	15	16	17
L (Lane Count)	1	2	3	2	4	1	2	1	4	4	4	4	8	8	8
M (Converter Count)	2	4	6	2	4	2	4	4	2	2	2	2	2	2	2
F (Octets per Frame per Lane)	4	4	4	2	2	3	3	8	1	2	1	2	1	2	3
S (Samples per Converter per Frame)	1	1	1	1	1	1	1	1	1	2	1	2	2	4	8
NP (Total Number of Bits per Sample)	16	16	16	16	16	12	12	16	16	16	16	16	16	16	12
N (Converter Resolution)	16	16	16	16	16	12	12	16	16	16	11	11	11	11	11

表 29. デュアルリンク JESD204B 動作モード

	Dual-Link JESD204B Modes											
Parameter	0	1	2	3	4	5	6	7	8	9	13	14
L (Lane Count)	1	2	3	2	4	1	2	1	4	4	4	4
M (Converter Count)	2	4	6	2	4	2	4	4	2	2	2	2
F (Octets per Frame per Lane)	4	4	4	2	2	3	3	8	1	2	1	2
S (Samples per Converter per Frame)	1	1	1	1	1	1	1	1	1	2	1	2
NP (Total number of Bits per Sample)	16	16	16	16	16	12	12	16	16	16	16	16
N (Converter Resolution)	16	16	16	16	16	12	12	16	16	16	11	11

設定パラメータ

AD9173 のモードは、L、K、M、N、NP、S、F に関わるリンク 設定パラメータによって決定されます。これらの設定の説明と アドレスを表 30 に示します。

表 30. 設定パラメータ

JESD204B		
Setting	Description	Address
L-1	Number of lanes minus 1.	Register 0x453, Bits[4:0]
F – 1	Number of ((octets per frame) per lane) minus 1.	Register 0x454, Bits[7:0]
K – 1	Number of frames per multiframe minus 1.	Register 0x455, Bits[4:0]
M – 1	Number of converters minus 1.	Register 0x456, Bits[7:0]
N – 1	Converter bit resolution minus 1.	Register 0x457, Bits[4:0]
NP – 1	Bit packing per sample minus 1.	Register 0x458, Bits[4:0]
S – 1	Number of ((samples per converter) per frame) minus 1.	Register 0x459, Bits[4:0]
HD	High density format. Set to 1.	Register 0x45A, Bit 7
DID	Device ID. Match the device ID sent by the transmitter.	Register 0x450, Bits[7:0]
BID	Bank ID. Match the bank ID sent by the transmitter.	Register 0x451, Bits[7:0]
LID0	Lane ID for Lane 0. Match the Lane ID sent by the transmitter on Logical Lane 0.	Register 0x452, Bits[4:0]
JESDV	JESD204x version. Match the version sent by the transmitter (0x0 = JESD204A, 0x1 = JESD204B).	Register 0x459, Bits[7:5]

AD9173 は、メイン・デジタル・データパスの出力を選択モードにおける N ビットの値に切り詰めて、それを DAC コアに送ります。下位 NP - N ビットに 0 をパディングした場合に相当する NP のビット数の値、または全 SERDES レーンの合計 NP ビット数データを送ることが可能です。どちらの場合も、DAC コアの前で下位 NP - N ビットが切り捨てられます。

JESD204B レシーバーを通過するデータフロー

リンク設定パラメータは、JESD204B レシーバー・インターフェース上のシリアル・ビットのフレーミングを解除し、データ・サンプルとして DAC へ渡す方法を指定します。

論理レーンのスキュー除去とイネーブル

JESD204B のテスト・モード PHY PRBS のテスト

AD9173 の JESD204B レシーバーは、その物理層のバックエンドに PRBS パターン・チェッカーを内蔵しています。この機能を使用すると、JESD204B リンクの各物理レーンのビット・エラー・レート(BER)テストを行うことができます。 PHY PRBS パターン・チェッカーは、JESD204B リンクが確立されていなくても使用できます。また、PRBS7、PRBS15、または PRBS31 データ・パターンと同期できます。 PRBS パターンの検証は複数のレーン上で同時に行うことができます。 不合格レーンのエラー・カウント数は、1 つの JESD204B レーンごとにレポートされます。

Rev. 0 — 43/142 —

AD9173 の PRBS テストは次のように行います。

- JESD204B トランスミッタから PRBS7、PRBS15、または PRBS31 パターンの送信を開始します。
- 2. 表 31 に示すように、適切な PRBS パターンを選択してレジ スタ 0x316 のビット [3:2] にそれを書き込みます。
- 3. PHY_TEST_EN (レジスタ 0x315) への書き込みを行うことによって、テストするすべてのレーンの PHY テストをイネーブルします。レジスタ 0x315 の各ビットは、対応するレーンの PRBS テストをイネーブルします。例えばビット 0 に 1 を書き込むと、物理レーン 0 の PRBS テストが有効になります。
- PHY_TEST_RESET (レジスタ 0x316、ビット 0) を 0 から 1 に変更して、再度 0 に戻します。
- 必要に応じて PHY_PRBS_TEST_THRESHOLD_xBITS (レジスタ 0x319 ~ レジスタ 0x317 のビット [23:0]) を設定します。
- PHY_TEST_START (レジスタ 0x316、ビット 1) に 0 を書き 込み、次に 1 を書き込みます。これで、PHY_TEST_START の立上がりエッジでテストが開始されます。
 - a. (オプション)場合によっては、この時点でステップ 4 を繰り返す必要があります。PHY_TEST_RESET(レ ジスタ 0x316、ビット 0)を 0 から 1 に変更して、再 度 0 に戻します。
- 7. 500 ms 待機します。
- 8. PHY_TEST_START (レジスタ 0x316 のビット 1) に 0 を書き込んで、テストを停止します。
- 9. PRBS テストの結果を読み出します。
 - a. PHY_PRBS_PASS (レジスタ 0x31D) の各ビットは、1 つの SERDES レーンに対応しています (0 = 不合格、1 = 合格)。
 - b. 各不合格レーンに見られる PRBS エラーの数は、チェックするレーン番号 (0~7) を PHY_SRC_ERR_CNT (レジスタ 0x316、ビット [6:4]) に書き込み、PHY_PRBS_ERR_CNT_xBITS (レジスタ 0x31A~レジスタ 0x31C) を読み出すことによって得られます。最大エラー・カウント数は 2²⁴⁻¹ です。レジスタ 0x31A~レジスタ 0x31C の全ビットがハイの場合は、選択したレーンの最大エラー・カウント数を超えます。

表 31. PHY PRBS パターンの選択

PHY_PRBS_PAT_SEL Setting (Register 0x316, Bits[3:2])	PRBS Pattern
0b00 (default)	PRBS7
0b01	PRBS15
0b10	PRBS31

トランスポート層のテスト

AD9173 の JESD204B レシーバーは、JESD204B 規格に定めるショート・トランスポー層(SPTL)テストをサポートしています。JESD204B のトランスミッタとレシーバー間のデータ・マッピングを検証するには、このテストを使用します。このテストを行うには、論理デバイス内にこの機能が実装され、イネーブルされている必要があります。また、レシーバー側でテストを実行する前に、リンクが確立され、エラーなく作動するようになっていなければなりません。

STPL テストは、各コンバータからの各サンプルが、コンバータ数 (M) とコンバータあたりのサンプル数 (S)に従い、適切にマッピングされることを確認します。JESD204B 規格に仕様が規定されているように、コンバータのメーカーは転送テスト・サンプルの仕様を定めています。

各サンプルは、それぞれ固有の値になっている必要があります。例えば、M=2、S=2 の場合は、固有の値を持つ 4 個のサンプルがテスト終了まで繰り返し転送されます。デバイスには、予想サンプルを設定しておく必要があります。このサンプルが、受信したサンプルと 1 個ずつ比較され、すべてのサンプルがテストされるまでそれが繰り返されます。AD9173 におけるこのテストの実行プロセスを以下に示します。

- 1. JESD204B リンクを同期します。
- 2. JESD204B Tx で STPL テストをイネーブルします。
- JESD204B のケースによっては最大 6 個の複素サブチャンネル (M=6) を持つことができ、各フレームには最大 8 個のサンプル (S=8) を含めることができます。SHORT_TPL_REF_SP_MSB ビット (レジスタ 0x32E) とSHORT_TPL_REF_SP_LSB ビット (レジスタ 0x32D) を、1 フレーム内の 1 コンバータのサンプルの 1 つに合わせて設定します。N=12 モードでは予想サンプル値に 16 が乗じられます。
- チャンネルを選択するには、SHORT_TPL_M_SEL (レジス タ 0x32C、ビット [3:2]) をセットします。
- 5. I または Q サブチャンネルを選択するには、 SHORT_TPL_IQ_SAMPLE_SEL (レジスタ 0x32F、ビット 6) をセットします。
- 選択したチャンネルの 1 つのフレーム内にあるサンプルを 選択するには、SHORT_TPL_SP_SEL(レジスタ 0x32C、ビット [7:4]) をセットします。
- 7. SHORT_TPL_TEST_EN (レジスタ 0x32C、ビット 0) を 1 に設定します。
- 8. SHORT_TPL_TEST_RESET (レジスタ 0x32C、ビット 1) を 1 に設定して、また 0 に戻します。
- 9. 必要な時間だけ待機します。この必要時間は 1/(サンプル・レート×BER). として計算できます。例えば、エラーレートが BER = 1×10^{-10} で、サンプル・レートが 1 GSPSの場合、必要時間は 10 秒です。次に、SHORT_TPL_TEST_EN を 0 に設定します。
- 10. SHORT_TPL_FAIL (レジスタ 0x32F、ビット 0) のテスト 結果を読み出します。
- 11. 同じ M または別の M に対して別のサンプルを選択し、1 つのフレーム内にある両方のコンバータ用のすべてのサンプルを検証できるまでテストを続けます。

内部ループバック・テスト

AD9173 は、外部 SERDES 信号入力なしで JESD204B PHY をテストできる PRBS ジェネレータを 1 個内蔵しています。AD9173 の内部ループバック・テストは次のように行います。

- 1. EQ_BOOST_PHYx ビット (レジスタ 0x240 のビット [7:0] とレジスタ 0x241 のビット [7:0]) を 0 にセットします。
- SEL_IF_PARDATAINV_DES_RC_CH ビット (レジスタ0x234、ビット [7:0])を0にセットして、レーンが反転しないようにします。
- 3. EN_LBT_DES_RC_CH (レジスタ 0x250) への書き込みを 行うことによって、テストするすべてのレーンのループバ ック・テストをイネーブルします。レジスタ 0x250 の各ビ ットは、対応するレーンのループバック・テストをイネーブ ルします。例えばビット 0 に 1 を書き込むと、物理レーン 0 のテストが有効になります。
- ハーフレートの場合は EN_LBT_HALFRATE_DES_RC (レジスタ 0x251、ビット 1) を 1 にセットし、それ以外の場合は 0 にセットします。
- INIT_LBT_SYNC_DES_RC (レジスタ 0x251、ビット 0) を 0 から 1 に変更して、再度 0 に戻します。

RRBS7 チェックの実行方法については、PHY PRBS テストのセクションを参照してください。

CGS と ILAS の繰り返しテスト

AD9173 は、JESD204B 仕様のセクション 5.3.3.8.2 に従い、/K28.5/ 文字の固定ストリーム受信、または CGS に続く ILAS の固定ストリーム受信をチェックすることができます。

繰り返し CGS テストを実行するには、/K28.5/ 文字の固定ストリームを AD9173 の SERDES 入力へ送ります。次に、デバイスをセットアップしてリンクをイネーブルします。SYNCOUT± のアサートが解除されていることを確認して /K28.5/ 文字を受信中であることを確認し、レジスタ 0x470 を読み出すことによって、イネーブルされたすべてのリンク・レーンに CGS が受け入れられていることを確認します。

CGS の後に繰り返し ILAS シーケンスが続いていることをテストするには、リンクをセットアップするための手順に従いますが、最後の書込みを実行(リンクをイネーブル)する前に、レジスタ 0x477 のビット 7 に 1 を書き込むことによって ILAS テスト・モードをイネーブルし、リンクをイネーブルします。デバイスが各ライン上で 4 個の CGS 文字を確認すると、そのデバイスは $\overline{SYNCOUTx}$ のアサートを解除します。この時点で、トランスミッタが繰り返し ILAS シーケンスの送信を開始します。

レジスタ 0x473 を読み出し、イネーブルされたすべてのリンク・レーンについて、初期レーン同期が受け入れられていることを確認してください。

JESD204B のエラー・モニタリング ディスパリティ、テーブル不記載、予期しない制御 (K) 文字によるエラー

JESD204B 仕様のセクション 7.6 に従い、AD9173 はディスパリティ・エラー、テーブル不記載 (NIT) エラー、および予期しない制御文字によるエラーを検出することができます。また、エラー発生時にオプションで同期要求を行い、リンクを初期化し直すこともできます。

このセクションには、JESD204B 仕様に関するその他いくつかの解釈も示されています。1 つのレーンに 3 つの NIT エラーが送られ、なおかつ QUAL_RDERR(レジスタ 0x476、ビット 4) = 1 の場合、異常ディスパリティ・エラー(BDE)カウント・レジスタのリードバック値は 1 です。NIT エラーと同じ文字位置で発生するディスパリティ・エラーのレポートは、ディスエーブルされています。NIT エラー発生後における文字のディスパリティ・エラーについては、このようなディスエーブル設定は行われません。したがって、NIT エラー発生によって BDE エラーが発生するのは想定内の動作です。

エラー・カウントのチェック

ディスパリティ・エラー、NIT エラー、および予期しない制御文字によるエラーについては、エラー・カウントをチェックできます。エラーは、レーンごと、およびエラー・タイプごとにカウントされます。各エラー・タイプとレーンには専用のレジスタがあります。エラー・カウントをチェックするには、以下のステップを実行する必要があります。

1. レジスタ 0x480 のビット [5:3] からレジスタ 0x487 のビット [5:3] までを使い、どのエラーをモニタするかを選択します。予期しない K (UEK) 文字、BDE、および NIT エラー・モニタリングは、表 60 に示すように、該当するビットに 1 を書き込むことによってレーンごとに選択できます。これらのビットは、デフォルトでイネーブルされます。

- 対応するエラー・カウンタ・リセット・ビットは、レジスタ 0x480 のビット [2:0] からレジスタ 0x487 のビット [2:0] までです。そのエラー・カウンタをリセットするには、対応するビットに1を書き込んでください。
- 3. レジスタ 0x488 のビット [2:0] からレジスタ 0x48F のビット [2:0] には、各エラー・カウンタ用の最終カウント値保持インジケータがあります。このフラグをイネーブルすると、最終エラー・カウント値 0xFF に達した時点でカウンタがカウントを中止し、リセットされるまでその値を保持します。それ以外の場合は値が 0x00 にラップされて、カウントを継続します。レーンごとに希望の動作を選択して、対応するレジスタ・ビットを設定してください。

閾値を超えるエラー・カウントのチェック

閾値を超えるエラー・カウントをチェックするには、以下の手順に従ってください。

- 1. エラー・カウンタ閾値を定義します。エラー・カウンタ閾値はレジスタ 0x47C にユーザ定義値として設定するか、デフォルト値の 0xFF のままとすることができます。エラー閾値に達すると、マスク・レジスタの設定に応じて IRQ が生成されるか SYNCOUTx± がアサートされるか、あるいは、その両方が実行されるかします。このエラー閾値は、3つのタイプのエラー(UEK、NIT、BDE) すべてに共通で使われます。
- SYNC_ASSERT_MASK ビットをセットします。
 SYNCOUTx± のアサート動作はレジスタ 0x47D のビット
 [2:0] で設定します。デフォルトでは、いずれかのレーンのいずれかのエラー・カウンタが 閾値に達すると、
 SYNCOUTx± がアサートされます (レジスタ 0x47D のビット [2:0] = 0b111)。 SYNC_ASSERT_MASK ビットをセットするときは、LINK_PAGE (レジスタ 0x300 のビット 2)を1にセットする必要があります。
- 3. エラー・カウント到達インジケータを読み出します。各エラー・カウンタには、レーンごとに最終カウント値到達インジケータがあります。このインジケータは、特定レーンのエラー・カウンタが最終カウント値に達すると 1 にセットされます。これらのステータス・ビットは、レジスタ0x490のビット [2:0] からレジスタ0x497のビット [2:0] までの間に置かれています。ビット 3 は、特定レーンがアクティブになっているかどうかを示すためにリードバックできます。

エラー・カウンタと IRQ 制御

エラー・カウンタと IRQ 制御については、以下のステップに従ってください。

- 1. 割込みをイネーブルします。JESD204B の割込みをイネーブルします。UEK、NIT、BDE エラー・カウンタの割込みは、レジスタ 0x4B8 のビット [7:5] で設定します。他にも、レーンのスキュー除去、初期レーン同期、正常チェックサム、フレーム同期、コード・グループ同期(レジスタ 0x4B8 のビット [4:0]) や、構成ミスマッチ(レジスタ 0x4B9 のビット 0) など、リンクの確立時にモニタする割込みがあります。これらのビットはデフォルトではオフになっていますが、該当ビットに 0b1 を書き込むことによってイネーブルできます。
- 2. JESD204B 割込みステータスを読み出します。割込みステータス・ビットはレジスタ 0x4BA のビット [7:0] とレジスタ 0x4BB のビット 0 で、このステータス・ビット位置はイネーブル・ビット位置に対応しています。
- 3. 使用する予定のある割込みは、JESD204B リンクを確立する前にすべてイネーブルすることを推奨します。リンクを確立が確立されたら、割込みをリセットしてリンク・ステータスをモニタするために使用することができます。

Rev. 0 — 45/142 —

SYNCOUTx± によるエラー・モニタリング

ディスパリティ、NIT、または予期しない制御文字によるエラーが 1つ以上発生したときは、JESD204B 仕様のセクション 7.6 に従ってそのエラーが $SYNCOUTx\pm$ ピンにレポートされます。 JESD204B 仕様は、エラー発生時、正確に 2 フレーム分の時間だけ $SYNCOUTx\pm$ 信号をアサートするように規定しています。 AD9173 では、 $SYNCOUTx\pm$ パルスの幅を 12 、1、または 12 PCLK サイクルに設定することができます。 12 フレーム・クロック・サイクルの 12 SYNCOUTx± パルスを実現する設定を表 12 に示します。

表 32. SYNCOUTx± エラー・パルス幅の設定

F	PCLK Factor (Frames/PCLK)	SYNC_ERR_DUR (Register 0x312, Bits[7:4]) Setting ¹
1	4	0 (default)
2	2	1
3	1.5	2
4	1	2
8	0.5	4

¹これらのレジスタ設定は、2フレーム・クロック・サイクルのパルス幅でSYNCOUTx±信号をアサートします。

予期しない制御文字、テーブル不記載、 ディスパリティの IRQ

予期しない制御文字(UEK)、テーブル不記載(NIT)、およびディスパリティによるエラーについては、閾値を超えるエラー・カウント・イベントを IRQ イベントとして使用できます。これらのイベントは、レジスタ 0x4B8 のビット [7:5] へ書込みを行うことによってイネーブルします。IRQ イベント・ステータスは、IRQ をイネーブルした後に、レジスタ 0x4BA のビット [7:5] で読み出すことができます。

IRQ の設定については、エラー・カウンタと IRQ 制御のセクションを参照してください。IRQ の詳細については、割込み要求動作のセクションを参照してください。

再初期化が必要なエラー

JESD204B 仕様のセクション 7.1 に従い、4 個の無効なディスパリティ文字または 4 個の NIT 文字が受信されると、自動的にリンクの再初期化が行われます。リンクの再初期化が行われる場合、再同期要求の長さは少なくとも 5 フレーム、9 オクテットになります。

ディスパリティ・エラー、NIT エラー、または UEK 文字エラーのエラー・カウントがユーザ設定によるエラー閾値に達したときは、オプションでリンクを再初期化することができます。特定のエラー・タイプに対して再初期化機能をイネーブルする手順は、以下のとおりです。

- 1. レジスタ 0x480 のビット [5:3] からレジスタ 0x487 のビット [5:3] までを使い、どのエラーをモニタするかを選択します。UEK、BDE、および NIT によるエラーのモニタリングは、表 33 に示すように、該当ビットに 1 を書き込むことによってレーンごとに選択できます。これらはデフォルトでイネーブルされます。
- 2. レジスタ 0x480 のビット [2:0] からレジスタ 0x487 のビット [2:0] までの該当ビットに 0 を書き込んで、カウンタのリセットを解除します。
- 3. 表 33 に従って SYNC_ASSERT_MASK (レジスタ 0x47D の ビット [2:0]) に書き込みを行うことにより、各タイプの エラー対して同期アサーション・マスクをイネーブルしま す。
- 4. 必要なエラー・カウンタ閾値を ERRORTHRES (レジスタ 0x47C) に設定します。

5. SYNC_ASSERT_MASK レジスタでイネーブルされたエラー・タイプごとに、いずれかのレーン上のカウンタが設定された閾値に達した場合は、SYNCOUTx± がローになり同期要求が送信されます。リンクが再初期化されるとすべてのエラー・カウントがリセットされますが、IRQ はリセットされないので手動でリセットする必要があります。

表 33. 同期アサーション・マスク(SYNC_ASSERT_MASK)

100.1	3,7,3	_ · · · · · ·	(01110_3100_3111_111111011)
Addr.	Bit No.	Bit Name	Description
0x47D	2	BDE	Set to 1 to assert SYNCOUTx±
			if the disparity error count reaches the threshold
	1	NIT	Set to 1 to assert SYNCOUTx±
			if the NIT error count reaches the threshold
	0	UEK	Set to 1 to assert SYNCOUTx±
			if the UEK character error count reaches the threshold

CGS、フレーム同期、チェックサム、 ILAS のモニタリング

レジスタ 0x470 からレジスタ 0x473 をモニタリングすることで、 JESD204B リンク確立の各段階が実行されていることを検証で きます。

リンク・レーン x が少なくとも 4 個の K28.5 文字を受信して、コード・グループ 同期が正常に終了した場合は、CODE_GRP_SYNC(レジスタ 0x470)のビット x がハイになります。

リンク・レーン x が初期フレーム同期を完了した場合は、 $FRAME\ SYNC\ (レジスタ\ 0x471)$ のビット x がハイになります。

リンク・レーン x の ILAS の間にレーン経由で送られたチェックサムが、そのレーン経由で送られた JESD204B パラメータの合計と一致した場合は、 $GOOD_CHECKSUM$ (レジスタ0x472) のビット x がハイになります。パラメータは、レジスタ内の個々のフィールドを合計するか、パックされたレジスタを加算することによって追加できます。計算したチェックサムは、以下に示すフィールドを合計したものの下位 8 ビットです: DID、BID、LID、SCR、L = 1、= 10、= 11、= 11、= 11 、= 12 SUBCLASSV、= 13 、= 13 、= 13 FESDV、= 13 、= 14 FESDV 、= 15 FESDV 、= 15 FESDV S = 15 FESDV S = 16 FESDV S = 18 FESDV S = 19 FE

リンク・レーン x の初期レーン・アライメント・シーケンスが正常に終了した場合は、INIT_LANE_SYNC(レジスタ 0x473)のビット x がハイになります。

CGS、フレーム同期、チェックサム、ILAS の IRQ

CGS、フレーム同期、チェックサム、ILAS のフェイル信号は IRQ イベントとして使用できます。これらは、レジスタ 0x4B8 の ビット [3:0] に書き込みを行うことによってイネーブルします。 IRQ イベント・ステータスは、IRQ をイネーブルした後に、レジスタ 0x4BA のビット [3:0] で読み出すことができます。 CGS IRQ をリセットするには、レジスタ 0x4BA のビット 0 に 1 を書き込みます。フレーム同期 IRQ をリセットするには、レジスタ 0x4BA のビット 1 に 1 を書き込みます。チェックサム IRQ をリセットするには、レジスタ 1 を引き込みます。ILAS IRQ をリセットするには、レジスタ 1 を書き込みます。ILAS IRQ をリセットするには、レジスタ 1 を書き込みます。1 に 1 に 1 を書き込みます。1 に 1 に

詳細については、割込み要求動作のセクションを参照してくだ さい。

Rev. 0 — 46/142 —

構成ミスマッチ IRQ

AD9173 には構成ミスマッチ・フラグがあり、IRQ イベントとして使用することができます。レジスタ 0x4B9 のビット 0 を使ってミスマッチ・フラグをイネーブルしてから(デフォルトでイネーブル)、レジスタ 0x4BB のビット 0 を使ってそのステータスをリードバックし、IRQ 信号をリセットします。詳細については、割込み要求動作のセクションを参照してください。

リンク構成設定(レジスタ $0x450 \sim$ レジスタ 0x45D)が、デバイスが受信した JESD204B 設定(レジスタ $0x400 \sim$ レジスタ 0x40D)と一致しないときは、構成ミスマッチ・イベント・フラグがハイになります。

この機能は、レジスタ 0x472 の正常チェックサム・フラグとは 異なります。正常チェックサム・フラグは、送信された設定に基 づき、送信されたチェックサムと計算されたチェックサムが一致 するようにします。構成ミスマッチ・イベントは、送信された 設定が構成設定と一致するようにします。

Rev. 0 - 47/142 -

デジタル・データパス

AD9173 のデジタル・データパス全体は、バイパス可能なチャンネル・データパスと、アナログ DAC コアまで続くメイン DAC データパスとで構成されています。各チャンネルおよびメイン DAC データパス内では、さまざまなデジタル機能ブロックを使用できます。

合計データパス・インターポレーション

AD9173 は、2 つの分離したインターポレーション・ブロックを内蔵しています。1 つはそれぞれのチャネライザー・データパス内に、もう1 つのインターポレーション段はメイン DAC データパス内に置かれています。チップの合計インターポレーションは、チャンネル・インターポレーション係数にメイン・データパス・インターポレーション係数を乗じることによって決定できます。DAC サンプル・レートと入力データ・レート間の関係を、次式に示します。

 $Total Interpolation = (Channel Interpolation \times Main Interpolation)$

 $f_{DATA} = f_{DAC} / (ChannelInterpolation \times MainInterpolation)$

それぞれの各種カスケード・ハーフバンド・フィルタは、80%の信号帯域幅能力を備えています。したがって、インターポレーションを使用する場合(チャンネル・データパスとメイン・データパスの両方についてバイパスしないか、1×の合計インターポレーションの場合)、入力データ・レートに関して使用可能な信号帯域幅(BW)は次式で計算されます。

 $SignalBW = 0.8 \times (f_{DATA}/2)$

(TotalInterpolation > 1)

 $SignalBW = (f_{DATA}/2)$

(TotalInterpolation = 1)

インターポレーション値は表34に示すように設定します。

表 34. インターポレーション係数レジスタの設定

Interpolation Factor	Main Datapath, Register 0x111, Bits[7:4]	Channel Datapath, Register 0x111, Bits[3:0]
1×	0x1	0x1
$2 \times$	0x2	0x2
3×	Not applicable	0x3
4×	0x4	0x4
6×	0x6	0x6
8×	0x8	0x8
12×	0xC	Not applicable

表 35. インターポレーション・モードと使用可能な帯域幅

Total Interpolation	Available Signal Bandwidth	f _{DATA}
1× (Bypass)	f _{DATA} /2	f_{DAC}
$2\times$, $4\times$, $8\times$, $12\times$, $16\times$,	$80\% \times f_{DATA}/2$	f _{DAC} /total interpolation
18×, 24×, 32×, 36×,		
48×, 64×		

フィルタの性能

インターポレーション・フィルタは、着信データの変化を最小限に抑えながら、インターポレーション・イメージの発生を抑制できるような形で既存データと既存データの間を補間します

表 35 に示す使用可能帯域幅は、フィルタが±0.001 dB より小さい通過帯域リップルと 85 dB を超えるイメージ除去比を持つ周波数帯域として定義されます。各フィルタの相対帯域幅を示す概念図を図 67 と図 68 に示します。すべてのフィルタの最大パスバンド振幅は同じですが、図では理解しやすいように、異なる大きさで描かれています。




図 67. 実現可能なそれぞれの最大 DAC レートにおける 1x、2x、4x の合計インターポレーション・レートの帯域応答、 11 ビット分解能




図 68. 合計インターポレーション・レートの帯域応答 -特に指定のない限り 12 GHz DAC レート、16 ビット分解能で 8×、12×、16×、18×、24×、32×、36×、48×、64×

NCO オンリー・モード

AD9173 は、NCO だけをイネーブルしたモードで作動させることができます。このモードでは、データをシングル・トーンに変調するために NCO ブロックに注入されるユーザ設定可能な内部 DC 振幅レベルを使用して、シングル・トーン正弦波が生成されます。この内部 DC レベルは、図 69 に示すように、さまざまな制御を通じてチャンネル・データパスまたはメイン・データパスに注入されます。モード 3 とモード 4 が、それぞれシングル・チャンネルまたはデュアル・チャンネルの NCO オンリー動作モードとするために使用できます。このモードではJESD204B リンクを確立する必要はありません。このモードはトランスミッタの無線信号チェーンの起動に有効なオプションです。デバイスが内部的に NCO データを生成するので、デジタル・データ・ソースは必要ありません。

Rev. 0 - 48/142 -

このモードは、局部発振器アプリケーションのように正弦波だけが必要とされるアプリケーションにも使用できます。追加的なキャリブレーション NCO ブロックが用意されていて(オプション)、初期システム・キャリブレーションの一部として使用することができるので、最終システム構成に合わせて最終メイン・データパス NCO を設定し直す必要がありません。この機能については、キャリブレーション NCO のセクションで詳しく説明します。

NCO テスト・モードをイネーブルすると、DC テスト・データ・ワードがデジタル・データパスのデータ・ソースとなります。つまり、このテスト・モードでは JESD204B リンクが確立され、そのリンクを介してデバイスにデータを転送することができますが、データが実際に DAC に送られることはありません。SERDES データ・ソースへの接続は、このテスト・モードをディスエーブルすることによってのみ実現されます。このテスト・モードの SPI 制御ビットはオンザフライで設定できますが、通常、モードをディスエーブルして SEDRDES データパスに切り替えるには、レーンやデータパス・モードも設定する必要があるので、オンザフライ設定や NCO オンリー・モード制御ビットのリセットはあまり現実的ではありません。




図 69. NCO オンリー・モードにおける DC 振幅注入のブロック図

Rev. 0 - 49/142 -

チャンネル・デジタル・データパス




図 70. メイン DAC 出力ごとのチャンネル・デジタル・データパスのブロック図

それぞれのメイン DAC 出力には 3 つのオプション・チャネラ イザーまたはチャンネル・データパスがあり、これらは選択し た JESD204B モードに基づいて選択されます。チャンネル・デ ータパスには、バイパスするというオプションもあります(1x インターポレーションを選択)。この場合は、各チャネライザ ーに含まれるすべてのデジタル機能がバイパスされます。各チ ャネライザーは 1 つのデジタル・ゲイン段、複素インターポレ ーション・ブロック、およびモジュラス機能を備えた複素 48 ビ ット NCO で構成されています。インターポレーションの選択 は3つのチャネライザーすべてで同じですが、ゲイン段と複素 NCO 値はすべて個別に設定できます。これらのブロックの制御 は、表 36 に示すように、CHANNEL_PAGE ビット (レジスタ 0x008 のビット [5:0]) 内のチャンネル・ページング・マスク によってページングされます。ページ・マスクの各ビットは1 つのチャンネル・データパスに対応しています。これらのチャ ンネルは、制御を設定するために、個別にページングしてチャ ンネルごとに固有の値を設定したり、同時にページングしてす べてのチャンネルを同じ値に設定したりすることができます。

表 36.チャンネル・ページ・マスク

2(00.)		
CHANNEL_PAGE (Register 0x008, Bits[5:0])	Channel Paged	Channel Datapath Updated
0x01 (Bit 0)	Channel 0	Channel 0 of DAC0
0x02 (Bit 1)	Channel 1	Channel 1 of DAC0
0x04 (Bit 2)	Channel 2	Channel 2 of DAC0
0x08 (Bit 3)	Channel 3	Channel 0 of DAC1
0x10 (Bit 4)	Channel 4	Channel 1 of DAC1
0x20 (Bit 5)	Channel 5	Channel 2 of DAC1

以下のセクションでは、チャンネル内の各デジタル・ブロック について詳しく説明します。

デジタル・ゲイン

AD9173 は個別チャンネル・ゲイン制御を備えており、それぞれの複素データ入力チャンネルに、ユニークなゲイン・スケーリング機能を使用することができます。各チャンネルのゲイン・コードは12 ビット分解能で、レジスタ 0x146 とレジスタ 0x147 に置かれており、次式で計算することができます。

 $0 \le Gain \le (2^{12} - 1)/2^{11}$

 $-\infty dB < dBGain \le +6.018 dB$

 $Gain = Gain\ Code\ \times (1/2048)$

 $dBGain = 20 \times log_{10}(Gain)$


 $Gain\ Code = 2048 \times Gain = 2^{11} \times 10^{(dBGain/20)}$

ゲイン・コード制御(CHNL_GAIN)は、レジスタ 0x008、ビット [5:0] のチャンネル・ページ・マスク(CHANNEL_PAGE)によってページングされます。デジタル・ゲイン機能は、チャンネル・データパスがバイパスされる $1\times$ インターポレーション・モードを使用する場合を除き、すべてのモードで使用できます。3 つのチャンネルを結合する加算ノードは、結合された振幅が大き過ぎる場合、加算された信号をクリッピングすることがあります。例えば、3 つのチャンネルすべてを使用する場合で、3 つのデータ・ストリームすべてがフルスケール振幅の1/3 より大きい場合は、クリッピングが行われます。任意の数のチャンネルを使用しているときのデータ値の合計は、 -2^{15} から+ 2^{15} までの範囲でなければなりません。

Rev. 0 - 50/142 -

チャンネル・インターポレーション

使用可能なチャンネル・インターポレーション・オプションは、バイパス (1x)、 2x、3x、4x、6x、8x です。インターポレーションに使用するそれぞれのハーフバンド・フィルタの帯域幅は 80% で、阻止帯域除去比は 85 dB です。チャンネル・ハーフバンド・カスケード構成を図 71 に示します。また、各チャンネル・インターポレーション・フィルタの使用可能帯域幅を表 37 に示します。



ハーフバンド・フィルタのブロック図

表 37. チャンネル・インターポレーションの 使用可能帯域幅と除去比

Half-Band Filter	Bandwidth (xf _{IN_FILTER}) (%)	Stop Band Rejection (dB)
HB0	80	85
HB1	40	85
TB0	80	85
HB2	27	85

¹f_{IN FILTER} はハーフバンド・フィルタの入力周波数です。

チャンネル・デジタル変調

AD9173 は、ベースバンド直交信号を希望の周波数に変調するためのデジタル変調機能を備えています。AD9173 には、チャンネル変調段とメイン変調段の 2 つの複素デジタル変調段があります。各メイン DAC には 3 つのチャンネルがあってそれぞれが専用の NCO を持ち、各チャンネルからのデータを固有の周波数と位相オフセットで別々に変調することができます。AD9173 には複数の NCO モードがあります。デフォルトの NCO は 48 ビットのインテジャー NCO です。各チャンネル NCO には追加的なモジュラス・オプションがあり、デュアル・モジュラス NCOの A/B の比により、きわめて高い精度で出力周波数を合成することができます。モードは表 38 に示すように選択されます。これらの制御は、CHANNEL_PAGE ビット(レジスタ 0x008 のビット [5:0])内のチャンネル・ページ・マスクによってページングされます。

表 38. チャンネル変調モードの選択

	Modulation Type		
Modulation Mode	Register 0x130, Bit 6	Register 0x130, Bit 2	
None	060	0b0	
48-Bit Integer NCO	0b1	0b0	
48-Bit Dual Modulus NCO	0b1	0b1	

チャンネル NCO ブロックには、サイドバンド選択制御機能と、FTW および位相オフセットの制御機能更新方法に関するオプションも含まれています。

位相オフセット・ワード制御は次のように計算します。

-180°≤度数オフセット≤+180°

度数オフセット = 180°×(DDSC_NCO_PHASE_OFFSET/2¹⁵)

ここで、*DDSC_NCO_PHASE_OFFSET* は、表 39 に示すレジスタ に設定された 16 ビットの 2 の補数値です。

表 39. チャンネル NCO の位相オフセット・レジスタ

Address	Value	Description
0x138	DDSC_NCO_PHASE_OFFSET[7:0]	8 LSBs of phase offset
0x139	DDSC_NCO_PHASE_OFFSET[15:8]	8 MSBs of phase offset

48 ビット・デュアル・モジュラス NCO

48 ビット・デュアル変調モードは、図 72 に示すように NCO、位相シフタ、複素変調器を使い、プログラマブル・キャリア信号によって信号を変調します。この構成では、非常に高い周波数分解能で、±f_{NCO}/2 までの出力スペクトル内の任意の位置に出力信号を配置することができます。

NCO は直交キャリアを生成して、入力信号を新しい中心周波数に変換します。直交キャリアは、同じ周波数で互いに 90°のオフセットを持つ正弦波のペアです。直交キャリアの周波数はFTW を介して設定します。図 72 に示すように、直交キャリアは I データおよび Q データとミックスされてから加算され、I データパスと Q データパスに出力されます。

インテジャー NCO モード

チャンネル 48 ビット NCO は、インテジャー NCO として使用できます。チャンネル NCO の FTW は、チャンネル NCO ブロックの実行速度(f_{NCO})によって異なります。この速度は加算ノード(最大 1.54 GSPS)と同じ速度で、次式を使って計算できます。

 $f_{NCO} = f_{DATA} \times \mathcal{F} + \mathcal{V} +$

 $f_{NCO} = f_{DAC}/ × / 1 v \cdot / 1 v / 2 9 - ポレーション = f_{SUMMING_NODE}$ 個々のチャンネルの FTW は個別に設定可能で、次式で計算できます。

 $-f_{NCO}/2 \le f_{CARRIER} < +f_{NCO}/2$

 $DDSC_FTW = (f_{CARRIER}/f_{NCO}) \times 2^{48}$

ここで、DDSC_FTWは48ビットの2の補数です。

周波数チューニング・ワードは表 40 に示すように設定されます。


表 40. チャンネル NCO FTW レジスタ

Address	Value	Description
0x132	DDSC_FTW[7:0]	8 LSBs of FTW
0x133	DDSC_FTW[15:8]	Next 8 bits of FTW
0x134	DDSC_FTW[23:16]	Next 8 bits of FTW
0x135	DDSC_FTW[31:24]	Next 8 bits of FTW
0x136	DDSC_FTW[39:32]	Next 8 bits of FTW
0x137	DDSC_FTW[47:40]	8 MSBs of FTW

Rev. 0 - 51/142 -

他のレジスタと異なり、FTW レジスタは書き込みを行っても直ち に 更 新 され ません。 FTW レジスタの更 新 は DDSC_FTW_LOAD_REQ (レジスタ0x131、ビット0) の立上がり エッジで行われます。 更 新 要 求後は、DDSC_FTW_LOAD_ACK (レジスタ0x131、ビット1) をハイにして、FTW が更新されたことをアクノレッジする必要があります。

DDSC_SEL_SIDEBAND ビット (レジスタ 0x130 のビット 1=0b1) は便利なビットで、下側サイドバンド変調の結果を使用するためにセットすることができます。これは、FTW の符号を反転することと同じです。



チャンネル・モジュラス NCO モード (ダイレクト・デジタル合成(DDS))

それぞれの チャンネル 48 ビット NCO は、48 ビット精度を超えるフラクショナル周波数を生成するためにデュアル・モジュラス・モードで使用することもできます。モジュラス・モードは、 DDSC_DATAPATH_CFG レジスタ内の のDDSC_MODULUS_EN ビットを 1 に設定することによってイネーブルします(レジスタ 0x130、ビット 2=0b1)。

プログラマブル・モジュラス・ダイレクト・デジタル合成 (DDS) の周波数比は、標準的なアキュムレータ・ベース DDS の周波数比にきわめて近い値です。唯一の違いは、プログラマブル・モジュラスとするために N を 2 のべき乗とする必要がなく、任意の整数にできる点です。実際には、N の値の範囲はハードウェア的な制約によって制限されます。結果としてモジュラスは、正確に有理数型の周波数合成を必要とするアプリケーションにまで NCO の使用範囲を拡大します。プログラマブル・モジュラス技術の基礎となる機能は、加算器のモジュラスを変更することです。

AD9173 内のプログラマブル・モジュラス機能の実装は、分数 M/N を下に示す式で表せるようになっています。この式の形は、X が整数部分を表し A/B が分数部分を表す複合周波数チューニング・ワードであることを示唆しています。

$$\frac{f_{CARRIER}}{f_{NCO}} = \frac{M}{N} = \frac{X + \frac{A}{B}}{2^{48}}$$

ここで、

X はレジスタ $0x132 \sim 0x137$ 、 A はレジスタ $0x140 \sim 0x145$ 、 B はレジスタ $0x13A \sim 0x13F$ で設定します。

プログラマブル・モジュラスの例

 $f_{NCO}=1500~MHz$ で、必要とされる $f_{CARRIER}$ の値が 150~MHz の場合を考えます。このシナリオは、除数がサンプル・レートの 2 のべき乗ではない出力周波数を合成します。具体的には $f_{CARRIER}=(1/10)~f_{NCO}$ で、これは標準的な加算器ベースの DDS では合成できません。周波数比 $f_{CARRIER}/f_{DAC}$ は直接 M と N につながる値で、分数(150,000,000/1,500,000,000)を最後まで約分することによって決定されます。つまり、

M/N = 150,000,000/1,500,000,000 = 1/10

したがって、M=1、N=10です。

計算すると、X = 28,147,497,671,065、A = 3、B = 5 となります。 これらの値を X、A、B のレジスタに設定すると(Xは $DDSC_FTWx$ のレジスタ 0x132 ~ レジスタ 0x137 で設定し、B は $DDSC_ACC_MODULUSx$ のレジスタ 0x13A ~ レジスタ 0x13F で、A は $DDSC_ACC_DELTAx$ のレジスタ 0x140 ~ レジスタ 0x145 で設定)、1500 MHz のサンプリング・クロックを使用した場合、NCO は正確に 150 MHz の出力周波数を生成します。 詳細についてはアプリケーション・ノート AN-953 を参照してください。

NCO リセット

NCO のリセットは、NCO の開始時間と位相を決定するときに便利な場合があります。NCO は、SPI の書込みや SYSREF± 信号の使用を含むいくつかの異なる方法でリセットできます。

チャンネル加算ノード

チャンネル・データパスは、メイン DAC データパスへ進む前に、加算ノード・ジャンクションですべてまとめられます。使用しているすべてのチャンネルの合計値は、デジタル信号がメイン・データパスにクリッピングされるのを避けるために、±2¹⁵ の範囲を超えないようにする必要があります。チャンネル・インターポレーションが 1× より大きい場合の各チャンネルの最大データ・レートは、加算ノード・ジャンクションの最大速度(1.54 GSPS)によって制限されます。チャンネル・データパスをバイパスする場合は(チャンネル・インターポレーション=1×)、図 70 に示すように加算ノード・ブロックもバイパスされます。

Rev. 0 - 52/142 -

メイン・デジタル・データパス




図 73. メイン DAC 出力ごとのメイン・デジタル・データパスのブロック図

各メイン DAC デジタル・データパスは、パワー・アンプ (PA) 保護ブロック、複素メイン・データパス・インターポレーション・ブロック、48 ビット複素メイン・データパス NCO、およびランプアップ/ランプダウン・ゲイン・ブロックで構成されています。
メイン DAC データパスには、バイパスするというオプションもあります(1×インターポレーションを選択)。この場合は、メイン・デジタル・データパスに含まれるすべての複素デジタル機能がバイパスされます。インターポレーションの選択はすべてのメイン・データパスで同じですが、PA 保護ブロックと複素 NCO 値はすべて個別に設定できます。

これらのブロックの制御は、表 41 に示すように、メイン DAC データパス・ページング・マスク MAINDAC_PAGE (レジスタ 0x008 のビット [7:6]) によってページングされます。ページ・マスクの各ビットは、1 つのメイン DAC データパスに対応しています。これらのデータパスは、制御を設定するために、個別にページングして DAC ごとに固有の値を設定したり、同時にページングしてすべてのチャンネルを同じ値に設定したりすることができます。

表 41. メイン DAC データパスのページ・マスク

MAINDAC_PAGE (Register 0x008, Bits[7:6])	DAC Paged	DAC Datapath Updated
0x40 (Bit 6)	DAC0	DAC0
0x80 (Bit 7)	DAC1	DAC1

以下のセクションでは、メイン・データパス内の各デジタル・ ブロックについて詳しく説明します。

ダウンストリーム保護(PA 保護)

AD9173 は、DAC 出力にトランジェントが発生しないようにして PA を保護するように設計された複数のブロックや、その他のダウンストリーム・ブロックを内蔵しています。図 74 に示すように、DAC 出力は以下の信号によってオン/オフをトリガできます。

- PDP_PROTECT: この信号は、デジタル・ベクトル電力の 計算値がユーザの設定した閾値を超えたときにアサートさ れます。
- INTERFACE_PROTECT: この信号は、一定の JESD204B エラーが発生したときにアサートされます。
- SPI_PROTECT: この信号は、SPI トリガ・レジスタ制御が 書き込まれたときにアサートされます。
- BSM_PROTECT: TXEN0 または TXEN1 信号の立上がりエッジでの信号がアサートされて、ブランキング・ステート・マシン (BSM) モジュールがデータパスをフラッシュします。この信号は、SPI 書き込みまたは 外部 TXEN0 または TXEN1 ピンから入力されます。

これらのイベントのフラグは、他の外部下流コンポーネントをシャットダウンするために、IRQ ピン(IRQ0 と IRQ1)に出力することもできます。DAC 出力のオン/オフは、メイン・デジタル・データパスの最後にあるアナログ DAC コアの前に置かれたランプアップ/ランプダウン・デジタル・ゲイン・ブロックへのフィードフォワード・トリガ信号を通じて行われます。これにより、ランプオン/オフ・ブロックを使って、徐々に DAC とオン/オフすることができます。

Rev. 0 - 53/142 -




図 74. ダウンストリーム保護トリガのブロック図




図 75. PDP のブロック図

電力検出および保護(PDP)ブロック

PDP ブロックは、DAC 入力信号の平均電力を検出して、オーバーレンジ信号が次の段へ渡されるのを防ぎます。オーバーレンジ信号は、PA のように電力に敏感なデバイスを損傷させるおそれがあります。この保護機能は、DAC 出力をシャットダウンしたり、外部に出力して PA をシャットダウンしたりすることのできる信号 (PDP_PROTECT) を生成します。

PDP ブロックは、オーバーレンジ信号がアナログ DAC コアに届く前に PDP_PROTECT がトリガされるように、データパスよりも遅延の小さい別のパスを使用します(合計インターポレーションが 1x の場合を除く)。 1^2 と 0^2 の合計は、入力信号電力で表される値として計算されます(データ・サンプルの上位 6 ビットを使用)。計算されたサンプル電力値は移動平均フィルタを使って積算されます。この移動平均フィルタは、一定数のサンプルの入力信号電力の平均値を出力します。

平均フィルタには長さの異なる 2 つのタイプがあります。ショート・フィルタはデジタル領域の大電力パルスを検出し、ロング・フィルタはデジタル領域の大電力を検出します。後者は PA の熱定数より長く続きます。

平均フィルタの出力が閾値より大きい場合は、内部信号 PDP_PROTECT がハイになります。この信号は、オプションで IRQ フラグをトリガし、ランプアップ/ランプダウンを通じて DAC 出力をオフにするように設定できます

PDP ブロックは図 75 に示すように設定します。

平均時間の長短は、LONG_ PA_AVG_TIME (レジスタ 0x585、ビット [3:0]) と SHORT_ PA_AVG_TIME (レジスタ 0x58A、ビット [1:0]) によって設定します。平均ウィンドウのサイズ (時間) は次式を使って決定します。

長平均ウィンドウの長さ = 2^{LONG_PP_AVG_TIME + 9} 短平均ウィンドウの長さ = 2^{SHORT_PA_AVG_TIME}

Rev. 0 - 54/142 -

平均計算値が指定された閾値を超えたときは、ランプダウン信号がトリガされて出力がランプダウンされます。長平均オプションと短平均オプションの閾値は、表 42 に示すレジスタとそれぞれの検出電力計算リードバックを使って設定します。

表 42. PDP 閾値と電力計算制御

Register	Bits	Control
0x583	[7:0]	LONG_PA_THRESHOLD[7:0]
0x584	[4:0]	LONG_PA_THRESHOLD[12:8]
0x586	[7:0]	LONG_PA_POWER[7:0]
0x587	[4:0]	LONG_PA_POWER[12:8]
0x588	[7:0]	SHORT_PA_THRESHOLD[7:0]
0x589	[4:0]	SHORT_PA_THRESHOLD[12:8]
0x58B	[7:0]	SHORT_PA_POWER[7:0]
0x58C	[4:0]	SHORT_PA_POWER[12:8]

メイン・データパス・インターポレーション

使用可能なメイン・デジタル・データパス・インターポレーション・オプションは、バイパス(1×)、2×、4×、6×、8×、12×です。インターポレーションに使用するそれぞれのハーフバンド・フィルタの帯域幅は80%で、阻止帯域除去比は85dBです。チャンネル・ハーフバンド・カスケード構成を図76に示します。また、各チャンネル・インターポレーション・フィルタの使用可能帯域幅を表43に示します。




図 76. メイン・データパス・インターポレーション・ ハーフバンド・フィルタのブロック図

表 43. メイン・データパス・インターポレーションの 使用可能帯域幅と除去比

Half-Band Filter	Bandwidth (xf _{IN_FILTER})	Stop Band Rejection (dB)
HB3	80%	85
HB4	40%	85
TB1	40%	85
HB5	20%	85

メイン・デジタル変調

AD9173 は、ベースバンド直交信号を希望の周波数に変調するためのデジタル変調機能を備えています。AD9173 には、チャンネル変調段とメイン変調段の 2 つの複素デジタル変調段があります。各メイン DAC には最終メイン NCO があり、それぞれのメイン DAC データパスを固有の周波数と位相オフセットで別々に変調することができます。AD9173 には複数の NCO モードがあります。デフォルトの NCO は 48 ビットのインテジャー NCO です。それぞれのメイン DAC データパス NCO には追加的なモジュラス・オプションがあり、デュアル・モジュラス NCO の A/B の比により、きわめて高い精度で出力周波数を合成することができます。モードは表 44 に示すように選択されます。これらの制御は、メイン DAC ページ・マスク MAINDAC_PAGE(レジスタ 0x008 のビット [7:6])によってページングされます。

表 44. メイン変調モードの選択

	Modulation Type		
	Register 0x112, Register 0x112,		
Modulation Mode	Bit 3	Bit 2	
None	0b0	0b0	
48-Bit Integer NCO	0b1	0b0	
48-Bit Dual Modulus NCO	0b1	0b1	

メイン NCO ブロックには、サイドバンド選択制御機能と、FTW および位相オフセットの制御機能更新方法に関するオプションも含まれています。

位相オフセット・ワード制御は次のように計算します。 $-180^{\circ} \le \underline{g}$ 数オフセット $\le +180^{\circ}$

度数オフセット=180°×(DDSM_NCO_PHASE_OFFSET/2¹⁵)

ここで、*DDSM_NCO_PHASE_OFFSET* は、表 **45** に示すレジスタ に設定された **16** ビットの **2** の補数値です。

表 45. メイン・データパス NCO の位相オフセット・レジスタ

Address	Value	Description
0x11C	DDSM_NCO_PHASE_OFFSET[7:0]	8 LSBs of phase offset
0x11D	DDSM_NCO_PHASE_OFFSET [15:8]	8 MSBs of phase offset

48 ビット・デュアル・モジュラス NCO

この変調モードは、図 72 に示すように、NCO、位相シフタ、 複素変調器を使い、プログラマブル・キャリア信号によって信 号を変調します。この構成では、非常に高い周波数分解能で、 ±f_{NCO}/2 までの出力スペクトル内の任意の位置に出力信号を配置 することができます。

NCO は直交キャリアを生成して、入力信号を新しい中心周波数に変換します。直交キャリアは、同じ周波数で互いに 90°のオフセットを持つ正弦波のペアです。直交キャリアの周波数はFTWを介して設定します。図 72 に示すように、直交キャリアはIデータおよび Qデータとミックスされてから加算され、Iデータパスと Q データパスに出力されます。

インテジャー NCO モード

チャンネル 48 ビット NCO は、インテジャー NCO として使用できます。チャンネル NCO の FTW は、メイン NCO ブロックの実行速度(f_{NCO})によって異なります。この速度は DAC サンプル・レート(最大 12.6 GSPS)と同じ速度で、次式を使って計算できます。

 $f_{DAC} = f_{DATA} \times \mathcal{F} + \mathcal{V} +$

個々のチャンネルの FTW は個別に設定可能で、次式を使って 計算できます。

 $-f_{DAC}/2 \le f_{CARRIER} < +f_{DAC}/2$

 $DDSM_FTW = (f_{CARRIER}/f_{DAC}) \times 2^{48}$

ここで、DDSM_FTWは48ビットの2の補数です。


周波数チューニング・ワードは図46に示すように設定されます。

表 46. メイン・データパス NCO FTW レジスタ

Address	Value	Description
0x114	DDSM_FTW[7:0]	8 LSBs of FTW
0x115	DDSM_FTW[15:8]	Next 8 bits of FTW
0x116	DDSM_FTW[23:16]	Next 8 bits of FTW
0x117	DDSM_FTW[31:24]	Next 8 bits of FTW
0x118	DDSM_FTW[39:32]	Next 8 bits of FTW
0x119	DDSM_FTW[47:40]	8 MSBs of FTW

他のレジスタと異なり、FTW レジスタは書き込みを行っても直ちに 更新 されません。 FTW レジスタの 更新は DDSM_FTW_LOAD_REQ (レジスタ0x113、ビット0) の立上がりエッジで行われます。 更新要求後は、DDSM_FTW_LOAD_ACK (レジスタ0x113、ビット1) をハイにして、FTW が更新されたことをアクノレッジする必要があります。

DDSM_SEL_SIDEBAND ビット (レジスタ 0x112 のビット 1=0b1) は便利なビットで、下側サイドバンド変調の結果を使用するためにセットすることができます。これは、FTW の符号を反転することと同じです。



メイン・データパス・モジュラス NCO モード (ダイレクト・デジタル合成(DDS))

それぞれのメイン・データパス 48 ビット NCO は、48 ビット精度を超えるフラクショナル周波数を生成するために、デュアル・モジュラス・モードで使用することもできます。モジュラス・モードは、 DDSM_DATAPATH_CFG レジスタ内のDDSM_MODULUS_EN ビットを 1 に設定することによってイネーブルします(レジスタ 0x112、ビット 2=0b1)。

プログラマブル・モジュラス DDS の周波数比は、標準的なアキュムレータ・ベース DDS の周波数比にきわめて近い値です。唯一の違いは、プログラマブル・モジュラスとするために N を 2 のべき乗とする必要がなく、任意の整数にできる点です。実際には、N の値の範囲はハードウェア的な制約によって制限されます。結果としてモジュラスは、正確に有理数型の周波数合成を必要とするアプリケーションにまで NCO の使用範囲を拡大します。プログラマブル・モジュラス技術の基礎となる機能は、加算器のモジュラスを変更することです。

AD9173 内のプログラマブル・モジュラス機能の実装は、分数 M/N を下に示す式で表せるようになっています。この式の形は、X が整数部分を表し A/B が分数部分を表す複合周波数チューニング・ワードであることを示唆しています。

$$\frac{f_{CARRIER}}{f_{DAC}} = \frac{M}{N} = \frac{X + \frac{A}{B}}{2^{48}}$$

ここで、

X はレジスタ 0x114 ~ 0x119、 A はレジスタ 0x12A ~ 0x12F、 B はレジスタ 0x124 ~ 0x129 で設定します。

プログラマブル・モジュラスの例

 $f_{DAC}=12~GHz$ で、必要とされる $f_{CARRIER}$ の値が 1.2~GHz の場合を考えます。このシナリオは、除数がサンプル・レートの 2 のべき乗ではない出力周波数を合成します。 具体的には $f_{CARRIER}=(1/10)~f_{NCO}$ で、これは標準的な加算器ベースの DDS では合成できません。周波数比 $f_{CARRIER}/f_{DAC}$ は直接 M と N につながる値で、分数を(1,200,000,000/12,000,000,000)を最後まで約分することによって決定されます。つまり、

M/N = 1,200,000,000/12,000,000,000 = 1/10

したがって、M=1、N=10です。

計算すると、X=28,147,497,671,065、A=3、B=5 となります。これらの値を X、A、B のレジスタに設定すると(X は $DDSM_{_}$ FTWx のレジスタ 0x114 ~ レジスタ 0x119 で設定し、B は $DDSM_{_}$ ACC_MODULUSx のレジスタ 0x124 ~ レジスタ 0x129 で、A は $DDSM_{_}$ ACC_DELTAx のレジスタ 0x12A ~ レジスタ 0x12F で設定)、12 GHz のサンプリング・クロックを使用した場合、NCO は正確に 1.2 GHz の出力周波数を生成します。詳細についてはアプリケーション・ノート AN-953 を参照してください

NCO リセット

NCO のリセットは、NCO の開始時間と位相を決定するときに便利な場合があります。NCO は、SPI の書込みや SYSREF± 信号の使用を含むいくつかの異なる方法でリセットできます。

キャリブレーション NCO


図 69 に示すように、メイン DAC NCO ブロックには、以上の他にも 32 ビット・キャリブレーション NCO オプションがあります。レジスタ 0x1E6 のビット 0 は、メイン・データパス内で 32 ビット・キャリブレーション NCO を使用するか、通常の 48 ビット・メイン NCO を使用するかを制御します。最初に、レジスタ 0x1E6 のビット 2 を 1 に設定することにより、キャリブレーション NCO 加算器をイネーブルします。次に、レジスタ 0x1E2 ~ レジスタ 0x1E5 でキャリブレーション NCO FTW を設定して FTW を更新し、レジスタ 0x1E6 のビット 0 を 0 から 1 に変えてこれを有効にします。レジスタ 0x1E6 のビット 0 を 0 た 0 に改定することによって、メイン NCO ではなくキャリブレーション NCO を使用するよう選択します。キャリブレーション NCO を 内部 DC 振幅レベルで使用する場合は、レジスタ 0x1E6 のビット 1 を 1 に設定することによって DC 振幅注入機能をイネーブルします。

Rev. 0 - 56/142 -

変調器スイッチ

最終 DAC NCO ブロックには変調器スイッチの機能が追加されており、NCO ブロックの希望の出力を選択できます。図 78 ~図 81 に示すように、スイッチには 4 モードの機能があります。

一部のモードは、各 DAC のメイン・データパス NCO をバイパスして各データパスからの複素 I データと複素 Q データを使用しますが、他のモードは、それぞれのメイン・データパス NCO ブロックからの I データ出力だけを使用し、どの DAC を使ってデータを出力するかを選択します。これらのモードはレジスタ 0x112 のビット [5:4] で設定され、MAINDAC_PAGE 制御によってページングされます。



Rev. 0 - 57/142 -




図 81. モード 3 — DAC0 = I0 + I1、DAC1 = 0

ランプアップ/ダウン・ゲイン

それぞれのメイン・データパスにおいて、ランプアップおよびランプダウン・ゲイン・ブロックは、デジタル・データパスがデコーディング用のアナログ DAC コアへ入る直前の位置にあります。このブロックは電力検出および保護 (PDP) ブロックとともに機能して、大きな電力ピークや長時間の高平均電力からダウンストリーム・コンポーネントを保護します。

図 74 に示すように、PA 保護ブロックにさまざまなトリガ信号を設定して、DAC から転送されるデータをミュートするためのゲイン・ランプダウンをトリガすることができます。ランプアップおよびランプダウン・ステップは、SPI を介してレジスタ 0x580 のビット [2:0] に設定できます。ランプアップとランプダウンの式は、 $2^{(CODE+8)}$ DAC クロック周期内に 32 ステップで実行されます。この制御は、レジスタ 0x008 の MAINDAC_PAGE制御を介し、それぞれの DAC ランプ・ブロックについて個別に設定できます。

トリガの 1 つによってデータがランプダウンされた後は、エラー状態をクリアしてから、以下に示す 2 つのうちどちらかの方法で再度ランプアップさせることができます。SPI 保護制御ビットがランプダウンの割込みをトリガした場合は、レジスタ0x582 のビット 7 を 0 から 1 に切り替え、再度 0 に戻すことによって、SPI を使用しデータを再度ランプアップさせることもできます。

さらに、ROTATE_SOFT_OFF_EN 制御レジスタ 0x581 のビット2 が 1 に設定されている場合は、デジタル・クロックのローテーション時にデジタル・データをミュートするためのオプションがあります。このビットを設定すると、同期ロジック・ローテーションが DAC ランプダウン・ブロックをトリガしてデジタル・クロックをローテーションさせ、再度ランプアップを行います。これらの動作は、レジスタ 0x03B 内にあるROTATION_MODE 制御のビット 1 が 1 に設定されて、同期ロジックのローテーション時にデータパス・クロック・ローテーションがイネーブルになっている場合のみ実行されます。

Rev. 0 - 58/142 -

割込み要求動作

AD9173 は、割込み要求信号(\overline{IRQ})をボール D9($\overline{IRQ0}$)とボール E9($\overline{IRQ1}$)に出力でき、重要なデバイス・イベントが発生したことを外部ホスト・プロセッサに知らせるためにこれらを使用できます。 \overline{IRQ} 出力は、レジスタ 0x028、レジスタ 0x029、レジスタ 0x02 のx02 のx02 のx02 のx02 のx02 のx02 のx02 のx02 のx02 のx0 のx0 のx0 のx0 のx0 0 x0 0

図 82 に、 \overline{IRQx} ブロックがどのように機能するかを示す簡略ブロック図を示します。 IRQ_EN がローの場合は、INTERRUPT_SOURCE 信号が 0 に設定されます。 IRQ_EN がハイの場合は、EVENTの立上がりエッジでINTERRUPT_SOURCE 信号がハイに設定されます。 いずれかのINTERRUPT_SOURCE 信号がハイの場合は、IRQx ピンがローにプルダウンされます。 INTERRUPT_SOURCE は、IRQ_RESET信号または DEVICE_RESET 信号によって 0 にリセットできます。

STATUS_MODE 信号に応じて、EVENT_STATUS はイベント信号または INTERRUPT_SOURCE 信号をリードバックします。 AD9173 には複数のIRQレジスタ・ブロックがあり、これにより、デバイスの構成に応じ最大で 86 個のイベントをモニタすることができます。表 47 に示すように、一部の詳細は IRQ レジスタ・ブロックによって異なります。図 82 の IRQ_EN 、 IRQ_ESET 、および STATUS_MODE 信号のソース・レジスタと、EVENT_STATUS がリードバックされるアドレスを表 48 に示します。

表 47. IRQ レジスタ・ブロックの詳細

Register Block	Event Reported	EVENT_STATUS
0x020 to 0x27	Per chip	INTERRUPT_SOURCE if IRQ is enabled; if not, it is an event
0x4B8 to 0x4BB; 0x470 to 0x473	Per link and lane	INTERRUPT_SOURCE if IRQ is enabled; if not, 0

割込みサービス・ルーチン

割込み要求管理は、ホストの介入またはモニタリングを必要とするイベント・フラグのセットを選択することから始まります。ホストによる対応が必要なイベントをイネーブルして、そのイベントが発生した場合はホストに通知されるようにします。 IRQ 発生時にホストの介入が必要なイベントについては、以下のルーチンを実行して割込み要求をクリアします。

- 1. モニタするイベント・フラグ・ビットのステータスを読み出 します。
- 2. IRQ_EN に 0 を書き込むことによって割込みをディスエーブルします。
- 3. イベント・ソースを読み出します。
- 4. イベントの原因を解消するために必要なアクションを実行します。多くの場合、特別な対応は必要ありません。
- 5. イベント・ソースが正常に機能していることを確認します。
- IRQ_RESET に 1 を書き込むことによって割込みをクリア します。
- IRQ_EN に 1 を書き込むことによって割込みをイネーブル します。




図 82. IRQx 回路の簡略図

表 48. IRQ 信号のレジスタ・ブロック・アドレスの詳細

衣 40. ING	衣 46. INQ 信号のレンスタ・プロック・アドレスの評価								
Register	Address of IRQ Signals ¹								
Block	IRQ_EN	IRQ_RESET	STATUS_MODE	EVENT_STATUS					
0x020 to 0x023	0x020 to 0x023; R/W per chip	0x024 to 0x027; per chip	STATUS_MODE= IRQ_EN	0x024 to 0x027; R per chip					
0x4B8 to 0x4BB	0x4B8, 0x4B9; W per error type	0x4BA, 0x4BB; W per error type	Not applicable, STATUS_MODE = 1	0x4BA, 0x4BB; W per chip					
0x470 to 0x473	0x470 to 0x473; W per error type	0x470 to 0x473; W per link	Not applicable, STATUS_MODE = 1	0x470 to 0x473; W per link					

 $^{^1}R$ は読出し、W は書込み、R/W は読出し/書込みを表します。

Rev. 0 - 59/142 -

アプリケーション情報

ハードウェアに関する考慮事項

電源の推奨事項

AD9173 を最適な状態で作動させるには、すべての電源領域をできるだけノイズのない状態にする必要があります。電源ノイズには性能に影響を与える周波数成分が含まれており、これは V rms で仕様が規定されます。

ノイズを減衰させるには、電源出力に LC フィルタを使用することを推奨します。フィルタは、できるだけ AD9173 に近付けて配置する必要があります。クロック・レシーバーと DAC アナログ・コア回路に電力を供給する AVDD1.0 電源、および DAC 出力ブロックと DAC PLL ブロックに電力を供給する AVDD1.8 電源は、このデバイス上で最もノイズに敏感な電源です。AVDD1.0 と AVDD1.8 への電源供給は、可能な限り良好な位相ノイズ性能を実現するために、ADP1763 や ADM7154、あるいはこれら以上の性能の超低ノイズ・レギュレータを使って、個別に行うことを強く推奨します。ノイズの多いレギュレータを使用すると、DAC 出力に位相ノイズが発生します。

DVDD1.0 電源はデジタル・データパス・ブロックに電力を供給し、SVDD1.0 電源はチップ上の SERDES 回路に電力を供給します。DVDD1.8 電源は、SPI、SYNCOUTx±トランスミッタ、SYSREF レシーバー、IRQx、RESET、および TXENx 回路に関係する回路ブロックに電力を供給します。

温度と IC プロセスに関わる大きな変動を許容できるような電源 設計とするために、表 4 に示す最大消費電力値に注意してください。電流の量は選択した使用条件によって異なるので、仕様は複数の使用条件に基づいて規定され、個々のブロックの例と 関与の度合いを示し、1 電源あたりの最大必要電流の計算の手助けとなるようになっています。

電源設計に関するもう 1 つの考慮事項は、ピーク電流の処理能力です。変調信号などのように振幅変動が大きい信号をAD9173で合成する際には、アイドル・モードやDC信号合成の場合に比べて、より多くの電流がメイン・デジタル電源に流れます。したがって、GSM や TDMA などのバースト信号、あるいは オンまたはオフ時間軸応答性を持つその他の信号に対応するには、電源が迅速に電流を供給できる必要があります。電流変動の大きさは使用する信号に依存するので、最初に実験室でテストを行って、その範囲を明らかにするのが最も望ましい方法です。この変動は代表値で数百ミリアンペア程度になることがあります。

電源プレーンとグラウンド・プレーン

グラウンド・ループを回避し、制御されたインピーダンスを必要とする高速伝送ラインに対して安定した切れ目のないグラウンド・リファレンス(基準電位)を提供するために、全面がグラウンドとなるプレーンを採用することを推奨します。また、高周波フィルタリングのために、電源プレーンはグラウンド層とグラウンド層の間に配置することを推奨します。これにより、デカップリング・コンデンサに加えて、複数の電源領域間に追加的なフィルタリング効果と絶縁効果が得られます。

電源プレーンが複数のセグメントに分割されている場合、制御インピーダンス・パターンの全長において、そのパターンの横切るセグメントが1つだけの場合を除き、電源プレーンを制御インピーダンスのリファレンスとして使用することはしないでください。高速伝送ラインに関するこれらのガイドラインおよびその他のガイドラインは、JESD204Bのシリアル・インターフェース入力(SERDIN0±~SERDIN7±)のセクションに示されています。

最大限の性能と、より高い出力周波数が必要とされる一部のアプリケーションでは、PCB 材料の選択が結果に大きく影響します。例えば、ポリイミドや Rogers Corporation の材料を使用すれば、高温耐性を向上させて性能を改善することができます。いくつかの評価用ボード設計の最上部 3 層、つまり最上層の信号層とその下のグラウンド層の間には、Rogers 4350 という材料が使われています。

JESD204B シリアル・インターフェース入力 (SERDIN0± ~ SERDIN7±)

JESD204B シリアル・インターフェース伝送ラインのレイアウトを考える場合は、最大限のリンク性能を維持するために考慮すべき事項が数多くあります。これらの例としては、挿入損失、リターン損失、信号スキュー、差動パターンのトポロジなどが挙げられます。

挿入損失

JESD204B 仕様は、伝送チャンネルにおいて許容される挿入損失の量を制限しています(図 53 参照)。AD9173 のイコライザ回路では、JESD204B 仕様で要求されるチャンネル内損失よりも、かなり大きい損失が許容されます。しかしそれでも、PCB の設計者が次のガイドラインに従い、挿入損失量を小さくすることが重要です。

- AD9173 をできるだけ送信ロジック・デバイスの近くに配置するとともに、デバイス間のパターンができるだけ最短 距離となるようにして、差動パターン長を短くします。
- ソリッド・グラウンド・プレーンをリファレンスとして使い、1 つのプレーン上に差動ペアを配置します。SERDES レーンは、SERDES レーン内のビアが使われるのを避けるために AD9173 と同じ層上に配置することを推奨します。
- 可能な場合は、低誘電率(4未満)の PCB 材料を使って損失を最小限に抑えます。

ストリップライン技術とマイクロストリップ技術のどちらかを選択する場合は、次の点に留意してください。すなわち、損失と EMI 放出はストリップライン構成の方が小さいですが(図54と図55参照)、ビアを使用する必要があり、これはインピーダンス制御を困難にします。これに対しマイクロストリップ構成は実装がより容易で(最上層での配線が可能なような部品の配置と密度の場合)、インピーダンス制御も難しくありません。

Rev. 0 - 60/142 -

PCB 最上層の使用に問題がある場合、あるいはストリップラインの利点を生かしたい場合は、以下の推奨事項に従ってください。

- ビア数を最小限に抑えます。
- 可能であればブラインド・ビアを使ってビアのスタブ効果 をなくし、マイクロ・ビアを使ってビアのインダクタンス を最小限に抑えてください。
- 標準ビアを使う場合は、ビアの最大長を使ってスタブ・サイズを小さくします。例えば、8層ボードの場合は7層目をストリップライン・ペア用に使います(図83参照)。
- 各ビア・ペアには、インピーダンスの不連続性を最小限に抑えるために、その隣にグラウンド・ビアのペアを配置します(図83参照)。




図 83. スタブ効果を最小限に抑え、差動ストリップライン・パターンにグラウンド・ビアを追加

リターン損失

JESD204B 仕様はコンバータ・デバイスとロジック・デバイスの許容リターン損失量を制限していますが、チャンネルのリターン損失は規定していません。それでも、送信ロジック・デバイスと AD9173 との間の伝送ラインのインピーダンスの連続性を維持するために、あらゆる努力を払う必要があります。ビアの使用を最小限に止めるか、まったく無くしてしまうことで、伝送ラインのインピーダンス・ミスマッチの主要原因の 1 つを緩和することができます(挿入損失のセクションを参照)。差動パターンの真下(マイクロストリップの場合)または上下(ストリップラインの場合)にソリッド・リファレンス・プレーンを維持して、伝送ラインのインピーダンスの連続性を維持します。ストリップライン技術を使用する場合は、挿入損失のセクションに示すガイドラインに従って、インピーダンス・ミスマッチとスタブ効果を最小限に抑えてください。

インピーダンス・ミスマッチのもう 1 つの主要原因は伝送ラインの両端にあり、ここでは、終端のインピーダンスと伝送ラインのインピーダンスを一致させるよう注意する必要があります。AD9173 は、ラインの受信端に対してキャリブレーション終端方式を使ってこのマッチングを内部で処理します。この回路とキャリブレーション・ルーチンの詳細については、インターフェースの起動と入力終端のセクションを参照してください。

信号スキュー

信号スキューには多くの原因がありますが、PCB のレイアウト時に考慮すべき 2 つの原因は、1 本の JESD204B リンク内のインターコネクト・スキューと、複数の JESD204B リンク間のスキューです。 どちらの場合も、最大 15 Gbps の速度で JESD204B リンクを作動させるには、チャンネル長を 10 mm 以内の差に揃えることで十分です(12.5 mm × (12.5 Gbps/15 Gbps) で計算)。このチャンネル長マッチングの量は、AD9173 評価用ボード上では約 85 % の UI に相当します。1 つのリンク内のインターコネクト・スキューを管理することは比較的容易で、

複数デバイス間の複数のリンクを管理することはもう少し複雑ですが、長さのマッチングについては 10 mm のガイドラインに従ってください。AD9173 は、JESD204B レシーバー内の 6 PCLK バッファにより 85 % UI より大きなスキューに対応することができますが、チャンネル長はできるだけ近い値に揃えることを推奨します。

トポロジ

差動 SERDINx± ペアは、それぞれのインピーダンスがグラウンドに対して $50\,\Omega$ となるように構成します。ストリップラインとマイクロストリップのトレードオフについては、挿入損失のセクションに示されています。いずれの場合も、これらの伝送線をノイズ源(高速デジタル信号やノイズの多い電源など)から離すことが重要です。ストリップラインの差動パターンを使用する場合はコプラナー法で配線を行い、両方のパターンを同一層内に配置します。この方法は、ブロードサイド配線法(パターンを隣接層に配置)よりノイズ耐性を向上させるわけではありませんが、インピーダンスの連続性を維持するように配線し製造することが、より容易になります。ブロードサイド法とコプラナー法による差動 Tx ラインの配置を図 84 に示します。




図 84. ブロードサイド法とコプラナー法による 差動ストリップライン配線

パターン幅と銅の重量および厚さの関係を検討する場合は、インターフェース速度を考える必要があります。マルチギガビット・レベルの速度では、導体の表皮効果によって電流が導体表面に集中します。損失を小さくするためパターン幅を広くして、導体の表面積をできるだけ大きくしてください。さらに、広いパターン幅に対応するために差動パターン同士の間隔を広くします。部品、ビア、コネクタ、またはその他の配線部品を配置するためにパターンを分離させる必要がある場合、このような配置は、クロストークを減らしインピーダンス・ミスマッチを小さくする働きをします。狭い間隔で配置した差動パターンと広い間隔で配置した差動パターンと広い間隔で配置した差動パターンを図85に示します。




図 85. 狭い間隔で配置した差動パターンと 広い間隔で配置した差動パターン


AC カップリング・コンデンサ

AD9173 では、JESD204B 入力信号を信号ソースに AC カップリングする必要があります。これらのコンデンサは 100 nF とし、できるだけ送信ロジック・デバイスの近くに配置する必要があります。パッドでのインピーダンス・ミスマッチをできるだけ小さくするために、コンデンサのパッケージ・サイズは、PCB上のパッド・サイズができるだけパターン幅に近くなるようなものを選択してください。

Rev. 0 — 61/142 —

SYNCOUT±、SYSREF±、および CLK± 信号

イズ<u>は</u>/K/ 文字の要求として解釈されてしまうおそれがあるので、SYNCOUTx± 信号はノイズの多い他の信号から離してください。CLK±信号と SYSREF± 信号については、クロック・ソースから JESD204B リンクの両端にある各デバイスまでのパターン長を同じ長さに保つことが重要です(図 86 参照)。CLK±と SYSREF± の位相を厳密に制御できるクロック・チップを使う場合、パターン長を揃えるというこの要求は大幅に緩和されます。システム条件に応じて考えられるソリューションの例としては、AD9516-0、ADCLK925、HMC7044 などがあります。



Rev. 0 - 62/142 -

アナログ・インターフェースに関する考慮事項

DAC 入力クロック設定

AD9173 DAC のサンプル・クロックまたはデバイス・クロック (DACCLK) は、CLKIN± (ピン H12 とピン J12) から直接入力 するか、同じ CLKIN± 差動入力をリファレンスにして内蔵オンチップ・インテジャー PLL VCO を使って入力することができます。クロック逓倍にはオンチップ DAC PLL が使われますが、この PLL は、目的の DACCLK レートの分周値で動作するリファレンス・クロックを使用します。さらに図 89 に示すように、PLL は必要な CACCLK 周波数までリファレンス・クロックを逓倍して AD9173 内のすべてのクロックを生成します。

AD9173 は、差動クロック・ソースやシングルエンド・クロック・ソースと直接インターフェースを取ることのできる、低ジッタの差動クロック・レシーバーを内蔵しています。入力は100 オームの公称インピーダンスで自己バイアスされているので、クロック・ソースを CLKIN± 入力ピンに AC カップリングすることを推奨します。クロック入力レベルを上げることで、位相ノイズ性能を改善できます。クロック・ソースの品質とその AD9173 クロック入力へのインターフェースは、AC 性能に直接影響します。クロック・ソースの位相ノイズ特性とスプリアス特性は、ターゲット・アプリケーションの条件に合わせて選択してください。入力クロックのデューティ・サイクル補正をオン(デフォルトでイネーブル)にして AD9173 を直接クロッキングした場合の標準的位相ノイズ性能を、オンチップ PLL の位相ノイズと比較して図 88 に示します。




図 87. クロック・レシーバー入力の簡略等価回路




図 88. 位相ノイズと周波数オフセット - 直接クロックと PLL の位相ノイズ、 12 GHz DAC サンプル・レート、1.65 GHz 出力周波数

Rev. 0 - 63/142 -

DAC オンチップ PLL

オンチップ PLL を使用する場合は、内部でクロック・レシーバー周波数を分周して、位相周波数検出器(PFD)回路ブロックの入力に合わせて 25 MHz \sim 770 MHz の範囲に入るような前置分周器設定を選択します(レジスタ 0x793 のビット [1:0] を使用)。

AD9173 DAC VCO は、 $8.74\,\mathrm{GHz}\sim 12.4\,\mathrm{GHz}$ の周波数範囲で動作します。レジスタ $0x095\,\mathrm{のビット}\,0$ を 0 に設定することにより、DAC PLL シンセサイザをイネーブルします。DAC クロック・レートは、レジスタ $0x094\,\mathrm{のビット}\,[1:0]$ を設定することによって、VCO 周波数 $(8.74\,\mathrm{GHz}\sim 12.4\,\mathrm{GHz})$ 、VCO 周波数 $0.1/2\,(4.37\,\mathrm{GHz}\sim 6.2\,\mathrm{GHz})$ 、または VCO 周波数の $0.1/2\,(4.37\,\mathrm{GHz}\sim 4.1\,\mathrm{GHz})$ となるようにユーザが設定できます。PLL の設定方法については、スタートアップ・シーケンスのセクションを参照してください。

AD9173 DAC PLL には、外部ループ・フィルタが必要です。推 奨されるフィルタは、図 89 に示すような標準的パッシブ・フィ ルタです。フィルタは、PFD 周波数、リファレンス・クロック の位相ノイズ、DAC 出力位相ノイズなどの条件に従ってカスタ マイズすることができます。ジッタが非常に小さいアプリケー ションには、PLL のインバンド・ノイズの影響をできるだけ小 さくするために、できるだけ高い PFD 周波数を使用します。た だし、9.96 GHz ~ 10.87 GHz の VCO 周波数で作動させるとき は、温度変化に対する安定性を確保するために、PFD 周波数を 225 MHz 未満に設定してください。 PLL フィルタの帯域幅は、PLL のインバンド・ノイズが VCO のオープン・ループ・ノイズと交差するように設定して、これらのノイズが全体的ノイズに及ぼす影響をできるだけ小さくできるようにします。

DAC PLL は、インテジャー・タイプのシンセサイザを使用して DAC サンプル・クロックを生成します。 DAC クロックとリファレンス・クロックの関係は次式で表されます。


f_{DAC} = (8 × N × f_{REF})/M/(レジスタ 0x094 のビット[1:0] + 1)

 f_{DAC} は目的の DAC クロック・レート、N は VCO の帰還分周比($2 \sim 50$)、

free はリファレンス・クロックの周波数、

Mはリファレンス・クロック分周器の分周比です。リファレンス・クロック分周器(前置分周器)における有効な値は 1、2、3、または 4 で、レジスタ 0x793 のビット [1:0] で設定します。

VCO 自動キャリブレーションは、レジスタ 0x792 のビット 1 の ロジック・ハイからロジック・ローへの立下がりエッジによってトリガされます。ロック検出ビット(レジスタ 0x7B5 のビット 0)は、DAC PLL がロックを完了したことを示すために使用します。レジスタ 0x7B5 のビット 0=1 の場合、PLL はロック状態になります。



-64/142 -

Rev. 0

クロック出力ドライバ

AD9173 は、一緒にシステムを構成する A/D コンバータ (ADC) のクロッキングに使用できる高性能の分周クロックを生成し、出力することができます。インテジャー・クロック分周器は 1、2、3、4 いずれかの分周比を選択でき、レジスタ 0x799 のビット [7:6] によって希望の出力周波数に設定するこができます。出力周波数範囲は $727.5~MHz \sim 3~GHz$ です。

アナログ出力

AD9173 では、相補電流出力 DAC0± と DAC1± を使用できます。DAC の等価出力回路を図 90 に示します。AD9173 は 100Ω 終端抵抗($R_{\rm INT}$)を内蔵しているのが特徴で、DAC の電流出力をPCB 上で外部的に終端する必要がありません。DAC 出力用のDC 電流パスを提供するために、それぞれの DAC 出力レグに 1 つずつ計 2 個の RF チョークが必要です。チョークの値は、必要とされる出力周波数範囲によって異なります。一般にチョークの値が大きければ、カットオフ出力周波数は小さくなります。差動 DAC 出力をシングルエンド信号に変換する場合は、2:1 のバランを使用することを推奨します。

Iourns は 2 つの DAC 出力それぞれのフルスケール電流で、これはレジスタ 0x05A とレジスタ 0x059.に保存された 10 ビット値です。DAC のフルスケール電流の代表値は 19.91 mA です。通常、DAC フルスケール電流は、適切な値をレジスタ 0x05A に設定することによって 16 mA ~ 26 mA の範囲で調整可能です。

 $I_{OUTFS} = 16 \text{ mA} + FSC_CTRL \times (25/1024) \text{ (mA)}$

図 90 に示す例は、それぞれ Iours の 1/2 を出力する 1 対の DC 電流源としてモデル化することができます。この差動 AC 電流源は、DAC 出力の信号(つまりデジタル・コード)依存性をモデル化しています。

DACx+ および DACx- で測定される AC 差動電流は以下のとおりです。

 I_{AC_DIFF} (mA) = $DACCODE/DACCODEMAX \times I_{OUTFS} \times R_{INT}(R_{LOAD} + R_{INT})$

ここで、

 $DACCODE = 0 \sim 65,535 (10 進数)$ 、

R_{LOAD} DACx+ および DACx- における負荷インピーダンスです。




図 90. 等価 DAC 出力回路と推奨 DAC 出力回路

Rev. 0 - 65/142 -

スタートアップ・シーケンス

起動後に AD9173 を適切な動作状態に設定するには、複数のステップが必要です。このシーケンスはいくつかのステップに分割されますが、その内容と各ステップの目的を表 49 から表 58 に示します。プライベート・レジスタは予約されていますが、デ

バイスを正しく動作させるには書き込みが必要です。表 49 から表 58 の空白セル、もしくは変数名またはビット・フィールド名(すべて大文字)が表示されたセルは、説明列に記述された結果によって値が異なることを示します。

表 49. 起動と必要なレジスタ書込み

R/W	Register	Bits	Value	Description
W	0x000	[7:0]	0x81	ソフト・リセット。
W	0x000	[7:0]	0x3C	リセットを解除して4線式SPIに設定します(あるいは、デフォルトの3線式SPIのままにすることもできま
				す)。
W	0x091	[7:0]	0x00	クロック・レシーバーを起動。
W	0x206	[7:0]	0x01	PHY のリセット解除。
W	0x705	[7:0]	0x01	ブート・ローダをイネーブル。
	Pause			ブート・ローダがレジスタ 0x705 のビット 1 をロードまたは読み出すまで 10 ms 待機し、さらに値 1 をリード
				バックするまで待機します。
W	0x090	[7:0]	0x00	DAC とバイアス回路をパワー・オン。

表 50. DAC PLL の設定

R/W	Register	Bits	Value	Description
W	0x095	[7:0]	0x00 or 0x01	PLLをバイパス。内蔵 DAC PLL を使用するには 0x00 に設定します。DAC クロックを直接供給する場合はこのレジスタを 0x01 に設定して、以下の 2 つのレジスタ書込みを実行します。 さらに、この表の残りの書込みをスキップします。
W	0x790	[7:0]	0xFF or 0x00	PLL をバイパスする場合(レジスタ $0x095 = 0x01$)は、このレジスタに $0xFF$ を書き込みます。PLL を使用する場合は、このレジスタに $0x00$ を書き込みます。
W	0x791	[7:0]	0x1F or 0x00	PLL をバイパスする場合(レジスタ $0x095 = 0x01$)はこのレジスタに $0xFF$ を書き込み、この表の残りのレジスタ書込みをスキップして表 51 へ進みます。PLL を使用する場合はこのレジスタに $0x00$ を書き込み、さらにこの表の残りのレジスタ書込みを行います。
W	0x796	[7:0]	0xE5	DAC PLL に必要な書き込み。
W	0x7A0	[7:0]	0xBC	DAC PLL に必要な書き込み。
W	0x794	[5:0]	DACPLL_CP	DAC PLL のチャージ・ポンプ電流を設定。推奨設定は $0x08$ ですが、位相ノイズ性能目標に応じて $0x04 \sim 0x10$ の範囲とすることができます。
W	0x797	[7:0]	0x10	DAC PLL に必要な書き込み。
W	0x797	[7:0]	0x20	DAC PLL に必要な書き込み。
W	0x798	[7:0]	0x10	DAC PLL に必要な書き込み。
W	0x7A2	[7:0]	0x7F	DAC PLL に必要な書き込み。
	Pause			100 ms 待機します。
W	0x799	[7:6]	ADC_CLK_DIVIDER	DAC PLL 分周器設定。 ADC ドライバ/クロック出力の分周比。 0b00 = ÷1. 0b01 = ÷2. 0b10 = ÷3. 0b11 = ÷4.
		[5:0]	N_DIVIDER	設定可能な N 分周器。N_DIVIDER = (f _{DAC} × M_DIVIDER)/(8 × リファレンス・クロック).
W	0x793	[7:2]	0x06	DAC PLL 分周器設定。 これらのビットはデフォルト値のままにしてください。
		[1:0]	M_DIVIDER-1	設定可能前置分周器 M_DIVIDER-1 (n − 1 表記) 関連計算式は以下のとおりです。 PFD 周波数 = リファレンス・クロック/M_DIVIDER (ここで 25 MHz ≤ PFD 周波数 ≤ 770 MHz)。 9.96 GHz ≤ PLL VCO 周波数 ≥ 10.87 GHz の場合は、25 MHz ≤ PFD 周波数 ≤ 225 MHz を維持する必要があります。 0b00 = ÷1 0b01 = ÷2 0b10 = ÷3 0b11 = ÷4

Rev. 0 - 66/142 -

R/W	Register	Bits	Value	Description		
W	W 0x094		0x00	これらのビットはデフォルト値のままにしてください。		
		1	PLL_VCO_DIV3_EN	PLL 出力クロック 3 分周にしてイネーブル。このビットを 1 に設定した場合は、DAC クロック = PLL VCO 周波数/3。		
		0	PLL_VCO_DIV2_EN	PLL 出力クロック 2 分周にしてイネーブル。このレジスタのこのビットまたはビット 1 は 1 に設定できますが、両方のビットを同時に設定することはできません(6 分周オプションはありません)。		
				0b0: DAC クロック = PLL VCO 周波数。		
				0b1: DAC クロック = PLL VCO 周波数/2。		
W	0x792	[7:0]	0x02	VCO をリセット。		
W	0x792	[7:0]	0x00			
	Pause			PLL がロックされるまで 100 ms 待機。		
R	0x7B5	0	0b1	このレジスタのビット0の値1をリードバックすることによって、PLLがロックされたことを 確認。		

表 51. 遅延ロック・ループ(DLL)の設定

R/W	Register	Bits	Value	Description
W	0x0C0	[7:0]	0x00	遅延ラインを起動。
W	0x0DB	[7:0]	0x00	
W	0x0DB	[7:0]	0x01	回路に対する DLL 設定を更新。
W	0x0DB	[7:0]	0x00	
W	0x0C1	[7:0]	0x68 or 0x48	DLL 検索モードを設定。 f_{DAC} が 4.5 GHz 未満の場合は、このレジスタを $0x48$ に設定します。それ以外の場合は $0x68$ に設定してください。
W	0x0C1	[7:0]	0x69 or 0x49	DLL 検索モードを設定。 f_{DAC} が 4.5 GHz 未満の場合は、このレジスタを $0x49$ に設定します。それ以外の場合は $0x69$ に設定してください。
W	0x0C7	[7:0]	0x01	DLL 読出しステータスをイネーブル。
R	0x0C3	0	0b1	このレジスタのビット0の値1をリードバックすることによって、DLLがロックされたことを確認。

表 52. キャリブレーション

R/W	Register	Bits	Value	Description
W	0x050	[7:0]	0x2A	最適化キャリブレーション設定のレジスタ書込み。
W	0x061	[7:0]	0x68	必要キャリブレーション制御のレジスタ書込み。
W	0x051	[7:0]	0x82	最適化キャリブレーション設定のレジスタ書込み。
W	0x051	[7:0]	0x83	必要キャリブレーション制御のレジスタ書込み。
W	0x081	[7:0]	0x03	必要キャリブレーション制御のレジスタ書込み。

表 53. JESD204B モードのセットアップ

R/W	Register	Bits	Value	Description
W	0x100	[7:0]	0x00	内部クロックが安定した時点でデジタル・データパス・クロックを起動。
W	0x110	[5:0]	JESD_MODE	JESD_MODE ビット・フィールドのビット 5 は、デバイスをシングルリンク・モードで作動させるかデュアルリンク・モードで作動させるかを決定します。 $0=$ シングルリンク・モード、 $1=$ デュアルリンク・モードです。ビット $[4:0]$ は、表 15 または表 16 から該当するシングルリンク・モードまたはデュアルリンク・モードを選択して、SERDES JESD204B 動作モードを決定します。
W	0x111	[7:4]	DP_INTERP_MODE	メイン・データパス・インターポレーション・モード。この制御に有効なインターポレーション・オプションは、レジスタ 0x110 で選択する JESD_MODE に基づいて決定されます。JESD_MODE、DP_INTERP_MODE、およびCH_INTERP_MODEの設定が有効な組み合わせでない場合は、レジスタ 0x110 のビット 7 が 1 になります。
		[3:0]	CH_INTERP_MODE	チャンネル・データパス・インターポレーション・モード。この制御に有効なインターポレーション・オプションは、レジスタ 0x110 で選択する JESD_MODE に基づいて決定されます。JESD_MODE、DP_INTERP_MODE、および CH_INTERP_MODE の設定が有効な組み合わせでない場合は、レジスタ 0x110 のビット7 が1 になります。
W	0x084	6	SYSREF_INPUTMODE	SYSREF±信号の入力モード選択。
				0b0 = AC カップリング。
				0b1 = DC カップリング。
		0	SYSREF_PD	サブクラス0を使用する場合は、このビットを1に設定してSYSREF±レシーバーを停止することができます。サブクラス1を使用する場合はデフォルトの0のままにしてください。
W	0x312	[7:4]		選択したモードに応じて SYNCOUTx± エラー時間を設定。

Rev. 0 — 67/142 —

R/W	Register	Bits	Value	Description	
W	0x300	3	LINK_MODE	レジスタ 0x110 で行ったモード選択に対応。	
				060 = シングルリンク・モード。	
				0b1 = デュアルリンク・モード。	
		2	0b0	セットアップのためにリンク 0 を選択。このビットは、ページングするリンク QBD を選択します。	
				0b0 = リンク 0 (QBD0)	
				0b1 = リンク 1 (QBD1)	
		[1:0]	LINK_EN	リンクをイネーブル。	
				0601 = シングルリンク・モード。	
				0b11=デュアルリンク・モード。	
W	0x475	[7:0]	0x09	JESD204B 4 バイト・デフレーマをソフト・リセット。	
W	0x453	7	SCR	SERDES データのスクランブリング・オプションを設定。	
				0=スクランブリングをディスエーブル。	
				1=スクランブリングをイネーブル。	
		[4:0]	L-1	選択した JESD_MODE の L 値を書き込み (n-1 表記)。	
W	0x458	[7:5]	SUBCLASSV	サブクラス0の場合はこのビットを0に設定。サブクラス1の場合はこのビットを1に設定。	
		[4:0]	NP-1	選択した JESD_MODE の NP 値を書き込み(n - 1 表記)。	
W	0x475	[7:0]	0x01	JESD204B 4 バイト・デフレーマのリセットを解除。	
W	0x300			デュアルリンク・モードで実行中の場合は、以下の要領でリンク1の書込みを繰り返します。シングル リンク・モードで実行中の場合は、この表の残りのステップをスキップしてください。	
		3	LINK_MODE	レジスタ 0x110 で行ったモード選択に対応。	
				060 = シングルリンク・モード。	
				0b1 = デュアルリンク・モード。	
		2	0b1	セットアップのためにリンク 1 を選択。このビットは、どのリンク QBD をページングするかを選択します。	
				0b0 = リンク 0 (QBD0)	
				0b1 = リンク 1 (QBD1)	
		[1:0]	0b00	ルーチンの終了までリンクをディスエーブルのままにします。	
W	0x475	[7:0]	0x09	JESD204B 4 バイト・デフレーマをソフト・リセット。	
W	0x453	7	SCR	SERDES データのスクランブリング・オプションを設定。	
				0=スクランブリングをディスエーブル。	
				1=スクランブリングをイネーブル。	
W	0x458	[4:0]	L-1	選択した JESD_MODE の L 値を書き込み (n - 1 表記)。	
		[7:5]	SUBCLASSV	サブクラス0の場合はこのビットを0に設定。サブクラス1の場合はこのビットを1に設定。	
		[4:0]	NP-1	選択した JESD_MODE の NP 値を書き込み(n - 1 表記)。	
W	0x475	[7:0]	0x01	JESD204B 4 バイト・デフレーマのリセットを解除。	

チャンネル・データパスを特定のアプリケーションに合わせて設定する場合に、それらのデータパスを設定するためのオプション・レジスタを表 54 に示します。チャンネル・データパスをバイパスする場合(1x チャンネル・インターポレーションでは CH_INTERP_MODE = 1)、スタートアップ・シーケンスでは表 54 をスキップできます。

表 54. チャンネル・データパスのセットアップ: デジタル・ゲインとチャンネル NCO

R/W	Register	Bits	Value	Description
W	0x008	[5:0]		CHANNEL_PAGE。同時に設定するチャンネルを選択します(あるいは、チャンネルごとにこのブロックを繰り返して個別に値を設定します)。この制御のビットxは、チャンネルxのデータパスに対応します。
W	0x146	[7:0]		CHNL_GAIN [7:0] 。チャンネル・デジタル・ゲインの最下位ビットを書き込みます。選択したチャンネルのデジタル・ゲインをレジスタ $0x008$ で設定します。計算: CHNL_GAIN = 211×10 (dBGain/20)。ここで dBGain は、必要なチャンネル・ゲインを dB で表した値です。
W	0x147	[7:0]		CHNL_GAIN [11:8] 。 チャンネル・デジタル・ゲインの最上位ビットを書き込みます。計算式はレジスタ 0 x 146 の項に示します。
W	0x130	6		選択したチャンネルの NCO をレジスタ 0x008 でイネーブルします。 0b0 = NCO をディスエーブル。 0b1 = NCO をイネーブル。
		2		選択したチャンネルの NCO モジュラスをページング・レジスタ 0x008 でイネーブルします。 0b0 = NCO モジュラスをディスエーブル。 0b1 = NCO モジュラスをイネーブル。

R/W	Register	Bits	Value	Description
		1		変調結果からサイドバンドを選択します。
				060 = 上側サイドバンド
				0b1 = 下側サイドバンド (スペクトル反転)。
		0		DC テスト・モードまたは NCO テスト・モードが必要な場合は、このビットを 1 に設定してテスト・トーンの生成をイネー
				ブルします。それ以外の場合は、デフォルト値の0に設定してください。
				インテジャー NCO モードの計算: DDSC_FTW = (f _{CARRIER} /f _{NCO}) × 248。ここで、f _{NCO} = f _{DATA} /CH_INTERP_MODE。
W	0x132	[7:0]		DDSC_FTW [7:0] の書込み。
W	0x133	[7:0]		DDSC_FTW [15:8] の書込み。
W	0x134	[7:0]		DDSC_FTW [23:16] の書込み。
W	0x135	[7:0]		DDSC_FTW [31:24] の書込み。
W	0x136	[7:0]		DDSC_FTW [39:32] の書込み。
W	0x137	[7:0]		DDSC_FTW [47:40] の書込み。
W	0x138	[7:0]		DDSC_NCO_PHASE_OFFSET [7:0] の書込み。計算: DDSC_NCO_PHASE_OFFSET = (度数オフセット/180)×215。
W	0x139	[7:0]		DDSC_NCO_PHASE_OFFSET [15:8] の書込み。
				NCO モジュラス・モードを使用する場合は、モジュラス・パラメータも設定します。使用しない場合、このセクションはスキップしてください。モジュラス NCO モードの場合: (fcarrier/fnco) = (X + (A/B))/248。ここで、DDSC_ACC_DELTA = A、DDSC_ACC_MODULUS = B、DDSC_FTW = X。
W	0x13A	[7:0]		DDSC_ACC_MODULUS [7:0] の書込み。
W	0x13B	[7:0]		DDSC ACC MODULUS [15:8] の書込み。
W	0x13C	[7:0]		DDSC ACC MODULUS [23:16] の書込み。
W	0x13D	[7:0]		DDSC ACC MODULUS [31:24] の書込み。
W	0x13E	[7:0]		DDSC_ACC_MODULUS [39:32] の書込み。
W	0x13F	[7:0]		DDSC_ACC_MODULUS [47:40] の書込み。
W	0x140	[7:0]		DDSC_ACC_DELTA [7:0] の書込み。
W	0x141	[7:0]		DDSC_ACC_DELTA [15:8] の書込み。
W	0x142	[7:0]		DDSC_ACC_DELTA [23:16] の書込み。
W	0x143	[7:0]		DDSC_ACC_DELTA [31:24] の書込み。
W	0x144	[7:0]		DDSC_ACC_DELTA [39:32] の書込み。
W	0x145	[7:0]		DDSC_ACC_DELTA [47:40] の書込み。
W	0x131	0	0b1	すべての NCO 位相と FTW ワードを更新。

メイン DAC データパスを特定のアプリケーションに合わせて設定する場合に使用する、設定用のオプション・レジスタを表 55 に示します。メイン DAC データパスをバイパスする場合($1\times$ チャンネル・インターポレーションでは DP_INTERP_MODE = 1)、スタートアップ・シーケンスでは表 55 をスキップできます。

表 55. メイン DAC データパスのセットアップ: PA 保護とメイン NCO

R/W	Register	Bits	Value	Description
W	0x008	[7:6]		MAINDAC_PAGE。同時に設定するメイン DAC データパスを選択します(あるいは、このブロックを DAC データパスごとに繰り返して個別に値を設定します)。この制御のビットxは、DACxのデータパスに対応します。
W	0x112	3		選択したチャンネルの NCO をレジスタ 0x008 でイネーブルします。 0b0 = NCO をディスエーブル。 0b1 = NCO をイネーブル。
		2		選択したチャンネルの NCO モジュラスをページング・レジスタ 0x008 でイネーブルします。 0b0 = NCO モジュラスをディスエーブル。 0b1 = NCO モジュラスをイネーブル。
		1		変調結果からサイドバンドを選択します。 0b0 = 上側サイドバンド 0b1 = 下側サイドバンド (スペクトル反転)。
		0		このビットは 0 に設定します。 インテジャー NCO モードの計算: DDSM_FTW = (f _{CARRIER} /f _{DAC}) × 248.
W	0x114	[7:0]		DDSM_FTW [7:0] の書込み。
W	0x115	[7:0]		DDSM_FTW [15:8] の書込み。

Rev. 0 — 69/142 —

R/W	Register	Bits	Value	Description
W	0x116	[7:0]		DDSM_FTW [23:16] の書込み。
W	0x117	[7:0]		DDSM_FTW [31:24] の書込み。
W	0x118	[7:0]		DDSM_FTW [39:32] の書込み。
W	0x119	[7:0]		DDSM_FTW [47:40] の書込み。
W	0x11C	[7:0]		DDSM_NCO_PHASE_OFFSET [7:0] の書込み。計算: DDSM_NCO_PHASE_OFFSET = (度数オフセット/180)×215。
W	0x11D	[7:0]		DDSM_NCO_PHASE_OFFSET [15:8] の書込み。
				NCO モジュラス・モードを使用する場合は、モジュラス・パラメータも設定します。使用しない場合、この
				セクションはスキップしてください。モジュラス NCO モードの場合: (f _{CARRIER} /f _{DAC}) = (X + (A/B))/248。ここ ア PDCM ACC DELTA A PDCM ACC MODULUS P. PDCM ETW. Y
***	0.124	57.01		で、DDSM_ACC_DELTA = A、DDSM_ACC_MODULUS = B、DDSM_FTW = X。
W	0x124	[7:0]		DDSM_ACC_MODULUS [7:0] の書込み。
W	0x125	[7:0]		DDSM_ACC_MODULUS [15:8] の書込み。
W	0x126	[7:0]		DDSM_ACC_MODULUS [23:16] の書込み。
W	0x127	[7:0]		DDSM_ACC_MODULUS [31:24] の書込み。
W	0x128	[7:0]		DDSM_ACC_MODULUS [39:32] の書込み。
W	0x129	[7:0]		DDSM_ACC_MODULUS [47:40] の書込み。
W	0x12A	[7:0]		DDSM_ACC_DELTA [7:0] の書込み。
W	0x12B	[7:0]		DDSM_ACC_DELTA [15:8] の書込み。
W	0x12C	[7:0]		DDSM_ACC_DELTA [23:16] の書込み。
W	0x12D	[7:0]		DDSM_ACC_DELTA [31:24] の書込み。
W	0x12E	[7:0]		DDSM_ACC_DELTA [39:32] の書込み。
W	0x12F	[7:0]		DDSM_ACC_DELTA [47:40] の書込み。
W	0x113	0	0b1	すべての NCO 位相と FTW ワードを更新。

表 56. JESD204B SERDES に必要なインターフェース・セットアップ

R/W	Register	Bits	Value	Description
W	0x240	[7:0]	0xAA or 0xFF	表 22 に従い挿入損失量によって決定される EQ 設定。挿入損失が $11dB$ 以下の場合は $0xAA$ に設定し、それ以外の場合は $0xFF$ に設定します。
W	0x241	[7:0]	0xAA or 0xFF	表 22 に従い挿入損失量によって決定される EQ 設定。挿入損失が $11dB$ 以下の場合は $0xAA$ に設定し、それ以外の場合は $0xFF$ に設定します。
W	0x242	[7:0]	0x55 or 0xFF	表 22 に従い挿入損失量によって決定される EQ 設定。挿入損失が $11dB$ 以下の場合は $0x55$ に設定し、それ以外の場合は $0xFF$ に設定します。
W	0x243	[7:0]	0x55 or 0xFF	表 22 に従い挿入損失量によって決定される EQ 設定。挿入損失が $11~\mathrm{dB}$ 以下の場合は $0x55$ に設定し、それ以外の場合は $0xFF$ に設定します。
W	0x244	[7:0]	0x1F	EQ 設定。
W	0x245	[7:0]	0x1F	EQ 設定。
W	0x246	[7:0]	0x1F	EQ 設定。
W	0x247	[7:0]	0x1F	EQ 設定。
W	0x248	[7:0]	0x1F	EQ 設定。
W	0x249	[7:0]	0x1F	EQ 設定。
W	0x24A	[7:0]	0x1F	EQ 設定。
W	0x24B	[7:0]	0x1F	EQ 設定。
W	0x201	[7:0]		未使用 PHY を停止。ビット x は SERDINx± ピンの停止に対応しています。
W	0x203			シングルリンク・モードでは 0×01 に設定します。デュアルリンク・モードで両方の $\overline{\text{SYNCOUTx}}$ 信号を使用する場合は 0×00 に設定します。
		1	0b0	このビットを 0 に設定することによって SYNCOUTO± ドライバを起動。
		0		デュアルリンク・モードで両方の SYNCOUTx± 信号を使用する場合は、このビットを 0 に設定することによって SYNCOUTi± ドライバを起動。
W	0x253	[7:0]	0x01	SYNCOUT0± を LVDS 出力に設定。 SYNCOUT0+ を CMOS 出力にするには、ビット 0 を 0 に設定。
W	0x254	[7:0]	0x01	SYNCOUTI± を LVDS 出力に設定。 SYNCOUTI+ を CMOS 出力にするには、ビット 0 を 0 に設定。
W	0x210	[7:0]	0x16	SERDES に必要なレジスタ書込み。
W	0x216	[7:0]	0x05	SERDES に必要なレジスタ書込み。
W	0x212	[7:0]	0xFF	SERDES に必要なレジスタ書込み。
W	0x212	[7:0]	0x00	SERDES に必要なレジスタ書込み。

Rev. 0 - 70/142 -

R/W	Register	Bits	Value	Description
W	0x210	[7:0]	0x87	SERDES に必要なレジスタ書込み。
W	0x216	[7:0]	0x11	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x01	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x00	SERDES に必要なレジスタ書込み。
W	0x200	[7:0]	0x00	SERDES 回路ブロックを起動。
	Pause			100 ms 待機します。
W	0x210	[7:0]	0x86	SERDES に必要なレジスタ書込み。
W	0x216	[7:0]	0x40	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x01	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x00	SERDES に必要なレジスタ書込み。
W	0x210	[7:0]	0x86	SERDES に必要なレジスタ書込み。
W	0x216	[7:0]	0x00	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x01	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x00	SERDES に必要なレジスタ書込み。
W	0x210	[7:0]	0x87	SERDES に必要なレジスタ書込み。
W	0x216	[7:0]	0x01	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x01	SERDES に必要なレジスタ書込み。
W	0x213	[7:0]	0x00	SERDES に必要なレジスタ書込み。
W	0x280	[7:0]	0x05	SERDES に必要なレジスタ書込み。
W	0x280	[7:0]	0x01	SERDES PLL 回路ブロックをスタートアップして、SERDES PLL キャリブレーションを開始。
R	0x281	0	0b1	SERDSES PLL がロックされていることを示すには、このレジスタのビット 0 が 1 をリードバックするようにします。

クロスバー・マッピングを行うと、これらのレジスタ内の使用する各論理レーンのソースである SERDINx 入力ピンに書込みが行われます。x の値は、SERDINx± ピンから制御ビット・フィールドの論理レーンへのマッピング・データに対応します。表 57 に示すこれらの値は、PCB レイアウトのルーティングによって変化します。

表 57. トランスポート層のセットアップ、同期、およびリンクのイネーブル

R/W	Register	Bits	Value	Description
W	0x308	[7:0]		クロスバー・セットアップ。各論理レーンのデータ(ソース)を提供する物理レーンの値を設定しま
				す。 [5:3] = 論理レーン1のソース、 [2:0] = 論理レーン0のソース
W	0x309	[7:0]		[5:3] = 論理レーン3のソース、[2:0] = 論理レーン2のソース
W	0x30A	[7:0]		[5:3] = 論理レーン5のソース、[2:0] = 論理レーン4のソース
W	0x30B	[7:0]		[5:3] = 論理レーン7のソース、[2:0] = 論理レーン6のソース
W	0x306	[7:0]	0x0C	サブクラス0での動作の場合、このレジスタ書込みは不要です。
W	0x307	[7:0]	0x0C	サブクラス0での動作の場合、このレジスタ書込みは不要です。
W	0x304	[7:0]		サブクラス 0 での動作の場合、このレジスタ書込みは不要です。サブクラス 1 では、リンク遅延のセクションに示すように、確定的遅延法の 1 つに従うことによって(遅延が既知の場合と未知の場合) これらの値を決定する必要があります。
W	0x305	[7:0]		サブクラス 0 での動作の場合、このレジスタ書込みは不要です。サブクラス 1 では、リンク遅延のセクションに示すように、確定的遅延法の 1 つに従うことによって(遅延が既知の場合と未知の場合) これらの値を決定する必要があります。
W	0x03B	[7:0]	0xF1	同期ロジックをイネーブルし、ローテーション・モードを設定して同期リセットのトリガ時に同期ロ ジックをリセットします。
W	0x03A	[7:0]	0x02	ワンショット同期モード用に同期をセットアップ。
	SYSREF±			サブクラス1での動作時は、同期アライメントのためにSYSREF±パルス・エッジをデバイスに送ります。
W	0x300	3	LINK_MODE	レジスタ 0x110 で行ったモード選択に対応。
				0b0 = シングルリンク・モード。
				0b1 = デュアルリンク・モード。
		2	060	セットアップのためにリンク 0 を選択。このビットは、どのリンク QBD をページングするかを選択します。 0b0 = リンク 0 (QBD0)
				060 = リンク 1 (QBDI)
		[1:0]	LINK EN	リンクをイネーブル。
		[1.0]	LINK_EN	リンクをイネーブル。 0b01 = シングルリンク・モード。
				0b01 = シングルリング・モート。 0b11 = デュアルリンク・モード。
				0011 - / ユノ/レリマソ・モード。

Rev. 0 - 71/142 -

表 58. レジスタのクリーンアップ

R/W	Register	Bits	Value	Description
W	0x085	[7:0]	0x13	デフォルトのレジスタ値に設定。
W	0x1DE	[7:0]	0x00	アナログ SPI をディスエーブル。デバッグを行ってリードバック機能を継続するには、0x03 を書き込みます。
W	0x008	[7:0]	0xC0	TXEN 制御更新のためにすべてのメイン DAC をページング。
W	0x596	[7:0]	0x0C	SPI で TXENx 機能をオン。

Rev. 0 - 72/142 -

レジスタの一覧

表 59.	レジスタの一覧	Ī									
Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x000	SPI_INTFCONFA	SOFTRESET_M	LSBFIRST_M	ADDRINC_M	SDOACTIVE_M	SDOACTIVE	ADDRINC	LSBFIRST	SOFTRESET	0x00	R/W
0x001	SPI_INTFCONFB	SINGLEINS	CSSTALL			RESERVI	ED			0x00	R/W
0x003	SPI_CHIPTYPE				CHIP_TYP	E				0x04	R
0x004	SPI_PRODIDL				PROD_ID[7	:0]				0x73	R
0x005	SPI_PRODIDH				PROD_ID[15	5:8]				0x91	R
0x006	SPI_CHIPGRADE		PROI	D_GRADE			DEV_R	EVISION		0x02	R
0x008	SPI_PAGEINDX	MAINDA	C_PAGE			CHANNEL_I	PAGE			0xFF	R/W
0x00A	SPI_ SCRATCHPAD				SCRATCHP	AD				0x00	R/W
0x010	CHIP_ID_L				CHIP ID[7:	01				0x00	R
0x010	CHIP ID M1				CHIP_ID[15	,				0x00	R
0x012	CHIP_ID_M2				CHIP_ID[23:					0x00	R
0x013	CHIP_ID_H				CHIP_ID[31:					0x00	R
0x020	IRQ_ENABLE		RESERVED		EN_SYSREF_	EN_DATA_	EN_LANE_	EN_PRBSQ	EN_PRBSI	0x00	R/W
	-				JITTER	READY	FIFO				
0x021	IRQ_ENABLE0		RES	SERVED		EN_DAC0_ CAL_DONE	RESI	ERVED	EN_PAERR0	0x00	R/W
0x022	IRQ_ENABLE1		RES	SERVED		EN_DAC1_ CAL_DONE	RESI	ERVED	EN_PAERR1	0x00	R/W
0x023	IRQ_ENABLE2	RESE	RVED	EN_DLL_LOST	EN_DLL_LOCK	RESE	RVED	EN_PLL_ LOST	EN_PLL_ LOCK	0x00	R/W
0x024	IRQ_STATUS		RESERVED	1	IRQ_SYSREF_ JITTER	IRQ_DATA_ READY	IRQ_LANE_ FIFO	IRQ_PRBSQ	IRQ_PRBSI	0x00	R/W
0x025	IRQ_STATUS0		RES	SERVED		IRQ_DAC0_ CAL_DONE		ERVED	IRQ_PAERR0	0x00	R/W
0x026	IRQ_STATUS1		RES	SERVED		IRQ_DAC1_ CAL_DONE	RESI	ERVED	IRQ_PAERR1	0x00	R/W
0x027	IRQ_STATUS2	RESE	RVED	IRQ_DLL_LOST	IRQ_DLL_LOCK		RVED	IRQ_PLL_	IRQ_PLL_	0x00	R/W
0x028	IDO OUTDUT M		RESERVED		MIN CACDED	MUN	MUN	LOST	LOCK	000	R/W
0x028	IRQ_OUTPUT_M UX		RESERVED		MUX_SYSREF_ JITTER	MUX_ DATA_ READY	MUX_ LANE_FIFO	MUX_ PRBSQ	MUX_PRBSI	0x00	K/W
0x029	IRQ_OUTPUT_		RE.	SERVED		MUX	RESI	ERVED	MUX_	0x00	R/W
*****	MUX0					DAC0_			PAERR0		
0.024	IDO OLIMBUM		DE	TEDLIED.		CAL_DONE	PEG	DIED) GIV	0.00	D AV
0x02A	IRQ_OUTPUT_ MUX1		KE	SERVED		MUX_ DAC1_CAL_	KESI	ERVED	MUX_ PAERR1	0x00	R/W
0x02B	IRQ_OUTPUT_	RESE	RVED	MUX_DLL_	MUX_DLL_	RESE	RVED	MUX_PLL_	MUX_PLL_	0x00	R/W
0-020	MUX2			LOST	LOCK RESERVED			LOST	LOCK	0-00	R/W
0x02C	IRQ_STATUS_ ALL				RESERVED				IRQ_ STATUS_ALL	0x00	R/W
0x036	SYSREF_COUNT				SYSREF_COU	JNT				0x00	R/W
0x039	SYSREF_ERR_	RESERVED			SYSRE	F_ERR_WINDOW				0x00	R/W
	WINDOW				1	Г			1		
0x03A	SYSREF_MODE		RESERVED		SYNC_ ROTATION_	RESE	RVED	SYSREF_ MODE_	RESERVED	0x10	R/W
0x03B	ROTATION	SYNCLOGIC	RESERVED	PERIODIC_	DONE NCORST	DECE	RVED	ONESHOT	ON MODE	0xB0	R/W
OXUSB	MODE	EN EN	RESERVED	RST_EN	AFTER_ROT_ EN	KESE	KVED	KOTATI	ON_MODE	UXBU	K/W
0x03F	TX_ENABLE	RESE	RVED	TXEN_DATA-	TXEN_		RESI	ERVED		0x00	R/W
				PATH_DAC1	DATAPATH_ DAC0						
0x050	CAL_CLK_DIV		RES	SERVED			CAL_C	LK_DIV		0x28	R/W
0x051	CAL_CTRL	CAL_CTRL0		RESE	RVED		CAL_	CTRL1	CAL_START	0x82	R/W
0x052	CAL_STAT			RESERVED			CAL_ ACTIVE	CAL_FAIL_ SEARCH	CAL_FINISH	0x00	R/W
0x059	FSC0	RESERVED				FSC_CTRL[1:0]					R/W
0x05A	FSC1				FSC_CTRL[9	9:2]				0x28	R/W
0x061	CAL_DEBUG0	RESERVED	CAL_CTRL2	CAL_CTRL3	RESERVED	CAL_CTRL4		RESERVED		0x60	R/W
0x081	CLK_CTRL			RESER	VED			CAL_CLK_ PD1	CAL_CLK_ PD0	0x00	R/W
0x083	NVM_CTRL0	NVM_CTRL0A			RESERVED				CTRL0B	0x02	R/W

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x084	SYSREF_CTRL	RESERVED	SYSREF_			RESERVED	1		SYSREF_PD	0x00	R/W
0x085	NVM_CTRL1	RESERVED	INPUTMODE	NVM_CTRL1A		RES	ERVED	NVM_	NVM_	0x13	R/W
0x08D	ADC_CLK_ CTRL0		RESERVED			(CLKOUT_SWING	CTRL1B	CTRL1C	0x00	R/W
0x08F	ADC_CLK_ CTRL2				RESERVED				PD_ CLKOUT_ DRIVER	0x00	R/W
0x090	DAC_ POWERDOWN			RESER	RVED			DAC_PD1	DAC_PD0	0x03	R/W
0x091	ACLK_CTRL				RESERVED				ACLK_ POWER- DOWN	0x01	R/W
0x094	PLL_CLK_DIV			RESER	RVED			PLL_VCO_ DIV3_EN	PLL_VCO_ DIV2_EN	0x00	R/W
0x095	PLL_BYPASS				RESERVED			1	PLL_ BYPASS	0x00	R/W
0x09A	NVM_CTRL	PD_BGR			I	RESERVED				0x00	R/W
0x0C0	DELAY_LINE_ PD	RESE	RVED	DLL_CTRL0B	DLL_CTRL0A		RESERVED		DLL_PD	0x31	R/W
0x0C1	DLL_CTRL0	DLL_C	TRL1C	DLL_CTRL1B	DLL_C1	RL1A	RESE	RVED	DLL_ ENABLE	0x70	R/W
0x0C3	DLL_STATUS				RESERVED				DLL LOCK	0x00	R/W
0x0C7	DLL_READ				RESERVED				DLL_READ_ EN	0x00	R/W
0x0CC	DLL_FINE_ DELAY0	RESE	RVED			DLL_FINE_I	DELAY0		1	0x00	R/W
0x0CD	DLL_FINE_ DELAY1	RESE	RVED			DLL_FINE_I	DELAY1			0x00	R/W
0x0DB	DLL_UPDATE			1	RESERVED				DLL_ DELAY_ UPDATE	0x00	R/W
0x100	DIG_RESET				RESERVED				DIG_ DATAPATH_ PD	0x01	R/W
0x110	JESD_MODE	MODE_NOT_ IN_TABLE	COM_SYNC			JESD_M	ODE			0x20	R/W
0x111	INTRP_MODE		DP_INT	ERP_MODE			CH_INTE	RP_MODE		0x84	R/W
0x112	DDSM_ DATAPATH_CFG	RESE	RVED	DDSM	I_MODE	DDSM_ NCO_EN	DDSM_ MODULUS_ EN	DDSM_SEL_ SIDEBAND	EN_SYNC_ ALL_CHNL_ NCO_ RESETS	0x01	R/W
0x113	DDSM_FTW_ UPDATE	RESERVED	1	DDSM_FTW_REQ_M	ODE	RESERVED	DDSM_ FTW_ LOAD_ SYSREF	DDSM_ FTW_ LOAD_ACK	DDSM_ FTW_ LOAD_REQ	0x00	R/W
0x114	DDSM_FTW0				DDSM FTW[7:01				0x00	R/W
0x115	DDSM_FTW1				DDSM_FTW[1	.5:81				0x00	R/W
0x116	DDSM_FTW2				DDSM_FTW[2					0x00	R/W
0x117	DDSM_FTW3				DDSM_FTW[3	1:24]				0x00	R/W
0x118	DDSM_FTW4				DDSM_FTW[3	9:32]				0x00	R/W
0x119	DDSM_FTW5				DDSM_FTW[4	7:40]				0x00	R/W
0x11C	DDSM_PHASE_ OFFSET0			Γ	DDSM_NCO_PHASE_	OFFSET[7:0]				0x00	R/W
0x11D	DDSM_PHASE_ OFFSET1			D	DSM_NCO_PHASE_0	DFFSET[15:8]				0x00	R/W
0x124	DDSM_ACC_ MODULUS0				DDSM_ACC_MODI	JLUS[7:0]				0x00	R/W
0x125	DDSM_ACC_ MODULUS1				DDSM_ACC_MODU	LUS[15:8]				0x00	R/W
0x126	DDSM_ACC_ MODULUS2				DDSM_ACC_MODU	LUS[23:16]				0x00	R/W
0x127	DDSM_ACC_ MODULUS3				DDSM_ACC_MODU	LUS[31:24]				0x00	R/W
0x128	DDSM_ACC_ MODULUS4				DDSM_ACC_MODU	LUS[39:32]				0x00	R/W
0x129	DDSM_ACC_ MODULUS5				DDSM_ACC_MODU	LUS[47:40]				0x00	R/W
0x12A	DDSM_ACC_ DELTA0				DDSM_ACC_DEL	TA[7:0]				0x00	R/W

Rev. 0 - 74/142 -

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x12B	DDSM_ACC_ DELTA1		<u>'</u>		DDSM_ACC_DEL	TA[15:8]			1	0x00	R/W
0x12C	DDSM_ACC_ DELTA2				DDSM_ACC_DELT	TA[23:16]				0x00	R/W
0x12D	DDSM_ACC_ DELTA3				DDSM_ACC_DELT	TA[31:24]				0x00	R/W
0x12E	DDSM_ACC_ DELTA4				DDSM_ACC_DELT	TA[39:32]				0x00	R/W
0x12F	DDSM_ACC_ DELTA5				DDSM_ACC_DELT	TA[47:40]				0x00	R/W
0x130	DDSC_ DATAPATH_CFG	RESERVED	DDSC_NCO_ EN		RESERVED		DDSC_ MODULUS_ EN	DDSC_ SEL_ SIDEBAND	DDSC_EN_ DC_INPUT	0x00	R/W
0x131	DDSC_FTW_ UPDATE			RESERVED			DDSC_ FTW_ LOAD_ SYSREF	DDSC_ FTW_ LOAD_ACK	DDSC_ FTW_ LOAD_REQ	0x00	R/W
0x132	DDSC_FTW0				DDSC_FTW[0x00	R/W
0x133	DDSC_FTW1				DDSC_FTW[1					0x00	R/W
0x134	DDSC_FTW2				DDSC_FTW[2:					0x00	R/W
0x135	DDSC_FTW3				DDSC_FTW[3					0x00	R/W
0x136	DDSC_FTW4				DDSC_FTW[3					0x00	R/W
0x137	DDSC_FTW5				DDSC_FTW[4					0x00	R/W
0x138	DDSC_PHASE_ OFFSET0				DDSC_NCO_PHASE_0					0x00	R/W
0x139	DDSC_PHASE_ OFFSET1			D	DDSC_NCO_PHASE_C					0x00	R/W
0x13A	DDSC_ACC_ MODULUS0				DDSC_ACC_MODU					0x00	R/W
0x13B	DDSC_ACC_ MODULUS1				DDSC_ACC_MODU					0x00	R/W
0x13C	DDSC_ACC_ MODULUS2				DDSC_ACC_MODU					0x00	R/W
0x13D	DDSC_ACC_ MODULUS3				DDSC_ACC_MODU					0x00	R/W
0x13E	DDSC_ACC_ MODULUS4				DDSC_ACC_MODU					0x00	R/W
0x13F	DDSC_ACC_ MODULUS5				DDSC_ACC_MODU					0x00	R/W
0x140	DDSC_ACC_ DELTA0				DDSC_ACC_DEL					0x00	R/W
0x141	DDSC_ACC_ DELTA1				DDSC_ACC_DEL'					0x00	R/W
0x142	DDSC_ACC_ DELTA2				DDSC_ACC_DELT					0x00	R/W
0x143	DDSC_ACC_ DELTA3				DDSC_ACC_DELT					0x00	R/W
0x144	DDSC_ACC_ DELTA4				DDSC_ACC_DELT					0x00	R/W
0x145	DDSC_ACC_ DELTA5				DDSC_ACC_DELT					0x00	R/W
0x146	CHNL_GAIN0			anni inn	CHNL_GAIN[7:0]				0x00	R/W
0x147	CHNL_GAIN1		RE	SERVED			CHNL_G	AIN[11:8]		0x08	R/W
0x148	DC_CAL_TONE0				C_TEST_INPUT_AMI					0x00	R/W
0x149	DC_CAL_TONE1		T		C_TEST_INPUT_AMP					0x00	R/W
0x14B	PRBS	PRBS_ GOOD_Q	PRBS_ GOOD_I	RESERVED	PRBS_INV_Q	PRBS_INV_I	PRBS_ MODE	PRBS_ RESET	PRBS_EN	0x10	R/W
0x14C	PRBS_ERROR_I				PRBS_COUN					0x00	R
0x14D	PRBS_ERROR_Q				PRBS_COUN'	Γ_Q	T			0x00	R
0x14E	PRBS_CHANSEL			RESERVED				PRBS_CHANSE	L	0x07	R/W
0x151	DECODE_MODE	RESE	ERVED		_MODE		RESE	ERVED		0x00	R/W
0x1DE	SPI_ENABLE			RESER				SPI_EN1	SPI_EN0	0x03	R/W
0x1E2	DDSM_CAL_ FTW0				DDSM_CAL_FT					0x00	R/W
0x1E3	DDSM_CAL_ FTW1				DDSM_CAL_FTV					0x00	R/W
0x1E4	DDSM_CAL_ FTW2				DDSM_CAL_FTV					0x00	R/W
0x1E5	DDSM_CAL_ FTW3				DDSM_CAL_FTV	V[31:24]				0x00	R/W

Reg	Name	Bit 7 Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x1E6	DDSM_CAL_	Dit 7	RESERVED	Dit 4	Dit 0	DDSM_EN_	DDSM_EN_	DDSM EN	0x00	R/W
OMIZO	MODE_DEF		TEGER VED			CAL_ACC	CAL_DC_ INPUT	CAL_FREQ_ TUNE	0.100	10 11
0x1E7	DATAPATH_ NCO_SYNC_ CFG		RESERVED			LO_MODE_ ENABLE	ALL_NCO_ SYNC_ACK	START_ NCO_SYNC	0x00	R/W
0x200	MASTER_PD			RESERVED			I	SERDES_ MASTER_	0x01	R/W
0x201	PHY_PD			PHY_P	D			PD	0xEE	R/W
0x203	GENERIC PD		RESEI		Б		PD	PD	0x01	R/W
	_		, and a second				SYNCOUT0	SYNCOUT1		
0x206	CDR_RESET			RESERVED				CDR_PHY_ RESET	0x00	R/W
0x210	CBUS_ADDR			SERDES_CBU					0x00	R/W
0x212	CBUS_ WRSTROBE_PHY			SERDES_CBI	US_WR0				0x00	R/W
0x213	CBUS_ WRSTROBE_ OTHER			RESERVED				SERDES_ CBUS_WR1	0x00	R/W
0x216	CBUS WDATA			SERDES CBU	IS DATA				0x00	R/W
0x234	CDR CDR		S	EL_IF_PARDATAIN					0x66	R/W
	BITINVERSE									
0x240	EQ_BOOST_ PHY_3_0	EQ_BOOST_PHY3		OST_PHY2	EQ_BOO			OST_PHY0	0xFF	R/W
0x241	EQ_BOOST_ PHY_7_4	EQ_BOOST_PHY7	EQ_BO	OST_PHY6	EQ_BOO	ST_PHY5	EQ_BO	OST_PHY4	0xFF	R/W
0x242	EQ_GAIN_PHY_3 _0	EQ_GAIN_PHY3	EQ_GA	AIN_PHY2	EQ_GAI	N_PHY1	EQ_GA	IN_PHY0	0xFF	R/W
0x243	EQ_GAIN_PHY_7 _4	EQ_GAIN_PHY7	EQ_GA	AIN_PHY6	EQ_GAI	N_PHY5	EQ_GA	IN_PHY4	0xFF	R/W
0x244	EQ_FB_PHY_0	RESERVED		EQ_PHY_0					0x19	R/W
0x245	EQ_FB_PHY_1	RESERVED				EQ_PHY1			0x19	R/W
0x246	EQ_FB_PHY_2	RESERVED				EQ_PHY2			0x19	R/W
0x247	EQ_FB_PHY_3	RESERVED				EQ_PHY3			0x19	R/W
0x248	EQ_FB_PHY_4	RESERVED				EQ_PHY4			0x19	R/W
0x249	EQ_FB_PHY_5	RESERVED				EQ_PHY5			0x19	R/W
0x24A	EQ_FB_PHY_6	RESERVED				EQ_PHY6			0x19	R/W
0x24B	EQ_FB_PHY_7	RESERVED				EQ_PHY7			0x19	R/W
0x250	LBT_REG_ CNTRL_0			EN_LBT_DES	_RC_CH				0x00	R/W
0x251	LBT_REG_ CNTRL_1		RESEI	RVED			EN_LBT_ HALFRATE DES RC	INIT_LBT_ SYNC_DES_ RC	0x02	R/W
0x253	SYNCOUTO_ CTRL			RESERVED				SEL_ SYNCOUT0_ MODE	0x00	R/W
0x254	SYNCOUTI_ CTRL			RESERVED				SEL_ SYNCOUT1_ MODE	0x00	R/W
0x280	PLL_ENABLE_ CTRL		RESERVED			LOLSTICKY CLEAR_ LCPLL_RC	LDSYNTH_ LCPLL_RC	SERDES_ PLL_ STARTUP	0x01	R/W
0x281	PLL_STATUS			RESERVED				SERDES_ PLL_LOCK	0x00	R
0x300	GENERAL_JRX_ CTRL_0	RE	SERVED		LINK_MODE	LINK_PAGE	LIN	IK_EN	0x00	R/W
0x302	DYN_LINK_ LATENCY_0	RESERVED			DYN_LINK_LAT	ΓENCY_0			0x00	R
0x303	DYN_LINK_ LATENCY_1	RESERVED			DYN_LINK_LAT	ΓENCY_1			0x00	R
0x304	LMFC_DELAY_0	RESERVED			LMFC_DEL	AY_0			0x00	R/W
0x305	LMFC_DELAY_1	RESERVED			LMFC_DEL	AY_1			0x00	R/W
0x306	LMFC_VAR_0	RESERVED			LMFC_VA	R_0			0x3F	R/W
0x307	LMFC_VAR_1	RESERVED			LMFC_VA	R_1	<u> </u>		0x3F	R/W
0x308	XBAR_LN_0_1	RESERVED	L	OGICAL_LANE1_S	RC	LC	GICAL_LANE0_	SRC	0x08	R/W
0x309	XBAR_LN_2_3	RESERVED	L	OGICAL_LANE3_S	RC	LC	OGICAL_LANE2_	SRC	0x1A	R/W
0x30A	XBAR_LN_4_5	RESERVED	L	OGICAL_LANE5_S	RC	LC	OGICAL_LANE4_	SRC	0x2C	R/W
0x30B	XBAR_LN_6_7	RESERVED	L	OGICAL_LANE7_S		LC	OGICAL_LANE6_	SRC	0x3E	R/W
0x30C	FIFO_STATUS_ REG_0			LANE_FIFO	_FULL				0x00	R

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x30D	FIFO_STATUS_ REG_1				LANE_FIFO_EM	IPTY				0x00	R
0x311	SYNCOUT_ GEN_0		RESE	ERVED		EOMF_ MASK_1	EOMF_ MASK_0	EOF_ MASK_1	EOF_ MASK_0	0x00	R/W
0x312	SYNCOUT_ GEN_1		SYNC_I	ERR_DUR			RES	ERVED	1	0x00	R/W
0x315	PHY_PRBS_ TEST_EN				PHY_TEST_E	EN				0x00	R/W
0x316	PHY_PRBS_ TEST_CTRL	RESERVED		PHY_SRC_ERR_CN	NT	PHY_PRB	S_PAT_SEL	PHY_TEST_ START	PHY_TEST_ RESET	0x00	R/W
0x317	PHY_ PRBS_TEST_ THRESHOLD_ LOBITS			P	HY_PRBS_THRESHO	LD_LOBITS		, J	, Kiliye i	0x00	R/W
0x318	PHY_ PRBS_TEST_ THRESHOLD_ MIDBITS			PI	HY_PRBS_THRESHOI	.D_MIDBITS				0x00	R/W
0x319	PHY_ PRBS_TEST_ THRESHOLD_ HIBITS			F	PHY_PRBS_THRESHO	LD_HIBITS				0x00	R/W
0x31A	PHY_ PRBS_TEST_ ERRCNT_LOBITS				PHY_PRBS_ERR_CN	Γ_LOBITS				0x00	R
0x31B	PHY_PRBS_ TEST_ERRCNT_ MIDBITS			1	PHY_PRBS_ERR_CNT	`_MIDBITS				0x00	R
0x31C	PHY_ PRBS_TEST_ ERRCNT_HIBITS				PHY_PRBS_ERR_CN	T_HIBITS				0x00	R
0x31D	PHY_PRBS_ TEST_STATUS				PHY_PRBS_PA	ASS				0xFF	R
0x31E	PHY_DATA_ SNAPSHOT_ CTRL			RESER	EVED			PHY_ GRAB_ MODE	PHY_GRAB_ DATA	0x00	R/W
0x31F	PHY_ SNAPSHOT_ DATA_BYTE0			1	PHY_SNAPSHOT_DA	ГА_ВҮТЕ0			1	0x00	R
0x320	PHY_ SNAPSHOT_ DATA_BYTE1			Ī	PHY_SNAPSHOT_DA	ГА_ВҮТЕ1				0x00	R
0x321	PHY_ SNAPSHOT_ DATA_BYTE2			1	PHY_SNAPSHOT_DA	ГА_ВҮТЕ2				0x00	R
0x322	PHY_ SNAPSHOT_ DATA_BYTE3			1	PHY_SNAPSHOT_DA	ГА_ВҮТЕЗ				0x00	R
0x323	PHY_ SNAPSHOT_ DATA_BYTE4			1	PHY_SNAPSHOT_DA	ГА_ВҮТЕ4				0x00	R
0x32C	SHORT_TPL_ TEST_0		SHORT_T	PL_SP_SEL		SHORT_	ΓPL_M_SEL	SHORT_ TPL_TEST_ RESET	SHORT_ TPL_ TEST_EN	0x00	R/W
0x32D	SHORT_TPL_ TEST 1				SHORT_TPL_REF_	SP_LSB				0x00	R/W
0x32E	SHORT_TPL_ TEST_2				SHORT_TPL_REF_	SP_MSB				0x00	R/W
0x32F	SHORT_TPL_ TEST_3	RESERVED	SHORT_TPL_ IQ_SAMPLE_ SEL		Ą	ESERVED			SHORT_ TPL_FAIL	0x00	R/W
0x334	JESD_BIT_ INVERSE_CTRL				JESD_BIT_INVI	ERSE			1	0x00	R/W
0x400 0x401	DID_REG BID_REG				DID_RD BID_RD					0x00 0x00	R R
0x401 0x402	LID0_REG	RESERVED	ADJDIR_RD	PHADJ_RD	מא_עום		LL_LID0			0x00	R
0x403	SCR_L_REG	SCR_RD		RVED			L_RD-1			0x00	R
0x404	F_REG		T.Z.O.		F_RD-1					0x00	R
0x405	K_REG		RESERVED				K_RD-1			0x00	R
0x406	M_REG		<u> </u>		M_RD-1					0x00	R
0x407	CS_N_REG	CS	_RD	RESERVED			N_RD-1			0x00	R
0x408	NP_REG		SUBCLASSV_RD				NP_RD-1			0x00	R
0x409	S_REG		JESDV_RD-1				S_RD-1			0x00	R

Rev. 0 - 77/142 -

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x40A	HD_CF_REG	HD_RD	R	RESERVED			CF_RD			0x00	R
0x40B	RES1_REG					S1_RD				0x00	R
0x40C	RES2_REG					52_RD				0x00	R
0x40D	CHECKSUM0_ REG					FCHK0				0x00	R
0x40E	COMPSUM0_ REG				LL_I	FCMP0				0x00	R
0x412	LID1_REG		RESERVEI)			LL_LID1			0x00	R
0x415	CHECKSUM1_ REG				LL_I	FCHK1				0x00	R
0x416	COMPSUM1_ REG				LL_I	FCMP1				0x00	R
0x41A	LID2_REG		RESERVEI)			LL_LID2			0x00	R
0x41D	CHECKSUM2_ REG				LL_I	FCHK2				0x00	R
0x41E	COMPSUM2_ REG				LL_I	FCMP2				0x00	R
0x422	LID3_REG		RESERVE)			LL_LID3			0x00	R
0x425	CHECKSUM3_ REG				LL_I	FCHK3				0x00	R
0x426	COMPSUM3_ REG				LL_I	FCMP3				0x00	R
0x42A	LID4_REG		RESERVED)			LL_LID4			0x00	R
0x42D	CHECKSUM4_ REG				LL_I	FCHK4				0x00	R
0x42E	COMPSUM4_ REG				LL_I	FCMP4				0x00	R
0x432	LID5_REG		RESERVEI)			LL_LID5			0x00	R
0x435	CHECKSUM5_ REG		RESERVEE	,	LL_I	FCHK5	EL_EID;			0x00	R
0x436	COMPSUM5_ REG				LL_I	FCMP5				0x00	R
0x43A	LID6_REG		RESERVED)			LL_LID6			0x00	R
0x43D	CHECKSUM6_		RESERVE	<u> </u>	LL_I	FCHK6	EL_LID 0			0x00	R
0x43E	COMPSUM6_				LL_I	FCMP6				0x00	R
0x442	REG LID7_REG		RESERVEI)			LL_LID7			0x00	R
0x445	CHECKSUM7_		RESERVEE	,	LL_I	ЕСНК7	EL_EID/			0x00	R
0x446	COMPSUM7_				LL_I	FCMP7				0x00	R
0x450	REG ILS_DID				г	DID				0x00	R/W
0x450 0x451	ILS_BID					BID				0x00	R/W
0x451 0x452	ILS_LID0	RESERVED	ADJDIR	PHADJ	1	51D	LID0			0x00	R/W
0x453	ILS_SCR_L	SCR		RESERVED			L-1			0x87	R/W
0x454	ILS_F				1	F-1				0x00	R/W
0x455	ILS_K		RESERVEI)			K-1			0x1F	R/W
0x456	ILS_M				N	И-1				0x01	R/W
0x457	ILS_CS_N		CS	RESERVED			N-1			0x0F	R/W
0x458	ILS_NP		SUBCLASS'	V			NP-1			0x0F	R/W
0x459	ILS_S		JESDV				S-1			0x01	R/W
0x45A	ILS_HD_CF	HD	R	RESERVED			CF			0x80	R
0x45B	ILS_RES1				R	ES1				0x00	R/W
0x45C	ILS_RES2				R	ES2				0x00	R/W
0x45D	ILS_CHECKSUM				FC	HK0				0x00	R/W
0x46C	LANE_DESKEW	ILD7	ILD6	ILD5	ILD4	ILD3	ILD2	ILD1	ILD0	0x00	R
0x46D	BAD_DISPARITY	BDE7	BDE6	BDE5	BDE4	BDE3	BDE2	BDE1	BDE0	0x00	R
0x46E	NOT_IN_TABLE	NIT7	NIT6	NIT5	NIT4	NIT3	NIT2	NIT1	NIT0	0x00	R
0x46F	UNEXPECTED_ KCHAR	UEK7	UEK6	UEK5	UEK4	UEK3	UEK2	UEK1	UEK0	0x00	R
0x470	CODE_GRP_ SYNC	CGS7	CGS6	CGS5	CGS4	CGS3	CGS2	CGS1	CGS0	0x00	R
0x471	FRAME_SYNC	FS7	FS6	FS5	FS4	FS3	FS2	FS1	FS0	0x00	R
0x472	GOOD_ CHECKSUM	CKS7	CKS6	CKS5	CKS4	CKS3	CKS2	CKS1	CKS0	0x00	R
		ILS7	ILS6	ILS5	ILS4	ILS3	ILS2	ILS1	ILS0	0x00	R
0x473	INIT_LANE_SYNC	ILO7									

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x476	CTRLREG1		RESERVED		QUAL_RDERR		RESERVED		FCHK_N	0x14	R/W
0x477	CTRLREG2	ILS_MODE	RESERVED	REPDATATEST	QUETESTERR	AR_ECNTR		RESERVED		0x00	R/W
0x478	KVAL				KSYNC					0x01	R/W
0x47C	ERRORTHRES				ETH		1			0xFF	R/W
0x47D	SYNC_ASSERT_ MASK			RESERVED			SY	NC_ASSERT_M	ASK	0x07	R/W
0x480	ECNT_CTRL0	RESE	RVED		ECNT_ENA0			ECNT_RST0		0x3F	R/W
0x481	ECNT_CTRL1	RESE	RVED		ECNT_ENA1			ECNT_RST1		0x3F	R/W
0x482	ECNT_CTRL2	RESE	RVED		ECNT_ENA2			ECNT_RST2		0x3F	R/W
0x483	ECNT_CTRL3	RESE	RVED		ECNT_ENA3			ECNT_RST3		0x3F	R/W
0x484	ECNT_CTRL4	RESE	RVED		ECNT_ENA4			ECNT_RST4		0x3F	R/W
0x485	ECNT_CTRL5	RESE	RVED		ECNT_ENA5			ECNT_RST5		0x3F	R/W
0x486	ECNT_CTRL6	RESE	RVED		ECNT_ENA6			ECNT_RST6		0x3F	R/W
0x487	ECNT_CTRL7	RESE	RVED		ECNT_ENA7			ECNT_RST7		0x3F	R/W
0x488	ECNT_TCH0			RESERVED				ECNT_TCH0		0x07	R/W
0x489	ECNT_TCH1			RESERVED				ECNT_TCH1		0x07	R/W
0x48A	ECNT_TCH2			RESERVED				ECNT_TCH2		0x07	R/W
0x48B	ECNT_TCH3			RESERVED				ECNT_TCH3		0x07	R/W
0x48C	ECNT_TCH4			RESERVED				ECNT_TCH4		0x07	R/W
0x48D	ECNT_TCH5			RESERVED				ECNT_TCH5		0x07	R/W
0x48E	ECNT_TCH6			RESERVED				ECNT_TCH6		0x07	R/W
0x48F	ECNT_TCH7			RESERVED				ECNT_TCH7		0x07	R/W
0x490	ECNT_STAT0			SERVED		LANE_ENA0		ECNT_TCR0		0x00	R
0x491	ECNT_STAT1			ERVED		LANE_ENA1		ECNT_TCR1		0x00	R
0x492	ECNT_STAT2		RES	SERVED		LANE_ENA2		ECNT_TCR2		0x00	R
0x493	ECNT_STAT3		RES	SERVED		LANE_ENA3		ECNT_TCR3		0x00	R
0x494	ECNT_STAT4		RES	SERVED		LANE_ENA4		ECNT_TCR4		0x00	R
0x495	ECNT_STAT5			SERVED		LANE_ENA5		ECNT_TCR5		0x00	R
0x496	ECNT_STAT6		RES	SERVED		LANE_ENA6		ECNT_TCR6		0x00	R
0x497	ECNT_STAT7		RES	ERVED		LANE_ENA7		ECNT_TCR7		0x00	R
0x4B0	LINK_STATUS0	BDE0	NIT0	UEK0	ILD0	ILS0	CKS0	FS0	CGS0	0x00	R
0x4B1	LINK_STATUS1	BDE1	NIT1	UEK1	ILD1	ILS1	CKS1	FS1	CGS1	0x00	R
0x4B2	LINK_STATUS2	BDE2	NIT2	UEK2	ILD2	ILS2	CKS2	FS2	CGS2	0x00	R
0x4B3	LINK_STATUS3	BDE3	NIT3	UEK3	ILD3	ILS3	CKS3	FS3	CGS3	0x00	R
0x4B4	LINK_STATUS4	BDE4	NIT4	UEK4	ILD4	ILS4	CKS4	FS4	CGS4	0x00	R
0x4B5	LINK_STATUS5	BDE5	NIT5	UEK5	ILD5	ILS5	CKS5	FS5	CGS5	0x00	R
0x4B6	LINK_STATUS6	BDE6	NIT6	UEK6	ILD6	ILS6	CKS6	FS6	CGS6	0x00	R
0x4B7	LINK_STATUS7	BDE7	NIT7	UEK7	ILD7	ILS7	CKS7	FS7	CGS7	0x00	R
0x4B8	JESD_IRQ_ ENABLEA	EN_BDE	EN_NIT	EN_UEK	EN_ILD	EN_ILS	EN_CKS	EN_FS	EN_CGS	0x00	R/W
0x4B9	JESD_IRQ_ ENABLEB				RESERVED				EN_ILAS	0x00	R/W
0x4BA	JESD_IRQ_ STATUSA	IRQ_BDE	IRQ_NIT	IRQ_UEK	IRQ_ILD	IRQ_ILS	IRQ_CKS	IRQ_FS	IRQ_CGS	0x00	R/W
0x4BB	JESD_IRQ_ STATUSB			I.	RESERVED		1	1	IRQ_ILAS	0x00	R/W
0x4BC	IRQ_OUTPUT_ MUX_JESD				RESERVED				MUX_JESD_ IRQ	0x00	R/W
0x580	BE_SOFT_OFF_	BE_SOFT_OFF_		RESE	ERVED		BE	_GAIN_RAMP_R		0x00	R/W
0x581	GAIN_CTRL BE_SOFT_OFF_ ENABLE	GAIN_EN ENA_SHORT_ PAERR_ SOFTOFF	ENA_LONG_ PAERR_ SOFTOFF	RESI	ERVED	ENA_JESD_ ERR_ SOFTOFF	ROTATE_ SOFT_OFF_ EN	TXEN_SOFT _OFF_EN	SPI_SOFT_ OFF_EN	0xC6	R/W
0x582	BE_SOFT_ON_ ENABLE	SPI_SOFT_ ON_EN	LONG_ LEVEL_ SOFTON_EN			RESERV	<u> </u>			0x40	R/W
0x583	LONG_PA_ THRES_LSB		BOT TOTY_EAV		LONG_PA_THRES	HOLD[7:0]				0x00	R/W
0x584	LONG_PA_ THRES_MSB		RESERVED			LONG_	PA_THRESHOLD	[12:8]		0x00	R/W
0x585	LONG_PA_ CONTROL	LONG_PA_ ENABLE		RESERVED	-1		LONG_PA_	AVG_TIME		0x00	R/W
0x586	LONG_PA_ POWER_LSB				LONG_PA_POW	ER[7:0]				0x00	R
0x587	LONG_PA_ POWER_MSB		RESERVED			LON	G_PA_POWER[12	::8]		0x00	R
0x588	SHORT_PA_ THRES_LSB				SHORT_PA_THRES	HOLD[7:0]				0x00	R/W

データシート

AD9173

Reg	Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x589	SHORT_PA_ THRES_MSB		RESERVED			SHORT_	PA_THRESHOLI	D[12:8]		0x00	R/W
0x58A	SHORT_PA_ CONTROL	SHORT_PA_ ENABLE			RESERVED			SHORT_PA	A_AVG_TIME	0x00	R/W
0x58B	SHORT_PA_ POWER_LSB				SHORT_PA_POW	/ER[7:0]				0x00	R
0x58C	SHORT_PA_ POWER_MSB		RESERVED			SHOP	RT_PA_POWER[1	2:8]		0x00	R
0x58D	TXEN_SM_0				RESERVED				ENA_ TXENSM	0x50	R/W
0x596	BLANKING_ CTRL		RES	SERVED		SPI_TXEN	ENA_SPI_ TXEN	RES	ERVED	0x00	R/W
0x597	JESD_PA_INT0				JESD_PA_INT_CN	TRL[7:0]				0x00	R/W
0x598	JESD_PA_INT1				RESERVED				JESD_PA_ INT_ CNTRL[8]	0x00	R/W
0x599	TXEN_FLUSH_ CTRL0		N						SPI_FLUSH_E N	0x01	R/W
0x705	NVM_LOADER_ EN			RESER	EVED			NVM_BLR DONE	NVM_BLR_ EN	0x00	R/W
0x790	DACPLL_ PDCTRL0	PLL_PD5		PLL_PD4		PLL_PD3	PLL_PD2	PLL_PD1	PLL_PD0	0x02	R/W
0x791	DACPLL_ PDCTRL1		RESERVED		PLL_PD10	PLL_PD9	PLL_PD8	PLL_PD7	PLL_PD6	0x00	R/W
0x792	DACPLL_CTRL0			RESER	EVED			D_CAL_ RESET	D_RESET_ VCO_DIV	0x02	R/W
0x793	DACPLL_CTRL1			RESER	VED			M_DI	VIDER-1	0x18	R/W
0x794	DACPLL_CTRL2	RESE	RVED			DACPLL	_CP			0x04	R/W
0x795	DACPLL_CTRL3		RES	SERVED			D_CP_	CALBITS		0x08	R/W
0x796	DACPLL_CTRL4		PLL	_CTRL0			RESI	ERVED		0xD2	R/W
0x797	DACPLL_CTRL5	RESE	RVED			PLL_CTF	RL1			0x20	R/W
0x798	DACPLL_CTRL6	RESERVED	PLL_CTRL3			PLL_CTF	RL2			0x1C	R/W
0x799	DACPLL_CTRL7	ADC_CLK	_DIVIDER			N_DIVID	ER		·	0x08	R/W
0x7A0	DACPLL_CTRL9	RESE	RVED	D_EN_VAR_ FINE_PRE	RESEI	RVED	D_EN_VAR_ COARSE_ PRE	RES	ERVED	0x90	R/W
0x7A2	DACPLL_ CTRL10	RESERVED	D_REGULAT	TOR_CAL_WAIT	D_VCO_C	AL_WAIT	D_VCO_C	AL_CYCLES	RESERVED	0x35	R/W
0x7B5	PLL_STATUS				RESERVED		•		PLL_LOCK	0x00	R

データ シート AD9173

レジスタの詳細

表 60. レジスタの詳細

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x000	SPI_INTFCONFA	7	SOFTRESET_M		ソフト・リセット (ミラー)。ビット0をミラーするにはこのビットをセットします。	0x0	R
		6	LSBFIRST_M		LSB ファースト (ミラー) 。 ビット1をミラーする にはこのビットをセットします。	0x0	R
		5	ADDRINC_M		アドレスをインクリメント(ミラー)。ビット2を ミラーするにはこのビットをセットします。	0x0	R
		4	SDOACTIVE_M		SDO アクティブ(ミラー)。ビット3をミラーする にはこのビットをセットします。	0x0	R
		3	SDOACTIVE		SDO アクティブ。4線式 SPI バス・モードをイネーブルします。	0x0	R/W
		2	ADDRINC		アドレスをインクリメント。このビットをセットするとストリーミング・アドレスがインクリメントされます。セットしないと、降順(デクリメント)でアドレスが生成されます。 ストリーミング・アドレスをインクリメント。	0x0	R/W
				0	_		
		1	LSBFIRST	1	ストリーミング・アドレスをデクリメント。 LSB ファースト。このビットをセットすると、SPI 入力データと SPI 出力データが LSB ファーストで 処理されます。このビットをクリアすると、データ は MSB ファーストで処理されます。 LSB を最初にシフト。	0x0	R/W
				0	MSB を最初にシフト。		
		0	SOFTRESET	1	ソフト・リセット。リセット動作を実行すると、このビットが自動的に0にクリアされます。このビットをセットするとリセットが開始されます。このビットは、ソフト・リセットが完了すると自動的にクリアされます。	0x0	R/W
				0	ソフト・リセット・ラインをリセットします。		
0x001	SPI_INTFCONFB	7	SINGLEINS	1	単一命令。 単一の転送を実行。	0x0	R/W
				0	複数の転送を実行。		
		6	CSSTALL	0	CS ストーリング。	0x0	R/W
			CSSTALL	0	CS ストーリングをディスエーブル。 CS ストーリングをイネーブル。	UAU	IV W
		[5:0]	RESERVED	1		0x0	R/W
0x003	SPI_CHIPTYPE		CHIP_TYPE		チップ・タイプ。	0x0	R/W
0x003	SPI_CHIPTTPE SPI_PRODIDL	[7:0]	PROD_ID[7:0]			0x4 0x73	R
x004	SPI_PRODIDH	[7:0] [7:0]	PROD_ID[7:0]		製品 ID。 製品 ID。	0x73	R
x005	SPI_FRODIDH SPI_CHIPGRADE		PROD_GRADE		製品グレード。	0x91 0x0	R
X000	SPI_CHIPOKADE	[7:4]				0x0	R
)x008	SPI_PAGEINDX	[3:0]	DEV_REVISION MAINDAC_PAGE		デバイスのリビジョン。 メイン DAC ページングを設定。このフィールドの各ハイ・ビットは、LSB から開始して DAC をページングします。必要な場合は、両方のメイン DACを同時にページングして設定できます。	0x2 0x3	R/W
		[5:0]	CHANNEL_PAGE		チャンネル・ページングを設定。このフィールドの 各ハイ・ビットは、LSBから開始して複素チャンネ ルをページングします。必要な場合は、複数のチャ ンネルを同時にページングして設定することができ ます。	0x3F	R/W
)x00A	SPI_SCRATCHPAD	[7:0]	SCRATCHPAD		スクラッチ・パッド読出し/書き込みレジスタ。	0x0	R/W
)x010	CHIP_ID_L	[7:0]	CHIP_ID[7:0]		チップ ID シリアル番号。	0x0	R
0x011	CHIP_ID_M1	[7:0]	CHIP_ID[15:8]		チップ ID シリアル番号。	0x0	R
0x012	CHIP_ID_M2	[7:0]	CHIP_ID[23:16]		チップ ID シリアル番号。	0x0	R
0x013	CHIP_ID_H	[7:0]	CHIP_ID[31:24]		チップ ID シリアル番号。	0x0	R

Rev. 0 — 81/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x020	IRQ_ENABLE	[7:5]	RESERVED		予備	0x0	R
		4	EN_SYSREF_JITTER		SYSREF± ジッタ割込みをイネーブル。	0x0	R/W
		3	EN_DATA_READY		JESD204B レシーバー・レディ (JRX_DATA_READY) ロー割込みをイネーブル。	0x0	R/W
		2	EN_LANE_FIFO		レーン FIFO オーバーフロー/アンダーフロー割込 みをイネーブル。	0x0	R/W
		1	EN_PRBSQ		PRBS 虚数エラー割込みをイネーブル。	0x0	R/W
		0	EN_PRBSI		PRBS 実数エラー割込みをイネーブル。	0x0	R/W
0x021	IRQ_ENABLE0	[7:4]	RESERVED		予備	0x0	R
		3	EN_DAC0_CAL_ DONE		DAC0 キャリブレーション完了割込みをイネーブル。	0x0	R/W
		[2:1]	RESERVED		予備	0x0	R/W
		0	EN_PAERR0		DAC0 の PA 保護エラー割込みをイネーブル。	0x0	R/W
0x022	IRQ_ENABLE1	[7:4]	RESERVED		予備	0x0	R
		3	EN_DAC1_CAL_ DONE		DACI キャリブレーション完了割込みをイネーブル。	0x0	R/W
		[2:1]	RESERVED		予備	0x0	R/W
		0	EN_PAERR1		DAC1 の PA 保護エラー割込みをイネーブル。	0x0	R/W
0x023	IRQ_ENABLE2	[7:6]	RESERVED		予備	0x0	R
		5	EN_DLL_LOST		DLL ロック喪失割込みをイネーブル。	0x0	R/W
		4	EN_DLL_LOCK		DLLロック割込みをイネーブル。	0x0	R/W
		[3:2]	RESERVED		予備	0x0	R/W
		1	EN_PLL_LOST		PLL ロック喪失割込みをイネーブル。	0x0	R/W
		0	EN_PLL_LOCK		PLL ロック割込みをイネーブル。	0x0	R/W
0x024	IRQ_STATUS	[7:5]	RESERVED		予備	0x0	R
		4	IRQ_SYSREF_JITTER		SYSREF±ジッタ過大。EN_SYSREF_JITTER がローの 場合、IRQ_SYSREF_JITTER は現在のステータスを 示します。EN_SYSREF_JITTER がハ <u>イの</u> 場合は、 IRQ_SYSREF_JITTER がラッチして IRQx ピンをローにプルダウンします(x = MUX_SYSREF_JITTER 設定)。ラッチした状態で IRQ_SYSREF_JITTER に1を書き込むと、ビットがクリアされます。	0x0	R/W
		3	IRQ_DATA_READY		JESD204x レシーバー・データ・レディがロー。 EN_DATA_READY がローの場合、 IRQ_DATA_READY は現在のステータスを示します。EN_DATA_READY がハイの場合は、 IRQ_DATA_READY がラッチして IRQx ピンをローにプルダウンします(x = MUX_DATA_READY 設定)。ラッチした状態で IRQ_DATA_READY に 1を書き込むと、ビットがクリアされます。	0x0	R/W
		2	IRQ_LANE_FIFO		レーン FIFO オーバーフロー/アンダーフロー。 EN_LANE_FIFO がローの場合、IRQ_LANE_FIFO は現在のステータスを示します。EN_LANE_FIFO がハイの場合は、IRQ_LANE_FIFO がラッチして IRQx ピンをローにプルダウンします(x = MUX_LANE_FIFO 設定)。ラッチした状態で MUX_LANE_FIFO に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
		1	IRQ_PRBSQ		DACI PRBS エラー。EN_PRBSQ がローの場合、IRQ_PRBSQ は現在のステータスを示します。EN_PRBSQ がハイの場合は、IRQ_PRBSQ がラッチして IRQx ピンをローにプルダウンします(x = MUX_PRBSQ 設定)。ラッチした状態でIRQ_PRBSQ に 1 を書き込むと、ビットがクリアされます。	0x0	R/W

Rev. 0 — 82/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		0	IRQ_PRBSI		DACO PRBS エラー。EN_PRBSI がローの場合、IRQ_PRBSI は現在のステータスを示します。 EN_PRBSI がハイの場合は、IRQ_PRBSI がラッチして IRQx ピンをローにプルダウンします(x = MUX_PRBSI 設定)。ラッチした状態で IRQ_PRBSI に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
0x025	IRQ_STATUS0	[7:4]	RESERVED		予備	0x0	R
		3	IRQ_DAC0_CAL_ DONE		DAC0 キャリブレーション完了。 EN_DAC0_CAL_DONE がローの場合、 IRQ_DAC0_CAL_DONE は現在のステータスを示します。EN_DAC0_CAL_DONE がハイの場合は、 IRQ_DAC0_CAL_DONE がラッチして IRQx ピンをローにプルダウンします(x = MUX_DAC0_CAL_DONE 設定)。ラッチした状態で IRQ_DAC0_CAL_DONE に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
		[2:1]	RESERVED		予備	0x0	R/W
		0	IRQ_PAERR0		DACO PA エラー。EN_PAERRO がローの場合、IRQ_PAERRO は現在のステータスを示します。EN_PAERRO がハイの場合は、IRQ_PAERRO がラッチして IRQx ピンをローにプルダウンします(x = MUX_PAERRO 設定)。ラッチした状態でIRQ_PAERRO に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
0x026	IRQ_STATUS1	[7:4]	RESERVED		予備	0x0	R
		3	IRQ_DAC1_CAL_ DONE		DAC1 キャリブレーション完了。 EN_DAC1_CAL_DONE がローの場合、 IRQ_DAC1_CAL_DONE は現在のステータスを示します。EN_DAC1_CAL_DONE がハイの場合は、 IRQ_DAC1_CAL_DONE がラッチして IRQx ピンをローにブルダウンします(x = MUX_DAC1_CAL_DONE 設定)。ラッチした状態で IRQ_DAC1_CAL_DONE に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
		[2:1]	RESERVED		予備	0x0	R/W
		0	IRQ_PAERR1		DACI PA エラー。EN_PAERRI がローの場合、IRQ_PAERRI は現在のステータスを示します。EN_PAERRI がハイの場合は、IRQ_PAERRI がラッチしてIRQx ピンをローにプルダウンします(x = MUX_PAERRI 設定)。ラッチした状態でIRQ_PAERRI に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
0x027	IRQ_STATUS2	[7:6]	RESERVED		予備	0x0	R
		5	IRQ_DLL_LOST		DLL 喪失。EN_DLL_LOST がローの場合、IRQ_DLL_LOST は現在のステータスを示します。EN_DLL_LOST がハイの場合は、IRQ_DLL_LOST がラッチして IRQx ピンをローにプルダウンします(x = MUX_DLL_LOST 設定)。ラッチした状態でIRQ_DLL_LOST に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
		4	IRQ_DLL_LOCK		DLL ロック。EN_DLL_LOCK がローの場合、IRQ_DLL_LOCK は現在のステータスを示します。EN_DLL_LOCK がハイの場合は、IRQ_DLL_LOCK がラッチして IRQx ピンをローにプルダウンします(x = MUX_DLL_LOCK 設定)。ラッチした状態でIRQ_DLL_LOCK に 1 を書き込むと、ビットがクリアされます。	0x0	R/W
		[3:2]	RESERVED		予備	0x0	R/W
		1	IRQ_PLL_LOST		DAC PLL ロック喪失。EN_PLL_LOST がローの場合、IRQ_PLL_LOST は現在のステータスを示します。EN_PLL_LOST がハイの場合は、IRQ_PLL_LOST がラッチして IRQx ピンをローにプルダウンします(x = MUX_PLL_LOST 設定)。ラッチした状態で IRQ_PLL_LOST に 1 を書き込むと、ビットがクリアされます。	0x0	R/W

Rev. 0 — 83/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		0	IRQ_PLL_LOCK		DAC PLL ロック。EN_PLL_LOCK がローの場合、	0x0	R/W
					IRQ_PLL_LOCK は現在のステータスを示します。		
					EN_PLL_LOCK がハイの場合は、IRQ_PLL_LOCK		
					がラッチして IRQx ピンをローにプルダウンします		
					(x = MUX_PLL_LOCK 設定)。ラッチした状態で		
					IRQ_PLL_LOCK に 1 を書き込むと、ビットがクリアされます。		
0x028	IRO OUTPUT MUX	[7:5]	RESERVED		予備	0x0	R
XU26	IKQ_OUTFUT_MUX	4	MUX SYSREF		EN SYSREF JITTER を設定すると、イベントをトリ	0x0	R/W
		7	JITTER		ガする IROx 出力ピンが選択されます。	OXO	IV W
				0	IROトリガ信号を IRQO ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		3	MUX_DATA_READY		EN_DATA_READY を設定すると、イベントをトリ	0x0	R/W
					ガする IRQx 出力ピンが選択されます。		
				0	IRQ トリガ信号を IRQ0 ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		2	MUX_LANE_FIFO		EN_LANE_FIFOを設定すると、イベントをトリガす	0x0	R/W
					る IRQx 出力ピンが選択されます。		
				0	IRQ トリガ信号を $\overline{IRQ0}$ ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		1	MUX_PRBSQ		EN_PRBSQ を設定すると、イベントをトリガする IRQx 出力ピンが選択されます。	0x0	R/W
				0	IRQ トリガ信号を IRQ0 ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		0	MUX PRBSI	1	EN_PRBSI を設定すると、イベントをトリガする	0x0	R/W
			WOX_I KDSI		IRQx 出力ピンが選択されます。	OAO	10 11
				0	IRQ トリガ信号を IRQO ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
)x029	IRQ_OUTPUT_MUX0	[7:4]	RESERVED		予備	0x0	R
		3	MUX_DAC0_CAL_DO		EN_DAC0_CAL_DONE を設定すると、イベントを	0x0	R/W
			NE		トリガする IRQx 出力ピンが選択されます。		
				0	IRQ トリガ信号を $\overline{IRQ0}$ ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		[2:1]	RESERVED		予備	0x0	R/W
		0	MUX_PAERR0		EN_PAERRO を設定すると、イベントをトリガする IRQx 出力ピンが選択されます。	0x0	R/W
				0	IRQ トリガ信号を IRQO ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
x02A	IRQ_OUTPUT_MUX1	[7:4]	RESERVED		予備	0x0	R
		3	MUX_DAC1_CAL_DO		EN_DAC1_CAL_DONE を設定すると、イベントを	0x0	R/W
			NE		トリガする IRQx 出力ピンが選択されます。		
				0	IRQ トリガ信号を IRQ0 ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		[2:1]	RESERVED		予備	0x0	R/W

Rev. 0 — 84/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		0	MUX_PAERR1		EN_PAERR1 を設定すると、イベントをトリガする IRQx 出力ピンが選択されます。	0x0	R/W
				0	IRO トリガ信号を IRQO ピンに送ります。		
				1	IROトリガ信号を IRQ1 ピンに送ります。		
0x02B	IRQ OUTPUT MUX2	[7:6]	RESERVED		予備	0x0	R
		5	MUX DLL LOST		EN_DLL_LOST を設定すると、イベントをトリガす	0x0	R/W
					る IRQx 出力ピンが選択されます。		
				0	IRQ トリガ信号を IRQ0 ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		4	MUX_DLL_LOCK		EN_DLL_LOCK を設定すると、イベントをトリガ する IRQx 出力ピンが選択されます。	0x0	R/W
				0	IRQ トリガ信号を IRQ0 ピンに送ります。		
				1	IRQ トリガ信号を IRQ1 ピンに送ります。		
		[3:2]	RESERVED		予備	0x0	R/W
		1	MUX_PLL_LOST		EN_PLL_LOST を設定すると、イベントをトリガする IRQx ピンが選択されます。	0x0	R/W
				0	IRQ トリガ信号を IRQO ピンに送ります。		
				1	IRQ トリガ信号を IRQI ピンに送ります。		
		0	MUX_PLL_LOCK		EN_PLL_LOCK を設定すると、イベントをトリガする IRQx ピンが選択されます。	0x0	R/W
				0	る IRQx こンか選択されます。 IRO トリガ信号を IRQ0 ピンに送ります。		
				1	IROトリガ信号を IRQ1 ピンに送ります。		
0x02C	IRO STATUS ALL	[7:1]	RESERVED	1	予備	0x0	R
0.1020	11.02511110521122	0	IRQ_STATUS_ALL		このビットは、レジスタ 0x24 ~ レジスタ 0x27 の	0x0	R/W
					すべてのビットの OR です。このビットに1を書き		
					込むと、レジス g 0x24 \sim レジスタ 0x27 内にある ラッチされた \overline{IRQx} 信号がすべてクリアされます。		
0x036	SYSREF_COUNT	[7:0]	SYSREF_COUNT		同期前に無視する SYSREF± の立上がりエッジ数 (パルス・カウント・モード)。	0x0	R/W
0x039	SYSREF_ERR_	7	RESERVED		予備	0x0	R
	WINDOW	[6:0]	SYSREF_ERR_ WINDOW		SYSREF± 入力に許容されるジッタの量。SYSREF± ジッタの変動がこれより大きいと、割り込みがトリ	0x0	R/W
					ガされます。単位は DAC クロック数です。		
0x03A	SYSREF_MODE	[7:5]	RESERVED		予備	0x0	R
		4	SYNC_ROTATION_DO NE		同期ロジック・ローテーション完了フラグ。	0x1	R
		[3:2]	RESERVED		予備	0x0	R
		1	SYSREF_MODE_ ONESHOT		ワンショット同期ローテーション・モードをイネーブルします。	0x0	R/W
				00	モニタ・モード。SYSREF± エッジがエラー・ウィンドウの外にある場合、IRQ_SYSREF_IITTER のステータス/エラー・フラグは 1 です (レジスタ 0x039、ビット [6:0])。		
				01	次の SYSREFt で同期を 1 回行ってから、モニタ・モードに切り替えます。		
		0	RESERVED		予備	0x0	R/W

Rev. 0 — 85/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x03B	ROTATION_MODE	7	SYNCLOGIC_EN		このビットは、サブクラス0とサブクラス1の両方で、常に1(デフォルト)に設定する必要があります。	0x1	R/W
		6	RESERVED		予備デバイスを正しく動作させるには、このビット に1を書き込みます。	0x0	R/W
		5	PERIODIC_RST_EN		同期要求設定。このビットは、サブクラス0とサブクラス1の両方で常に1に設定します。	0x1	R/W
		4	NCORST_AFTER_ ROT_EN		デジタル・リセットまたは同期ローテーションの後ですべてのNCOをリセットするには、このビットを1に設定します。この制御またはSTART_NCO_SYNCビット(レジスタ 0x1E7 のビット 0) は、すべてのNCO(メイン・データパスとチャンネル・データパス)をリセットするのに使用できます。	0x1	R/W
		[3:2]	RESERVED		予備	0x0	R
		[1:0]	ROTATION_MODE	0 1 10	同期ローテーション発生時にリセットする回路を選択。どのビットが1に設定されるかで、同期ローテーションが実行されたときの動作が決まります。ビット0は、SERDES クロックのリセットとリアライメントに対応しています。ビット1はデータパスのソフト・オフ/オン・ゲインに対応しますが、使用できるのはPA 保護が使われている場合に限られます。PA 保護が使われていない場合は、ビット1を0に設定します。同期ローテーションが発生しても、SERDES クロックが解除されて SERDES クロックが明ます。同期ローテーション実行時に SERDES クロックが正しく再アラインされるように、このビットはハイに設定することを推奨します。データパスは、自動的にソフト・オン/オフ機能を使用して同期ローテーション時にデータパス・ストリームをオン/オフし、破損したデータパス・ストリームをオン/オフし、破損したデータパス・ストリームをオン/オフし、破損してデータパス・ストリームをオン/オフし、破損してデータパス・ストリームをオン/オフし、破損してデータパス・ソフト・オン/オフ機能だけがイネーブルされます。	0x0 0x0	R/W
0x03F	TX ENABLE	[7:6]	RESERVED		ト・オン/オフ機能にけがイネーブルされます。 予備	0x0	R/W
•		5	TXEN_DATAPATH_D ACI	0 1	TXENI ピンをローにしたときに、データパス DAC1 をミュートするかどうかを選択します。 データパス出力はノーマル。 TXENI = 0 の場合、データパス出力は直ちにゼロに なります。 TXENI = 1 の場合、データパス出力はノーマル動作します。	0x0	R/W
		4	TXEN_DATAPATH_D AC0 RESERVED	0 1	TXEN0 ピンをローにしたときに、データパス DAC0 をミュートするかどうかを選択します。 データパス出力はノーマル。 TXEN0 = 0 の場合、データパス出力は直ちにゼロに なります。TXEN0 = 1 の場合、データパス出力はノーマル動作します。	0x0	R/W
0.50	CAL CLY DIV	[3:0]			予備	0x0 0x2	R/W
0x050	CAL_CLK_DIV	[7:4]	RESERVED CAL_CLK_DIV		予備	0x2 0x8	R/W R/W

Rev. 0 — 86/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x051	CAL_CTRL	7	CAL_CTRL0		キャリブレーション設定。このビットは1に設定し	0x1	R/W
					ます。		
				0	キャリブレーション・エンジンをリセット。 キャリブレーション・ルーチンをイネーブル。		
		[6:3]	RESERVED	1	予備	0x0	R/W
		[2:1]	CAL CTRL1		キャリブレーション・モードの選択最適キャリブレ	0x1	R/W
		[2.1]	CALL_CARE		ーション・モードとするには、このビット・フィー	OAT	10 "
					ルドを1に設定します。レジスタ 0x008 の		
					MAINDAC_PAGE ビットによってページングされます。		
				1	キャリブレーション制御を設定。		
		0	CAL_START	1	キャリブレーションを開始。キャリブレーションの	0x0	R/W
					開始後は、レジスタ 0x052 のビット 2 がローになる		
					(キャリブレーションがアクティブでなくなったこ		
					とを示す)までレジスタ 0x051 ~ レジスタ 0x061 ~ の書込みを行わないでください。レジスタ 0x008 の		
					MAINDAC_PAGE ビットによってページングされ		
					ます。		
0x052	CAL_STAT	[7:3]	RESERVED		予備	0x0	R/W
		2	CAL_ACTIVE		キャリブレーション・アクティブ・ステータス・フラグ。リードバック値が1の場合は、キャリブレー	0x0	R
					ション・ルーチンがまだ進行中であることを示しま		
					す。この制御はレジスタ 0x008 の		
					MAINDAC_PAGE ビットによってページングされ		
		1	CAL FAIL SEADON		ます。	0x0	R
		1	CAL_FAIL_SEARCH		キャリブレーション失敗フラグ。リードバック値が 1 の場合は、キャリブレーション・ルーチンが失敗し	OXO	K
					たこと、および有効でない可能性があることを示し		
					ます。この制御はレジスタ 0x008 の		
					MAINDAC_PAGE ビットによってページングされます。		
		0	CAL FINISH		キャリブレーション完了フラグ。リードバック値が	0x0	R
					1の場合は、キャリブレーションが完了したことを	0.10	
					示します。この制御はレジスタ 0x008 の		
					MAINDAC_PAGE ビットによってページングされます。		
0x059	FSC0	[7:2]	RESERVED		予備	0xA	R/W
OXOS	1500	[1:0]	FSC_CTRL[1:0]		フルスケール電流制御を設定。この制御はレジスタ	0x0	R/W
		[]	[]		0x008のMAINDAC_PAGE ビットによってページ		
					ングされます。フルスケール電流 = 16 mA +		
0.051	Fact	f7.03	TO C. CERT IO AL		FSC_CTRL × (25/1024) (mA) ₀	0.20	D WY
0x05A	FSC1	[7:0]	FSC_CTRL[9:2]		フルスケール電流制御を設定。この制御はレジスタ 0x008 の MAINDAC PAGE ビットによってページ	0x28	R/W
					ングされます。フルスケール電流 = 16 mA +		
					FSC_CTRL × (25/1024) (mA) _o		
0x061	CAL_DEBUG0	7	RESERVED		予備	0x0	R/W
		6	CAL_CTRL2		キャリブレーション制御。最適キャリブレーション	0x1	R/W
		5	CAL_CTRL3	-	設定とするには、このビットを1に設定します。 キャリブレーション制御。最適キャリブレーション	0x1	R/W
		3	CAL_CIKLS	1	キャリプレーション制御。最週キャリプレーション 設定とするには、このビットを1に設定します。	UAI	IV/ VV
		4	RESERVED		予備	0x0	R/W
		3	CAL_CTRL4		キャリブレーション制御。最適キャリブレーション	0x0	R/W
					設定とするには、このビットを1に設定します。	<u> </u>	
0.05:		[2:0]	RESERVED	1	予備	0x0	R/W
0x081	CLK_CTRL	[7:2]	RESERVED	1	予備	0x0	R/W
		1	CAL_CLK_PD1		DAC1 のキャリブレーション完了後(レジスタ 0x052 のビット 0 = 1)に、このビットをハイに設定	0x0	R/W
					してキャリブレーション・クロックを停止します。		
		0	CAL_CLK_PD0		DAC0 のキャリブレーション完了後(レジスタ	0x0	R/W
					0x052のビット0=1) に、このビットをハイに設定		
				1	してキャリブレーション・クロックを停止します。	 	
0x083	NVM_CTRL0	7	NVM_CTRL0A	1	リング・オシレータの NVM レジスタ制御。	0x0	R/W
		[6:2]	RESERVED	1	予備	0x0	R
		[1:0]	NVM_CTRL0B	1	リング・オシレータの NVM レジスタ制御。	0x2	R/W
	1			00	8 分周。		1

Rev. 0 - 87/142 -

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
				01	16 分周。		
				10	32 分周。		
				11	64 分周。		
0x084	SYSREF_CTRL	7	RESERVED		予備	0x0	R/W
		6	SYSREF_ INPUTMODE		SYSREF± ピンの入力モード・タイプを設定。	0x0	R/W
				0	SYSREF±を AC カップリング.		
				1	SYSREF±を DC カップリング.		
		[5:1]	RESERVED		予備	0x0	R/W
		0の場合はSY ビットは1に	SYSREF±レシーバーと同期回路を停止。サブクラス 0の場合はSYSREF±ピンを使用しないので、この ビットは1に設定します。	0x0	R/W		
				0	SYSREF± レシーバーをパワー・オン。		
				1	SYSREF± レシーバーを停止。		
x085	NVM_CTRL1	7	RESERVED		予備	0x0	R
		[6:4]	NVM_CTRL1A		NVM 制御。この制御は、設定シーケンス開始時に1 に設定し (スタートアップ・シーケンスのセクションを参照)、スタートアップ・ルーチン終了時(それ以上デバイス設定を行わない場合)に0に設定します。	0x1	R/W
		[3:2]	RESERVED		予備	0x0	R
		1	NVM_CTRL1B		NVM 制御。この制御は、設定シーケンス開始時に1 に設定し (スタートアップ・シーケンスのセクションを参照)、スタートアップ・ルーチン終了時(それ以上デバイス設定を行わない場合)に0に設定します。	0x1	R/W
		0	NVM_CTRLIC		NVM制御。この制御は、設定シーケンス開始時に0 に設定し (スタートアップ・シーケンスのセクションを参照)、スタートアップ・ルーチン終了時(それ以上デバイス設定を行わない場合)に1に設定します。	0x1	R/W
0x08D	ADC_CLK_CTRL0	[7:5]	RESERVED		予備	0x0	R
		[4:0]	CLKOUT_SWING		ADC クロック・ドライバのスイング・レベルを制御します。スイングは負になる場合もある(反転クロック)ことに留意してください。コード0~コード9の計算は以下のとおりです。 ADC ドライバ・スイング = 993 mV - CLKOUT_SWING×77 mV。コード10~コード19の計算は以下のとおりです。 ADC ドライバ・スイング = (20 - CLKOUT_SWING×77 mV) - 1 V。	0x0	R/W
0x08F	ADC_CLK_CTRL2	[7:1]	RESERVED		予備	0x0	R
	_	0	PD_CLKOUT_ DRIVER		CLKOUT±出力ドライバを停止します。	0x0	R/W
x090	DAC_POWERDOWN	[7:2]	RESERVED		予備	0x0	R
		1	DAC_PD1	0	DAC1 の停止。 DAC1 を起動。	0x1	R/W
				1	DAC1 を停止。		
		0	DAC_PD0	1		0x1	R/W
		U	DAC_LD0		DACO の停止。	UXI	IN/ W
				0	DACO を起動。		
				1	DAC0 を停止。	1	- 1

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x091	ACLK_CTRL	[7:1]	RESERVED		予備	0x0	R/W
		0	ACLK_ POWERDOWN		アナログ・クロック・レシーバーの停止。	0x1	R/W
0x094	PLL_CLK_DIV	[7:2]	RESERVED		予備	0x0	R
		1	PLL_VCO_DIV3_EN		PLL クロック 3 分周をイネーブル。	0x0	R/W
		0	PLL_VCO_DIV2_EN		PLL クロック 2 分周をイネーブル。	0x0	R/W
				0	DAC クロック = PLL VCO クロック周波数。		
				1	DAC クロック = PLL VCO クロック周波数 ÷ 2。		
0x095	PLL_BYPASS	[7:1]	RESERVED		予備	0x0	R
		0	PLL_BYPASS	0	直接クロッキングをイネーブル(PLL クロックをバイパス)。 内部 PLL を使用して DAC クロックを生成。	0x0	R/W
				1	PLLを使用してDACクロックを主成。 PLLをバイパスしてDACクロック周波数で直接クロック供給。		
0x09A	NVM_CTRL	7	PD_BGR		バイアスを停止。内部バイアスを停止するには、このビットを1に設定します。	0x0	R/W
		[6:0]	RESERVED		予備	0x0	R/W
0x0C0	DELAY_LINE_PD	[7:6]	RESERVED		予備	0x0	R
		5	DLL_CTRL0B		DLL制御。デバイス設定シーケンス時に遅延ラインを起動するには、このビットを0に設定します。	0x1	R/W
		4	DLL_CTRL0A		DLL制御。デバイス設定シーケンス時に遅延ラインを起動するには、このビットを0に設定します。	0x1	R/W
		[3:1]	RESERVED		予備	0x0	R
		0	DLL_PD	0	遅延ラインを停止。デバイス設定シーケンス時に遅延ラインを起動するには、このビットを0に設定します。 遅延ラインを起動してイネーブル。	0x1	R/W
				1	遅延ラインを停止してバイパス。		
0x0C1	DLL_CTRL0	[7:6]	DLL_CTRL1C		DAC 制御設定。最大限の性能を引き出すには、この制御を1に設定します。	0x1	R/W
		5	DLL_CTRL1B		DLL 制御検索モード。DAC 周波数が 4.5 GHz 未満 の場合はこのビットを 0 に設定し、それ以外の場合は 1 に設定します。	0x1	R/W
		[4:3]	DLL_CTRL1A		DLL制御検索の指示。最大限の性能を引き出すには、この制御を1に設定します。	0x2	R/W
		[2:1]	RESERVED		予備	0x0	R
		0	DLL_ENABLE		DLL コントローラをイネーブル。	0x0	R/W
				0	DLL をディスエーブル。		
				1	DLL をイネーブル。		
0x0C3	DLL_STATUS	[7:1]	RESERVED		予備	0x0	R
		0	DLL_LOCK		DLL ロック・インジケータ。DLL がロックされている場合、この制御は1をリードバックします。	0x0	R
0x0C7	DLL_READ	[7:1]	RESERVED		予備	0x0	R
		0	DLL_READ_EN		DLL リードバック・ステータスをイネーブル。0 から1 〜遷移すると、レジスタ 0 x 0C3 のロック・ステータス・ビットのリードバックが更新されます	0x0	R/W
0x0CC	DLL_FINE_DELAY0	[7:6]	RESERVED		予備	0x0	R
		[5:0]	DLL_FINE_DELAY0		DLL 遅延制御。	0x0	R/W
0x0CD	DLL_FINE_DELAY1	[7:6]	RESERVED		予備	0x0	R
		[5:0]	DLL_FINE_DELAY1		DLL 遅延制御。	0x0	R/W

Rev. 0 — 89/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x0DB	DLL_UPDATE	[7:1]	RESERVED		予備	0x0	R
		0	DLL_DELAY_ UPDATE		DLL 更新制御。0 から1 へ遷移すると、DLL 回路 が最新のレジスタ制御設定に更新されます。	0x0	R/W
0x100	DIG_RESET	[7:1]	RESERVED		予備	0x0	R
		0	DIG_DATAPATH_PD	0 1	クロック・ツリーが安定するまで、すべてのデジタル・クロック (SERDES デジタル、デジタル・クロック生成、およびデジタル・データパス) をリセット状態に保ちます。 通常動作モード。 デジタル・ロジックをリセット状態に保ちます。チップへのクロックが安定したら (PLL ブロックと DLL ブロックがロックされたら)、デジタル・データパスを使用するために解除 (0 に設定) する必要があります。	0x1	R/W
0x110	JESD_MODE	7	MODE_NOT_IN_ TABLE		設定された JESD204B モードとインターポレーション・モードの組み合わせが有効ではありません。別の組み合わせを選んでください。	0x0	R
		6	COM_SYNC		デュアルリンクの場合に SYNCOUTx± 信号を結合 します。	0x0	R/W
		[5:0]	JESD_MODE		JESD204B モードの構成を設定します。JESD204B がサポートする動作モードと使用可能なインターポレーション・レートについては表 13 を参照してください。この制御のビット5は、シングルリンク(0 に設定) かデュアルリンク(1 に設定) かを決定します。ビット [4:0] は、表 13 に従い目的のJESD204B モードを設定します。	0x20	R/W
0x111	INTRP_MODE	[7:4]	DP_INTERP_MODE	0x1 0x2 0x4 0x6 0x8 0xC	メイン・データパスのインターポレーション・レートを設定します。JESD204B がサポートする動作モードと、使用可能なJESD204B モードおよびインターポレーション・レートについては、表 13 を参照してください。 1× 2× 4× 6× 8× 12×	0x8	R/W
		[3:0]	CH_INTERP_MODE	0x1 0x2 0x3 0x4 0x6 0x8	チャンネル・インターボレーション・レートを設定 します。JESD204B がサポートする動作モードと、 使用可能なJESD204B モードおよびメイン・データ パス・インターポレーション・レートについては、 表 13 を参照してください。 1× 2× 3× 4× 6× 8×	0x4	R/W
0x112	DDSM_DATAPATH_CF	[7:6]	RESERVED		予備	0x0	R
	G	[5:4]	DDSM_MODE	00 01	変調器スイッチ・モードの選択。この制御は、設定するメイン・データパス NCO の動作モードを選択します。この制御は、レジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。 DAC0 = I0、DAC1 = I1 DAC0 = I0 + I1、DAC1 = Q0 + Q1	0x0	R/W
				10 11	DAC0 = I0、DAC1 = Q0 DAC0 = I0 + I1、DAC1 = 0		

Rev. 0 — 90/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		3	DDSM_NCO_EN	0	メイン・データパス変調をイネーブル。選択した JESD204B モードが複素モードの場合(メイン・データパス・インターポレーション>1x)、このビットは、使用するメイン・データパスごとに1に設定する必要があります。変調が不要な場合は、 FTWを0に設定します。この制御はレジスタ 0x008の MAINDAC_PAGE ビットによってページングされます。 メイン・データパス NCO をディスエーブル。 メイン・データパス NCO をイネーブル。	0x0	R/W
		2	DDSM_ MODULUS_EN	0	メイン・データパス・モジュラス DDS をイネーブルします。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。 モジュラス DDS をディスエーブル。 モジュラス DDS をイネーブル。	0x0	R/W
		1	DDSM_SEL_ SIDEBAND	0	変調結果から上側または下側サイドバンドを選択します。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。 上側サイドバンドを使用。 下側サイドバンドを使用(スペクトル反転)。	0x0	R/W
		0	EN_SYNC_ALL_ CHNL_NCO_RESETS	0	リセットと FTW 更新に使用する信号チャンネル NCO を選択します。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。 チャンネル NCO が、チャンネル NCO 更新要求に基づいて、その FTW をリセットまたは更新します。 チャンネル NCO が、メイン・データパス NCO 更新要求に基づいて、その FTW をリセットまたは更新します。	0x1	R/W
x113	DDSM_FTW_	7	RESERVED		予備	0x0	R
	UPDATE	[6:4]	DDSM_FTW_REQ_MO DE	000 001 010 011 100 101	周波数チューニング・ワード自動更新モード。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。 FTW レジスタへの書込み時に自動要求を生成しません。 DDSM_FTW ビット [7:0] の書込み後に自動的にDBSM_FTW_LOAD_REQ を生成します。 DDSM_FTW_LOAD_REQ を生成します。 DDSM_FTW_LOAD_REQ を生成します。 DDSM_FTW ビット [23:16] の書込み後に自動的にDBSM_FTW_LOAD_REQ を生成します。 DDSM_FTW_LOAD_REQ を生成します。 DDSM_FTW ビット [31:24] の書込み後に自動的にDBSM_FTW_LOAD_REQ を生成します。 DDSM_FTW ビット [39:32] の書込み後に自動的にDBSM_FTW ビット [47:40] の書込み後に自動的にDBSM_FTW_LOAD_REQ を生成します。	0x0	R/W
					DDSM_FTW_LOAD_REQ を生成します。		
		3	RESERVED	1	予備	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		2	DDSM_FTW_ LOAD_SYSREF		SYSREF±の次の立上がりエッジを使用して FTW のロードとリセットをトリガします。このビットは、立上がりエッジ検出時点でキャリブレーション・トーン FTW とメイン NCO FTW もロードします。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
		1	DDSM_FTW_ LOAD_ACK		周波数チューニング・ワードの更新アクノレッジ。 FTW と位相オフセット・ワードが正しくロードされた場合、このビットは1をリードバックします。 この制御はレジスタ 0x008の MAINDAC_PAGE ビットによってページングされます。	0x0	R
				0	FTW はロードされません。 FTW がロードされます。		
		0	DDSM_FTW_ LOAD_REQ		SPI からの周波数チューニング・ワード更新要求。 このビットは、立上がりエッジ検出時点でキャリプレーション・トーン FTW とメイン NCO FTW もロードします。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
				$\begin{bmatrix} 0 \\ 1 \end{bmatrix}$	DDSM_FTW_LOAD_ACK をクリアします。 0 から 1 への遷移時に FTW をロードします。		
0x114	DDSM_FTW0	[7:0]	DDSM_FTW[7:0]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x115	DDSM_FTW1	[7:0]	DDSM_FTW[15:8]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x116	DDSM_FTW2	[7:0]	DDSM_FTW[23:16]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac× (DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac× (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x117	DDSM_FTW3	[7:0]	DDSM_FTW[31:24]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_DELTA は DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x118	DDSM_FTW4	[7:0]	DDSM_FTW[39:32]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac×(DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x119	DDSM_FTW5	[7:0]	DDSM_FTW[47:40]		メイン・データパス NCO FTW. を設定。 DDSM_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW/248)。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x11C	DDSM_PHASE_ OFFSET0	[7:0]	DDSM_NCO_ PHASE_OFFSET[7:0]		メイン・データパス NCO 位相オフセットを設定。コードは 16 ビットの 2 の補数フォーマットです。度数オフセット = 180×コード/215。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x11D	DDSM_PHASE_ OFFSET1	[7:0]	DDSM_NCO_ PHASE_ OFFSET[15:8]		メイン・データパス NCO 位相オフセットを設定。コードは 16 ビットの 2 の補数フォーマットです。度数オフセット = $180 \times $ コード/ 215 。この制御はレジスタ $0x008$ の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x124	DDSM_ACC_ MODULUS0	[7:0]	DDSM_ACC_ MODULUS[7:0]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbAc× (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x125	DDSM_ACC_ MODULUS1	[7:0]	DDSM_ACC_ MODULUS[15:8]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W

Rev. 0 - 93/142 -

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x126	DDSM_ACC_ MODULUS2	[7:0]	DDSM_ACC_ MODULUS[23:16]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_DELTA は DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x127	DDSM_ACC_ MODULUS3	[7:0]	DDSM_ACC_ MODULUS[31:24]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。Cの制御はレジスタ 0x008 のMAINDAC_PAGE ピットによってページングされます。	0x0	R/W
0x128	DDSM_ACC_ MODULUS4	[7:0]	DDSM_ACC_ MODULUS[39:32]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x129	DDSM_ACC_ MODULUS5	[7:0]	DDSM_ACC_ MODULUS[47:40]		DDSM_ACC_MODULUS を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x12A	DDSM_ACC_DELTA0	[7:0]	DDSM_ACC_ DELTA[7:0]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ピットによってページングされます。	0x0	R/W
0x12B	DDSM_ACC_DELTA1	[7:0]	DDSM_ACC_ DELTA[15:8]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x12C	DDSM_ACC_DELTA2	[7:0]	DDSM_ACC_ DELTA[23:16]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W

Rev. 0 — 94/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x12D	DDSM_ACC_DELTA3	[7:0]	DDSM_ACC_ DELTA[31:24]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSM_FTW + DDSM_ACC_DELTA は0 より大きくなければなりません。DDSM_ACC_DELTA は は しまり大きくなければなりません。CDSM_ACC_DELTA は し DSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x12E	DDSM_ACC_DELTA4	[7:0]	DDSM_ACC_ DELTA[39:32]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x12F	DDSM_ACC_DELTA5	[7:0]	DDSM_ACC_ DELTA[47:40]		DDSM_ACC_DELTA を設定。 DDSM_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSM_FTW + DDSM_ACC_DELTA/DDSM_ACC_MODULUS)/248。 DDSM_ACC_DELTA は 0 より大きくなければなりません。DDSM_ACC_DELTA は DDSM_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x130	DDSC_DATAPATH_ CFG	7	RESERVED		予備	0x0	R
			DDSC_NCO_EN	0	チャンネル・データパス変調をイネーブル。選択した JESD204B モードが複素モードの場合(チャンネル・インターポレーション > 1×)、このビットは、使用するチャンネル・データパスごとに 1 に設定する必要があります。変調が不要な場合は、FTW を 0 に設定します。この制御はレジスタ0x008 の CHANNEL_PAGE ビットによってページングされます。 チャンネル NCO をディスエーブル。 チャンネル NCO をイネーブル。	0x0	R/W
		[5:3]	RESERVED	1	ライン A NCO をイネークル。 予備	0x0	R/W
		2	DDSC_MODULUS_EN	0	チャンネル・モジュラス DDS をイネーブル。この 制御はレジスタ 0x008 の CHANNEL_PAGE ビット によってページングされます。 モジュラス DDS をディスエーブル。 モジュラス DDS をイネーブル。	0x0	R/W
		1	DDSC_SEL_ SIDEBAND	0	変調結果から上側または下側サイドバンドを選択します。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。 上側サイドバンドを使用。 下側サイドバンドを使用(スペクトル反転)。	0x0	R/W
		0	DDSC_EN_DC_ INPUT	0	DC をチャンネル DDS の入力レベルに送ることに よるテスト・トーン生成をイネーブル。振幅は、 DC_TEST_INPUT_AMPLITUDE 制御(レジスタ 0x148 とレジスタ 0x149)で設定します。この制御 はレジスタ 0x008 の CHANNEL_PAGE ビットによ ってページングされます。 テスト・トーン生成をディスエーブル。 テスト・トーン生成をイネーブル。	0x0	R/W
0x131	DDSC_FTW_UPDATE	[7:3]	RESERVED		予備	0x0	R
	_	2	DDSC_FTW_ LOAD_SYSREF		SYSREF±の次の立上がりエッジを使用してFTWのロードとリセットをトリガ。この制御はレジスタ0x008のCHANNEL_PAGEビットによってページングされます。	0x0	R/W

Rev. 0 - 95/142 -

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	DDSC_FTW_ LOAD_ACK		周波数チューニング・ワードの更新アクノレッジ・ビット。FTW と位相オフセット・ワードが正しくロードされた場合、このビットは1をリードバックします。この制御はレジスタ 0x008 のCHANNEL_PAGE ビットによってページングされます。	0x0	R
				0	FTW はロードされません。 FTW がロードされます。		
		0	DDSC_FTW_ LOAD_REQ		SPI からの周波数チューニング・ワード更新要求。 この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
				0	FTW は更新されません。 0 から 1 への遷移時に FTW をロードします。		
0x132	DDSC_FTW0	[7:0]	DDSC_FTW[7:0]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x133	DDSC_FTW1	[7:0]	DDSC_FTW[15:8]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = fbac × (DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fbac × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x134	DDSC_FTW2	[7:0]	DDSC_FTW[23:16]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x135	DDSC_FTW3	[7:0]	DDSC_FTW[31:24]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W

Rev. 0 — 96/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x136	DDSC_FTW4	[7:0]	DDSC_FTW[39:32]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x137	DDSC_FTW5	[7:0]	DDSC_FTW[47:40]		チャンネル・データパス NCO FTW. を設定。 DDSC_MODULUS_EN がローの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW/248)。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x138	DDSC_PHASE_ OFFSET0	[7:0]	DDSC_NCO_ PHASE_OFFSET[7:0]		チャンネル NCO 位相オフセットを設定。コードは 16 ビットの 2 の補数フォーマットです。度数オフ セット = 180× (コード/215)。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページ ングされます。	0x0	R/W
0x139	DDSC_PHASE_ OFFSET1	[7:0]	DDSC_NCO_ PHASE_ OFFSET[15:8]		チャンネル NCO 位相オフセットを設定。コードは 16 ビットの 2 の補数フォーマットです。度数オフセット = 180× (コード/215)。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x13A	DDSC_ACC_ MODULUS0	[7:0]	DDSC_ACC_ MODULUS[7:0]		DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x13B	DDSC_ACC_ MODULUS1	[7:0]	DDSC_ACC_ MODULUS[15:8]		DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x13C	DDSC_ACC_ MODULUS2	[7:0]	DDSC_ACC_ MODULUS[23:16]		DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W

Rev. 0 - 97/142 -

Addr.	Name	Bits	Bit Name	Settings Description	Reset	Access
0x13D	DDSC_ACC_ MODULUS3	[7:0]	DDSC_ACC_ MODULUS[31:24]	DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x13E	DDSC_ACC_ MODULUS4	[7:0]	DDSC_ACC_ MODULUS[39:32]	DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x13F	DDSC_ACC_ MODULUS5	[7:0]	DDSC_ACC_ MODULUS[47:40]	DDSC_ACC_MODULUS を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x140	DDSC_ACC_DELTA0	[7:0]	DDSC_ACC_ DELTA[7:0]	DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x141	DDSC_ACC_ DELTA1	[7:0]	DDSC_ACC_ DELTA[15:8]	DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x142	DDSC_ACC_DELTA2	[7:0]	DDSC_ACC_ DELTA[23:16]	DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x143	DDSC_ACC_DELTA3	[7:0]	DDSC_ACC_ DELTA[31:24]	DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} × (DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x144	DDSC_ACC_DELTA4	[7:0]	DDSC_ACC_ DELTA[39:32]		DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = fDAC×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x145	DDSC_ACC_DELTA5	[7:0]	DDSC_ACC_ DELTA[47:40]		DDSC_ACC_DELTA を設定。 DDSC_MODULUS_EN がハイの場合、メイン・データパス NCO 周波数 = f _{DAC} ×(DDSC_FTW + DDSC_ACC_DELTA/DDSC_ACC_MODULUS)/248。 DDSC_ACC_DELTA は 0 より大きくなければなりません。DDSC_ACC_DELTA は DDSC_ACC_DELTA は DDSC_ACC_MODULUS より大きくなければなりません。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x146	CHNL_GAIN0	[7:0]	CHNL_GAIN[7:0]		スカラー・チャンネルのゲイン値を設定。この制御 はレジスタ 0x008 の CHANNEL_PAGE ビットによ ってページングされます。チャンネル・ゲイン = CHNL_GAIN/211。	0x0	R/W
0x147	CHNL_GAIN1	[7:4]	RESERVED		予備	0x0	R
		[3:0]	CHNL_GAIN[11:8]		スカラー・チャンネルのゲイン値を設定。この制御 はレジスタ 0x008 の CHANNEL_PAGE ビットによ ってページングされます。チャンネル・ゲイン = CHNL_GAIN/211。	0x8	R/W
0x148	DC_CAL_TONE0	[7:0]	DC_TEST_INPUT_ AMPLITUDE[7:0]		DC テスト・トーン振幅。この振幅は I パスと Q パスの両方に送られます。フルスケール・トーンの場合はこれらのビットを 0x50FF に設定して、レジスタ 0x130 ビット 0 の DDSC_EN_DC_INPUT が 1 に設定されていることを確認します。この制御は、レジスタ 0x008 の CHANNEL_PAGE 制御によってページングされます。	0x0	R/W
0x149	DC_CAL_TONEI	[7:0]	DC_TEST_INPUT_ AMPLITUDE[15:8]		DC テスト・トーン振幅。この振幅はIパスとQパスの両方に送られます。フルスケール・トーンの場合は 0x50FF に設定して、DDSC_EN_DC_INPUT (レジスタ 0x130、ビット 0) が I に設定されていることを確認します。この制御はレジスタ 0x008 の CHANNEL_PAGE ビットによってページングされます。	0x0	R/W
0x14B	PRBS	7	PRBS_GOOD_Q	1 0	DAC1 正常データ・インジケータ。 正しい PRBS シーケンスが検出されました。 正しくないシーケンスが検出されました。スティッキー: PRBS_RESET により1にリセットしてください。	0x0	R
		6	PRBS_GOOD_I	0	DACO 正常データ・インジケータ。 正しくないシーケンスが検出されました。スティッキー: PRBS_RESET により1にリセットしてください。 正しい PRBS シーケンスが検出されました。	0x0	R
		5	RESERVED		予備	0x0	R
		4	PRBS_INV_Q	0	DAC1 データ反転。 通常データが使われます。 反転データが使われます。	0x1	R/W
		3	PRBS_INV_I	0	DACO データ反転。 通常データが使われます。 反転データが使われます。	0x0	R/W
		2	PRBS_MODE	0	 ズベノーケルでわれてより。 データパス PRBS テストにどの PRBS 多項式を使用するかを選択。 7 ビット: x⁷ + x⁶ + 1。 	0x0	R/W
				1	15 ビット: x ¹⁵ + x ¹⁴ + 1。		

Rev. 0 — 99/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
_		1	PRBS_RESET		エラー・カウンタをリセット。	0x0	R/W
				0	通常動作。		
				1	カウンタをリセット。		
		0	PRBS_EN		PRBS チェッカーをイネーブル。	0x0	R/W
				0	ディスエーブル。		
				1	イネーブル。		
0x14C	PRBS_ERROR_I	[7:0]	PRBS_COUNT_I		DAC0 PRBS エラー・カウント。	0x0	R
0x14D	PRBS_ERROR_Q	[7:0]	PRBS_COUNT_Q		DAC1 PRBS エラー・カウント。	0x0	R
0x14E	PRBS_CHANSEL	[7:3]	RESERVED		予備	0x0	R
		[2:0]	PRBS_CHANSEL		PRBS_GOOD_x および PRBS_COUNT_x ビット・フィールドのリードバックに対応するチャンネルを選択。	0x7	R/W
				0	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 0 を選択します(チャンネル 0、DAC0)。		
				1	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 1 を選択します(チャンネル 1、DACO)。		
				2	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 2 を選択します(チャンネル 2、DACO)。		
				3	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 3 を選択します(チャンネル 0、DAC1)。		
				4	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 4 を選択します(チャンネル 1、DAC1)。		
				5	PRBS_COUNT_x と PRBS_GOOD_x にチャンネル 5 を選択します(チャンネル 2、DAC1)。		
				6	PRBS_GOOD_x のすべてのチャンネルの OR を取り、PRBS_COUNT_x のすべてのチャンネルの総和を取ります。		
0x151	DECODE_MODE	[7:6]	RESERVED		予備	0x0	R/W
		[5:4]	MSB_MODE		MSBシャッフリング制御。	0x0	R/W
		[3:0]	RESERVED		予備	0x0	R
0x1DE	SPI ENABLE	[7:2]	RESERVED		予備	0x0	R
		1	SPI_EN1		SPI制御をイネーブル。	0x1	R/W
		0	SPI EN0		SPI制御をイネーブル。	0x1	R/W
0x1E2	DDSM_CAL_FTW0	[7:0]	DDSM_CAL_ FTW[7:0]		キャリブレーション・アキュムレータの FTW。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x1E3	DDSM_CAL_FTW1	[7:0]	DDSM_CAL_ FTW[15:8]		キャリブレーション・アキュムレータの FTW。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x1E4	DDSM_CAL_FTW2	[7:0]	DDSM_CAL_ FTW[23:16]		キャリブレーション・アキュムレータの FTW。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x1E5	DDSM_CAL_FTW3	[7:0]	DDSM_CAL_ FTW[31:24]		キャリブレーション・アキュムレータの FTW。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
0x1E6	DDSM_CAL_MODE_DE	[7:3]	RESERVED		予備	0x0	R
-	F	2	DDSM_EN_CAL_		クロック・キャリブレーション・アキュムレータを	0x0	R/W
			ACC		イネーブル。このビットは、最初にハイに設定する 必要があり、さらにレジスタ 0x1E2 ~ レジスタ 0x1E5 にキャリブレーション FTW をロードして有効 にする必要があります。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングさ		
				0	れます。 ディスエーブル (キャリブレーション周波数アキュ ムレータにクロックを供給しません)。		
				1	イネーブル (キャリブレーション周波数アキュムレータへのクロックをオンにします)		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	DDSM_EN_CAL_ DC_INPUT		キャリブレーション DDS への DC 入力をイネーブルします。この制御はレジスタ 0x008 のMAINDAC_PAGE ビットによってページングされます。	0x0	R/W
				0	最終 DDS の入力に、データパス信号を多重化して 送信します。		
				1	最終 DDS の入力に、DC を多重化して送信します。		
		0	DDSM_EN_CAL_ FREQ_TUNE		DAC 0 のみ、キャリブレーション周波数への信号 チューニングをイネーブル。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページ ングされます。	0x0	R/W
				0	キャリブレーション周波数チューニングをディスエ ーブルします。 キャリブレーション周波数チューニングをイネーブ		
					ルします。		
x1E7	DATAPATH_NCO_ SYNC_CFG	[7:3]	RESERVED		予備	0x0	R
	STRE_CPG	2	LO_MODE_ENABLE		LO モードでメイン NCO の機能をイネーブルする には、このビットを 1 に設定します。	0x0	R/W
		1	ALL_NCO_SYNC_ ACK		すべてのアクティブ NCO へのロードが完了したことのアクノレッジ信号。このビットは、 START_NCO_SYNC ビット(このレジスタのビット 0)と NCORST_AFTER_ROT_EN ビット(レジスタ 0x03B、ビット 4)両方による NCO リセット方法のアクノレッジ・インジケータです。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R
		0	START_NCO_SYNC		選択した更新トリガに応じて、SPI ビットまたは SYSREF± 信号の立上がりエッジで NCO の同期を開始するために使用します。トリガを受信すると最初に FTW がロードされ、それから同期が行われます。この制御はレジスタ 0x008 の MAINDAC_PAGE ビットによってページングされます。	0x0	R/W
x200	MASTER_PD	[7:1]	RESERVED		予備	0x0	R
		0	SERDES_MASTER_PD		JESD204B Rx アナログ・フロント・エンド全体を 停止 (8 個のチャンネルすべてとバイアス)。	0x1	R/W
)x201	PHY_PD	[7:0]	PHY_PD		個々の PHY を停止するための SPI オーバーライド。ビット 0 は SERDIN0± PHY を制御。 ビット 1 は SERDIN1± PHY を制御。 ビット 2 は SERDIN2± PHY を制御。 ビット 3 は SERDIN3± PHY を制御。 ビット 4 は SERDIN4± PHY を制御。 ビット 5 は SERDIN5± PHY を制御。 ビット 6 は SERDIN6± PHY を制御。 ビット 7 は SERDIN7± PHY を制御。	OXEE	R/W
0x203	GENERIC_PD	[7:2]	RESERVED		予備	0x0	R
		1	PD_SYNCOUT0	0	SYNCOUTO± ドライバを停止。 SYNCOUTO± 出力ピンをイネーブル。 SYNCOUTO± 出力ピンを停止。	0x0	R/W
		0	PD_SYNCOUTI	0	SYNCOUTI± ドライバを停止。 SYNCOUTI± 出力ピンをイネーブル。 SYNCOUTI± 出力ピンを停止。	0x1	R/W
x206	CDR_RESET	[7:1]	RESERVED		予備	0x0	R
		0	CDR_PHY_RESET		PHY リセット制御ビット。デバイス動作中に PHY のリセットを解除するには、このビットを1 に設定します。	0x0	R/W
)x210	CBUS_ADDR	[7:0]	SERDES_CBUS_ ADDR		SERDES 設定アドレス制御を設定するための SERDES 設定制御レジスタ。	0x0	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x212	CBUS_WRSTROBE_ PHY	[7:0]	SERDES_CBUS_ WR0		書き込まれた SERDES 設定制御をコミットするための SERDES 設定制御レジスタ。	0x0	R/W
0x213	CBUS_WRSTROBE_OT	[7:1]	RESERVED		予備	0x0	R
	HER	0	SERDES_CBUS_ WR1		書き込まれた SERDES 設定制御をコミットするための SERDES 設定制御レジスタ。	0x0	R/W
0x216	CBUS_WDATA	[7:0]	SERDES_CBUS_ DATA		SERDES 設定制御データを設定するための SERDES 設定制御レジスタ。	0x0	R/W
0x240	EQ_BOOST_PHY_ 3_0	[7:6]	EQ_BOOST_PHY3		システムの挿入損失に基づく PHY3 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[5:4]	EQ_BOOST_PHY2		システムの挿入損失に基づく PHY2 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[3:2]	EQ_BOOST_PHY1		システムの挿入損失に基づく PHY1 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[1:0]	EQ_BOOST_PHY0		システムの挿入損失に基づく PHY0 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
0x234	CDR_BITINVERSE		SEL_IF_ PARDATAINV_DES_R C_CH		出力データ反転ビットの制御。PHY x に対応するビット x を設定して、ビット極性を反転。	0x66	R/W
				0	非反転。		
				1	反転。		
0x241	EQ_BOOST_PHY_7_4	[7:6]	EQ_BOOST_PHY7		システムの挿入損失に基づく PHY7 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[5:4]	EQ_BOOST_PHY6		システムの挿入損失に基づく PHY6 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[3:2]	EQ_BOOST_PHY5		システムの挿入損失に基づく PHY5 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[1:0]	EQ_BOOST_PHY4		システムの挿入損失に基づく PHY4 のイコライザ設定。	0x3	R/W
				10	挿入損失≤11 dB。		
		1		11	挿入損失 > 11 dB。		
0x242	EQ_GAIN_PHY_3_0	[7:6]	EQ_GAIN_PHY3		システムの挿入損失に基づく PHY3 のイコライザ・ ゲイン。	0x3	R/W
				01	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[5:4]	EQ_GAIN_PHY2		システムの挿入損失に基づく PHY2 のイコライザ・ ゲイン。	0x3	R/W
		01 挿	挿入損失≤11 dB。				
				11	挿入損失 > 11 dB。		1

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[3:2]	EQ_GAIN_PHY1		システムの挿入損失に基づく PHY1 のイコライザ・	0x3	R/W
					ゲイン。		
				01	挿入損失 ≤ 11 dB。		
		F1.01	EO GAIN PHY0	11	挿入損失 > 11 dB。	0x3	R/W
		[1:0]	EQ_GAIN_PHY0		システムの挿入損失に基づく PHY0 のイコライザ・ ゲイン。	UX3	R/W
				01	挿入損失 ≤ 11 dB。		
				11	挿入損失 > 11 dB。		
0x243	EQ_GAIN_PHY_7_4	[7:6]	EQ_GAIN_PHY7		システムの挿入損失に基づく PHY7 のイコライザ・	0x3	R/W
					ゲイン。		
				01	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[5:4]	EQ_GAIN_PHY6		システムの挿入損失に基づく PHY6 のイコライザ・	0x3	R/W
				01	ゲイン。 挿入損失 ≤ 11 dB。		
				11	挿入損失≥11 dB。 挿入損失>11 dB。		
		[3:2]	EQ_GAIN_PHY5	11	システムの挿入損失に基づく PHY5 のイコライザ・	0x3	R/W
		[3.2]	EQ_O/M/LITIS		ゲイン。	OAS	10 11
				01	挿入損失≤11 dB。		
				11	挿入損失 > 11 dB。		
		[1:0]	EQ_GAIN_PHY4		システムの挿入損失に基づく PHY4 のイコライザ・	0x3	R/W
					ゲイン。		
				01	挿入損失 ≤ 11 dB。		
0.244	TO TR PINA	57.53	PEGEDINE	11	挿入損失 > 11 dB。	0.0	
0x244	EQ_FB_PHY_0	[7:5]	RESERVED		予備	0x0	R
		[4:0]	EQ_PHY_0		PHYOの SERDES イコライザ設定。最大限の性能を引き出すには、この制御を 0x1F に設定します。	0x19	R/W
0x245	EQ_FB_PHY_1	[7:5]	RESERVED		予備	0x0	R
	<u> </u>	[4:0]	EQ_PHY1		PHY1の SERDES イコライザ設定。最大限の性能を	0x19	R/W
					引き出すには、この制御を 0x1F に設定します。		
0x246	EQ_FB_PHY_2	[7:5]	RESERVED		予備	0x0	R
		[4:0]	EQ_PHY2		PHY2の SERDES イコライザ設定。最大限の性能を	0x19	R/W
					引き出すには、この制御を 0x1F に設定します。		
0x247	EQ_FB_PHY_3	[7:5]	RESERVED		予備	0x0	R
		[4:0]	EQ_PHY3		PHY3 の SERDES イコライザ設定。最大限の性能を 引き出すには、この制御を 0x1F に設定します。	0x19	R/W
0x248	EQ_FB_PHY_4	[7:5]	RESERVED	1	予備	0x0	R
JA2+0	PA'1 P'1111 -4	[4:0]	EQ_PHY4	1	T [*] ////////////////////////////////////	0x19	R/W
		[4.0]	LQ_11114		引き出すには、この制御を 0x1F に設定します。	OXID	10, 11
0x249	EQ_FB_PHY_5	[7:5]	RESERVED	1	予備	0x0	R
		[4:0]	EQ_PHY5	1	PHY5 の SERDES イコライザ設定。最大限の性能を	0x19	R/W
					引き出すには、この制御を 0x1F に設定します。		
0x24A	EQ_FB_PHY_6	[7:5]	RESERVED		予備	0x0	R
		[4:0]	EQ_PHY6		PHY6 の SERDES イコライザ設定。最大限の性能を引き出すには、この制御を 0x1F に設定します。	0x19	R/W
0x24B	EQ_FB_PHY_7	[7:5]	RESERVED		予備	0x0	R
		[4:0]	EQ_PHY7		PHY7の SERDES イコライザ設定。最大限の性能を引き出すには、この制御を 0x1F に設定します。	0x19	R/W
0x250	LBT_REG_CNTRL_0	[7:0]	EN_LBT_DES_RC_CH		必要な物理レーンのループバック・テストを PHY ごとにイネーブル。ビット x が PHY x に対応。	0x0	R/W
0x251	LBT_REG_CNTRL_1	[7:2]	RESERVED	+	予備	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	EN_LBT_ HALFRATE_DES_RC		ループバック・テストのハーフ・レート・モードを イネーブル。このビットを1に設定すると、出力デ ータ・レートは入力クロック周波数の2倍になりま す。このビットを0に設定すると、出力データ・レ ートは入力クロック周波数と同じになります。	0x1	R/W
		0	INIT_LBT_SYNC_ DES_RC		このビットを 0 から 1 に変更し、再度 0 へ戻すことによってループバック・テストを開始。	0x0	R/W
0x253	SYNCOUT0_CTRL	[7:1]	RESERVED		予備	0x0	R/W
		0	SEL_SYNCOUT0_ MODE	0	この制御は、SYNCOUTO± ピン動作の出力ドライ バ・モードを決定。SYNCOUTO± と SYNCOUT1± は、ともに同じ動作モードに設定する必要がありま す。 SYNCOUTO± を CMOS 出力に設定。 SYNCOUTO± を LVDS 出力に設定。	0x0	R/W
0x254	SYNCOUT1_CTRL	[7:1]	RESERVED		予備	0x0	R/W
		0	SEL_SYNCOUTI_ MODE	0 1	この制御は、SYNCOUTI± ピン動作の出力ドライ バ・モードを決定。SYNCOUT0± と SYNCOUTI± は、ともに同じ動作モードに設定する必要がありま す。 SYNCOUTI± を CMOS 出力に設定。 SYNCOUTI± を LVDS 出力に設定。	0x0	R/W
0x280	PLL_ENABLE_CTRL	[7:3]	RESERVED		予備	0x0	R
		2	LOLSTICKYCLEAR_L CPLL_RC		ロック喪失ビットをクリア。	0x0	R/W
		1	LDSYNTH_LCPLL_RC		パルス・ハイで VCO キャリブレーションを開始 (レギュレータの再起動や温度の再測定は行わない)。	0x0	R/W
		0	SERDES_PLL_ STARTUP		このビットを 0 に設定すると SERDES 回路ブロックがパワー・オフ。SERDES 設定書込み終了時には、このビットを 1 に設定します。このビットを 1 に設定すると、SERDES PLL ブロックが起動されて LDO およびキャリブレーション・ルーチンが起動し、そのデバイスに設定されている JESD204B モードとインターポレーション・オプションに基づいて、PLL が自動的に適切なレーン・レートにロックされます。PLL がロックを完了すると、SERDES_PLL_LOCK ビット (レジスタ 0x281、ビット 0) が 1 になります。	0x1	R/W
0x281	PLL_STATUS	[7:1]	RESERVED		予備	0x0	R
		0	SERDES_PLL_LOCK		このビットがハイのときは PLL がロックされています。	0x0	R
0x300	GENERAL_JRX_	[7:4]	RESERVED		予備	0x0	R
	CTRL_0	3	LINK_MODE		シングルリンク・モードのときは0をリードバック し、デュアルリンク・モードのときは1をリードバ ックします。	0x0	R/W
		2	LINK_PAGE	0	リンクのページング。このビットは、どのリンク・レジスタ・マップを使用するかを選択します。このページングはレジスタ 0x400 ~ レジスタ 0x4BB に影響します。 リンク 0 の QBD0 をページングします。 リンク 1 の QBD1 をページングします。	0x0	R/W
		[1:0]	LINK_EN		すべてのリンク・バラメータが設定されてすべての クロックが使用可能な状態になっているときは、こ れらのビットが JESD204B デジタル Rx を起動しま す。ビット 0 はリンク 0 に、ビット 1 はリンク 1 に 対応しています。リンク 1 を使用できるのはデュア ルリンク・モードに限られます。	0x0	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
)x302	DYN_LINK_	[7:6]	RESERVED		予備	0x0	R
	LATENCY_0	[5:0]	DYN_LINK_ LATENCY_0		リンク 0 のダイナミック・リンク遅延。リンク 0 の LMFC Rx と最後に到着した LMFC 境界の間の遅延 を、PCLK サイクル数で表した値です。	0x0	R
)x303	DYN_LINK_	[7:6]	RESERVED		予備	0x0	R
	LATENCY_1	[5:0]	DYN_LINK_ LATENCY_1		リンク1のダイナミック・リンク遅延。リンク1の LMFC Rx と最後に到着した LMFC 境界の間の遅延 を、PCLK サイクル数で表した値です。	0x0	R
)x304	LMFC_DELAY_0	[7:6]	RESERVED		予備	0x0	R
		[5:0]	LMFC_DELAY_0		リンク 0 の LMFC 遅延。リンク 0 の LMFC から LMFC Rx までの遅延を PCLK サイクル数で表した値です。	0x0	R/W
)x305	LMFC_DELAY_1	[7:6]	RESERVED		予備	0x0	R
		[5:0]	LMFC_DELAY_1		リンク1のLMFC 遅延。リンク1のLMFC から LMFC Rx までの遅延を PCLK サイクル数で表した 値です。	0x0	R/W
)x306	LMFC_VAR_0	[7:6]	RESERVED		予備	0x0	R
		[5:0]	LMFC_VAR_0		リンク 0 の可変遅延パッファ。これらのビットは、 リンクが違ったり電源サイクルを行ったりした場合 でも一貫性を保てるように、バッファからいつデー タを読み出すかを設定します(PCLK サイクル単 位)。最大値は 0xC です。	0x3F	R/W
0x307	LMFC_VAR_1	[7:6]	RESERVED		予備	0x0	R
		[5:0]	LMFC_VAR_1		リンク1の可変遅延バッファ。これらのビットは、 リンクが違ったり電源サイクルを行ったりした場合 でも一貫性を保てるように、バッファからいつデー タを読み出すかを設定します(PCLK サイクル単 位)。最大値は 0xC です。	0x3F	R/W
)x308	XBAR_LN_0_1	[7:6]	RESERVED		予備	0x0	R
		[5:3]	LOGICAL_LANE1_ SRC	000	論理レーン1のソース。これらのビットは、論理レーン1にマップする物理レーンを選択します。 データを SERDINO± から取得。	0x1	R/W
				001 010	データを SERDIN1± から取得。 データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
		[2:0]	LOGICAL_LANE0_ SRC		論理レーン 0 のソース。これらのビットは、論理レーン 0 にマップする物理レーンを選択します。	0x0	R/W
				000	データを SERDIN0± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDING: から取得。		
)200	VDAD IN 2.2	111 データを SERDIN7± から取得。	D.				
x309	XBAR_LN_2_3	[7:6]	RESERVED		予備	0x0	R
		[5:3]	LOGICAL_LANE3_ SRC	000	論理レーン3のソース。これらのビットは、論理レーン3にマップする物理レーンを選択します。	0x3	R/W
				000	データを SERDINO± から取得。		
				001	データを SERDINI± から取得。		
	i i	1	1	010	データを SERDIN2± から取得。	1	1

データシート AD9173

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
		[2:0]	LOGICAL_LANE2_ SRC		論理レーン2のソース。これらのビットは、論理レーン2にマップする物理レーンを選択します。	0x2	R/W
				000	データを SERDIN0± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
x30A	XBAR_LN_4_5	[7:6]	RESERVED	+	予備	0x0	R
		[5:3]	LOGICAL_LANE5_		論理レーン5のソース。これらのビットは、論理レ	0x5	R/W
			SRC		ーン5にマップする物理レーンを選択します。		
				000	データを SERDIN0± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
		[2:0]	LOGICAL_LANE4_		論理レーン4のソース。これらのビットは、論理レ	0x4	R/W
			SRC		ーン4にマップする物理レーンを選択します。		
				000	データを SERDIN0± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
x30B	XBAR_LN_6_7	[7:6]	RESERVED		予備	0x0	R
		[5:3]	LOGICAL_LANE7_ SRC		論理レーン 7 のソース。これらのビットは、論理レーン 7 にマップする物理レーンを選択します。	0x7	R/W
				000	データを SERDIN0± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[2:0]	LOGICAL_LANE6_		論理レーン6のソース。これらのビットは、論理レ	0x6	R/W
			SRC		ーン6にマップする物理レーンを選択します。		
				000	データを SERDINO± から取得。		
				001	データを SERDIN1± から取得。		
				010	データを SERDIN2± から取得。		
				011	データを SERDIN3± から取得。		
				100	データを SERDIN4± から取得。		
				101	データを SERDIN5± から取得。		
				110	データを SERDIN6± から取得。		
				111	データを SERDIN7± から取得。		
x30C	FIFO_STATUS_REG_0	[7:0]	LANE_FIFO_FULL		ビットx は、SERDINx±からのデータの FIFO フル・フラグに対応します。	0x0	R
x30D	FIFO_STATUS_REG_1	[7:0]	LANE_FIFO_EMPTY		ビット x は、SERDINx± からのデータの FIFO エンプティ・フラグに対応します。	0x0	R
x311	SYNCOUT_GEN_0	[7:4]	RESERVED		予備	0x0	R
		3	EOMF_MASK_1		QBD1 からのマルチフレーム (EOMF) の最後をマ	0x0	R/W
					スク。マルチフレーム同期喪失に基づいて		
					SYNCOUTI±をアサートします。		
				0	マルチフレーム喪失時に SYNCOUTI± をアサート		
				1	しません。 マルチフレーム喪失時に SYNCOUTI± をアサート		
				1	マルナノレーム喪矢時に SYNCOUTIE をアサート します。		
		2	EOMF_MASK_0		QBD0 からの EOMF をマスク。マルチフレーム同	0x0	R/W
					期喪失に基づいて SYNCOUT0± をアサートしま		
					f		
				0	マルチフレーム喪失時に SYNCOUT0± をアサート		
					しません。		
				1	マルチフレーム喪失時に SYNCOUT0± をアサート します。		
		1	EOF_MASK_1		QBD1 からの EOF をマスクします。フレーム同期	0x0	R/W
		1	LOI_MINDK_I		喪失に基づいて SYNCOUT1± をアサートします。	OXO	10 11
				0	フレーム喪失時に SYNCOUTI± をアサートしませ		
					λ.		
				1	フレーム喪失時に SYNCOUT1± をアサートしま		
					す。		
		0	EOF_MASK_0		QBD0 からの EOF をマスクします。フレーム同期	0x0	R/W
					喪失に基づいて SYNCOUT0± をアサートします。		
				0	フレーム喪失時に SYNCOUTO± をアサートしませ		
					<i>λ</i> .		
				1	フレーム喪失時に SYNCOUT0± をアサートしま		
-212	CVNCOUT OFF	[7] 43	CVNC PPD FIR		t.	0-0	D //Y
x312	SYNCOUT_GEN_1	[7:4]	SYNC_ERR_DUR		同期エラー・レポートのための SYNCOUTx± ロー の継続時間。継続時間 = (0.5 + コード) PCLK サイ	0x0	R/W
					クル数。指定値にできるだけ近づけるために、これ		
					らのビットは f/2 PCLK サイクルにできるだけ近い		
					値に設定します。これらのビットは SYNCOUT0±		
					と SYNCOUT1± の間で共有されます。		
		[3:0]	RESERVED		予備	0x0	R/W
x315	PHY_PRBS_TEST_EN	[7:0]	PHY_TEST_EN		クロックのゲーティングを解除することによって	0x0	R/W
					PHY BER をイネーブル。		
				0	PHY テストをディスエーブル。		
		1		1	PHY テストをイネーブル。		
x316	PHY_PRBS_TEST_ CTRL	7	RESERVED		予備	0x0	R
	CIKL	[6:4]	PHY_SRC_ERR_CNT	00-		0x0	R/W
				000	レーン0のエラー・カウントをレポート。		
				001	レーン1のエラー・カウントをレポート。		
				010	レーン2のエラー・カウントをレポート。		
				011	レーン3のエラー・カウントをレポート。		
	1	1	1	100	レーン4のエラー・カウントをレポート。	1	1

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
				101	レーン 5 のエラー・カウントをレポート。		
				110	レーン6のエラー・カウントをレポート。		
				111	レーン7のエラー・カウントをレポート。		
		[3:2]	PHY_PRBS_PAT_SEL		PHY BER テスト用の PRBS パターンを選択。	0x0	R/W
				00	PRBS7 に適用されます。		
				01	PRBS15 に適用されます。		
				10	PRBS31 に適用されます。		
				11	未使用		
		1	PHY_TEST_START		PHY PRBS テストの開始と停止。	0x0	R/W
				0	テストを開始しない。		
				1	テストを開始する。		
		0	PHY_TEST_RESET		PHY PRBS テスト・ステート・マシンとエラー・カウンタをリセット。	0x0	R/W
				0	リセットしない。		
				1	リセットする。		
0x317	PHY_PRBS_TEST_ THRESHOLD_ LOBITS	[7:0]	PHY_PRBS_ THRESHOLD_ LOBITS		PHY PRBS テストのエラー・フラグをセットするための 24 ビット関値のビット [7:0]。	0x0	R/W
0x318	PHY_PRBS_TEST_ THRESHOLD_ MIDBITS	[7:0]	PHY_PRBS_ THRESHOLD_ MIDBITS		PHY PRBS テストのエラー・フラグをセットするための 24 ビット関値のビット [15:8]。	0x0	R/W
0x319	PHY_PRBS_TEST_ THRESHOLD_HIBITS	[7:0]	PHY_PRBS_ THRESHOLD_ HIBITS		PHY PRBS テストのエラー・フラグをセットするための 24 ビット関値のビット [23:16]。	0x0	R/W
0x31A	PHY_PRBS_TEST_ ERRCNT_LOBITS	[7:0]	PHY_PRBS_ERR_ CNT_LOBITS		選択したレーンからレポートされた 24 ビット PHY BER エラー・カウントのビット [7:0]。	0x0	R
0x31B	PHY_PRBS_TEST_ ERRCNT_MIDBITS	[7:0]	PHY_PRBS_ERR_ CNT_MIDBITS		選択したレーンからレポートされた 24 ビット PHY BER エラー・カウントのビット [15:8]。	0x0	R
0x31C	PHY_PRBS_TEST_ ERRCNT_HIBITS	[7:0]	PHY_PRBS_ERR_ CNT_HIBITS		選択したレーンからレポートされた 24 ビット PHY BER エラー・カウントのビット [23:16]。	0x0	R
0x31D	PHY_PRBS_TEST_ STATUS	[7:0]	PHY_PRBS_PASS		各レーンの PHY BER の合否をレポート。レーン x が合格のときはビット x がハイ。	0xFF	R
0x31E	PHY_DATA_	[7:2]	RESERVED		予備	0x0	R
	SNAPSHOT_CTRL	1	PHY_GRAB_MODE		このビットは、トリガを使用してデータを取得する かどうかを決定。	0x0	R/W
				0	PHY_GRAB_DATA がセットされたときにデータを 取得します。		
		0	DUN CDAD DATA	1	ビット・エラー時にデータを取得します。	0-0	R/W
			PHY_GRAB_DATA		このビットを 0 から 1 に遷移させると、ロジックが 1 つのレーンから現在受信しているデータを保存します。	0x0	K/W
0x31F	PHY_SNAPSHOT_ DATA_BYTE0	[7:0]	PHY_SNAPSHOT_DAT A_BYTE0		現在の受信データ。PHY_SNAPSHOT_DATA [7:0] を表します。	0x0	R
0x320	PHY_SNAPSHOT_ DATA_BYTE1	[7:0]	PHY_SNAPSHOT_DAT A_BYTE1		現在の受信データ。PHY_SNAPSHOT_DATA [15:8] を表します。	0x0	R
0x321	PHY_SNAPSHOT_ DATA_BYTE2	[7:0]	PHY_SNAPSHOT_DAT A_BYTE2		現在の受信データ。PHY_SNAPSHOT_DATA [23:16] を表します。	0x0	R
0x322	PHY_SNAPSHOT_ DATA_BYTE3	[7:0]	PHY_SNAPSHOT_DAT A_BYTE3		現在の受信データ。PHY_SNAPSHOT_DATA [31:24] を表します。	0x0	R
0x323	PHY_SNAPSHOT_ DATA_BYTE4	[7:0]	PHY_SNAPSHOT_DAT A_BYTE4		現在の受信データ。PHY_SNAPSHOT_DATA [39:32] を表します。	0x0	R
0x32C	SHORT_TPL_TEST_0	[7:4]	SHORT_TPL_SP_ SEL		ショート・トランスポート層サンプルの選択。特定 の DAC のどのサンプルをチェックするかを選択し ます。	0x0	R/W
				0000	サンプル 0。		
				0001	サンプル1。		
				0010	サンプル 20		
				0011	サンプル 3。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
				0100	サンプル 4。		
				0101	サンプル 5。		
				0110	サンプル 6。		
				0111	サンプル 7。		
				1000	サンプル 8。		
				1001	サンプル 9。		
				1010	サンプル 10。		
				1011	サンプル 11。		
				1100	サンプル 12。		
				1101	サンプル 13。		
				1110	サンプル 14。		
				1111	サンプル 15。		
		[3:2]	SHORT_TPL_M_SEL		ショート・トランスポート層テスト・チャンネルの	0x0	R/W
					選択。DAC のどのチャンネルをチェックするのか		
					を選択します。		
				00	チャンネル 0。		
				01	チャンネル 1。		
				10	チャンネル 2。		
		1	SHORT_TPL_TEST_RE		ショート・トランスポート層テストのリセット。シ	0x0	R/W
			SET		ョート・トランスポート層テストの結果をリセット		
					します。		
				0	リセットしない。		
				1	リセットする。		
		0	SHORT_TPL_TEST_E		ショート・トランスポート層テストのイネーブル。	0x0	R/W
			N		ショート・トランスポート層テストをイネーブルし		
					ます。		
				0	ディスエーブル。		
				1	イネーブル。		
0x32D	SHORT_TPL_TEST_1	[7:0]	SHORT_TPL_REF_		ショート・トランスポート層リファレンス・サンプ	0x0	R/W
			SP_LSB		ル (LSB) 。このビット・フィールドは、ショー		
					ト・トランスポート層テスト時に予想される DAC サンプルの下位 8 ビットで、JESD204B Rx 出力に		
					おける受信サンプルとの比較に使われます。		
0x32E	SHORT_TPL_TEST_2	[7:0]	SHORT_TPL_REF_		ショート・トランスポート層テスト・リファレン	0x0	R/W
		[]	SP_MSB		ス・サンプル (MSB) 。このビット・フィールド		
					は、ショート・トランスポート層テスト時に予想さ		
					れる DAC サンプルの上位 8 ビットで、JESD204B		
					Rx 出力における受信サンプルとの比較に使われま		
0.225	GYLODE EDY EDGE A	-	DEGERATED.		す。	0.0	D av
0x32F	SHORT_TPL_TEST_3	7	RESERVED		予備	0x0	R/W
		6	SHORT_TPL_IQ_ SAMPLE_SEL		ショート・トランスポート層のテストをチェックす スために、PACのLまたけのも選出		
			State DE SEE	0	るために、DACのIまたはQを選択。		
					Iデータを選択してテストします。		
				1	Qデータを選択してテストします。		
		[5:1]	RESERVED	1	予備	0x0	R/W
		0	SHORT_TPL_FAIL		ショート・トランスポート層テスト不合格。このビ	0x0	R
					ットは、選択した DAC サンプルがショート・トランスポート層テストの予想サンプルと一致するかど		
					うかを示します。一致する場合はテスト合格、一致		
					しない場合はテスト不合格です。		
				0	テスト合格。		
				1	テスト不合格。		
0x334	JESD_BIT_INVERSE_C	[7:0]	JESD_BIT_INVERSE	+	論理レーンの反転。この制御の各ビットは、1つの	0x0	R/W
UA334	TRL	[7.0]	JESU_DII_INVERSE		には、1つの反転。この制御の谷ピットは、1つの特定 JESD204B Rx PHY からの JESD204B シリアル	UAU	IV/ VV
					化解除データを反転させます。論理レーンxの		
					JESD204B シリアル化解除データを反転させるに		
	i e	1		1	は、ビットxをハイに設定します。	1	1

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x400	DID_REG	[7:0]	DID_RD		レーン 0 で受信した ILAS 設定。この制御は、レジ スタ 0x300 の LINK_PAGE 制御によってページング されます。	0x0	R
0x401	BID_REG	[7:0]	BID_RD		レーン 0 で受信した ILAS 設定。この制御は、レジ スタ 0x300 の LINK_PAGE 制御によってページング されます。	0x0	R
)x402	LID0_REG	7	RESERVED		予備	0x0	R
		6	ADJDIR_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		5	PHADJ_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		[4:0]	LL_LID0		レーン 0 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x403	SCR_L_REG	7	SCR_RD	0	レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 スクランブリングをディスエーブル。 スクランブリングをイネーブル。	0x0	R
		[6:5]	RESERVED	-	予備	0x0	R
		[4:0]	L_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジ スタ 0x300 の LINK_PAGE 制御によってページング されます。	0x0	R
				00000 00001 00010	コンバータ・デバイスあたり 1 レーン。 コンバータ・デバイスあたり 2 レーン。 コンバータ・デバイスあたり 3 レーン。		
				00011	コンバータ・デバイスあたり 4 レーン。		
x404	F_REG	[7:0]	F_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0 1 10	フレームあたり1オクテット。 フレームあたり2オクテット。 フレームあたり3オクテット。		
				11	フレームあたり4オクテット。		
x405	K_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	K_RD-1	00000	レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 デフォルト値。	0x0	R
				11111	マルチフレームあたり 32 フレーム。		
x406	M_REG	[7:0]	M_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジ スタ 0x300 の LINK_PAGE 制御によってページング されます。	0x0	R
x407	CS_N_REG	[7:6]	CS_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		5	RESERVED		予備	0x0	R
		[4:0]	N_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジ スタ 0x300 の LINK_PAGE 制御によってページング されます。	0x0	R
)x408	NP_REG	[7:5]	SUBCLASSV_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R

Rev. 0 — 110/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[4:0]	NP_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x409	S_REG	[7:5]	JESDV_RD-1		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				000	JESD204A に適用されます。 JESD204B に適用されます。		
		[4:0]	S_RD-1	001	レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x40A	HD_CF_REG	7	HD_RD	0	レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 低密度モード。 高密度モード。	0x0	R
		[6:5]	RESERVED		予備	0x0	R
		[4:0]	CF_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x40B	RES1_REG	[7:0]	RES1_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x40C	RES2_REG	[7:0]	RES2_RD		レーン 0 で受信した ILAS 設定。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x40D	CHECKSUM0_REG	[7:0]	LL_FCHK0		レーン 0 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x40E	COMPSUM0_REG	[7:0]	LL_FCMP0		レーン 0 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x412	LID1_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID1		レーン 1 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x415	CHECKSUM1_REG	[7:0]	LL_FCHK1		レーン 1 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x416	COMPSUM1_REG	[7:0]	LL_FCMP1		レーン 1 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x41A	LID2_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID2		レーン 2 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x41D	CHECKSUM2_REG	[7:0]	LL_FCHK2		レーン 2 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x41E	COMPSUM2_REG	[7:0]	LL_FCMP2		レーン 2 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x422	LID3_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID3		レーン3で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R

Rev. 0 — 111/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x425	CHECKSUM3_REG	[7:0]	LL_FCHK3		レーン 3 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x426	COMPSUM3_REG	[7:0]	LL_FCMP3		レーン 3 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x42A	LID4_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID4		レーン 4 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x42D	CHECKSUM4_REG	[7:0]	LL_FCHK4		レーン 4 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x42E	COMPSUM4_REG	[7:0]	LL_FCMP4		レーン 4 の計算チェックサム。この制御は、レジス タ 0x300 の LINK_PAGE 制御によってページングさ れます。	0x0	R
0x432	LID5_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID5		レーン 5 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x435	CHECKSUM5_REG	[7:0]	LL_FCHK5		レーン 5 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x436	COMPSUM5_REG	[7:0]	LL_FCMP5		レーン 5 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x43A	LID6_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID6		レーン 6 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x43D	CHECKSUM6_REG	[7:0]	LL_FCHK6		レーン 6 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x43E	COMPSUM6_REG	[7:0]	LL_FCMP6		レーン 6 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x442	LID7_REG	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LL_LID7		レーン 7 で受信した ILAS LID 設定。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
0x445	CHECKSUM7_REG	[7:0]	LL_FCHK7		レーン 7 における ILAS 時の受信チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x446	COMPSUM7_REG	[7:0]	LL_FCMP7		レーン 7 の計算チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
0x450	ILS_DID	[7:0]	DID		デバイス (リンク) 識別番号。この制御は、レジス タ 0x300 の LINK_PAGE 制御によってページングさ れます。	0x0	R/W
0x451	ILS_BID	[7:0]	BID		バンク ID、DID の拡張子。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x0	R/W

Rev. 0 — 112/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x452	ILS_LID0	7	RESERVED		予備	0x0	R
		6	ADJDIR		DAC LMFC の調整指示。リンク情報は、JESD204B のセクション 8.3 の規定に従いレーン 0 で受信されます。リンク 0 のみサポートされています。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		5	PHADJ		DAC への位相調整要求。リンク 0 のみサポートされています。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。	0x0	R/W
		[4:0]	LIDO		レーン識別番号 (リンク内)。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット 3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x0	R/W
0x453	ILS_SCR_L	7	SCR	0	リンクのスクランブリングのイネーブル。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 スクランブリング解除をディスエーブル。 スクランブリング解除をイネーブル。	0x1	R/W
		[6:5]	RESERVED		予備	0x0	R
		[4:0]	L-1		コンバータあたりのレーン数(マイナス 1)。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x7	R/W
0x454	ILS_F	[7:0]	F-1		1 レーンのフレームあたりオクテット数: (マイナス 1)。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
0x455	ILS_K	[7:5]	RESERVED		予備	0x0	R
		[4:0]	K-1	11111	マルチフレームあたりのレーン数 (マイナス 1)。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。 マルチフレームあたり 32 フレーム。	0x1F	R/W
0x456	ILS_M	[7:0]	M-1		リンクあたりのサブチャンネル数 (マイナス 1) 。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。	0x1	R/W
0x457	ILS_CS_N	[7:6]	CS		サンプルあたりの制御ビット数。リンク 0 のみサポートされています。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。	0x0	R
		5	RESERVED		予備	0x0	R
		[4:0]	N-1		コンバータ分解能 (マイナス 1) 。この制御は、レ ジスタ 0x300 の LINK_PAGE 制御によってページン グされます。	0xF	R/W
0x458	ILS_NP	[7:5]	SUBCLASSV	000 001	デバイスのサブクラス・バージョン。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。 サブクラス 0。 サブクラス 1。	0x0	R/W
		[4:0]	NP-1		サンプルあたりの合計ビット数 (マイナス 1)。この制御は、レジスタ 0x300の LINK_PAGE 制御によってページングされます。	0xF	R/W
0x459	ILS_S	[7:5]	JESDV	000	JESD204B バージョン。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされ ます。 JESD204A に適用されます。	0x0	R/W
				001	JESD204B に適用されます。		
		[4:0]	S-1		1 フレーム・サイクルのコンバータあたりサンプル数: (マイナス 1)。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。	0x1	R/W

Rev. 0 — 113/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x45A	ILS_HD_CF	7	HD		高密度フォーマット。常に1に設定します。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x1	R
				0	低密度モード。		
				1	高密度モード。		
		[6:5]	RESERVED		予備	0x0	R
		[4:0]	CF		サンプルあたりの制御ビット数。リンク0のみサポ	0x0	R
					ートされています。この制御は、レジスタ 0x300 の		
					LINK_PAGE 制御によってページングされます。		
0x45B	ILS_RES1	[7:0]	RES1		予備フィールド 1.この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
0x45C	ILS_RES2	[7:0]	RES2		予備フィールド 2.この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
0x45D	ILS_CHECKSUM	[7:0]	FCHK0		計算リンク設定チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセット内(レジスタ 0x475、ビット 3)) に QBD が保持されている間にのみ設定し、なおかつ通常動作中は変更しない	0x0	R/W
					ようにする必要があります。		
0x46C	LANE_DESKEW	7	ILD7		レーン 7 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。		R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		6	ILD6		レーン 6 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		5	ILD5		レーン 5 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		4	ILD4		レーン 4 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		3	ILD3		レーン3のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		2	ILD2		レーン2のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		1	ILD1		レーン 1 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	スキュー除去に失敗しました。		
					スキューが除去されました。		
				1	ハコユ が	1	1

Rev. 0 — 114/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		0	ILD0		レーン 0 のレーン間スキュー除去ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
				0	てページングされます。		
				0	スキュー除去に失敗しました。		
0-4cD	DAD DICHARITY	7	DDE7	1	スキューが除去されました。	0-0	D
0x46D	BAD_DISPARITY	7	BDE7		レーン7の異常ディスパリティ・エラー・ステータ ス。この制御は、レジスタ 0x300 の LINK PAGE 制	0x0	R
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント \geq ETH [7:0] の値。		
		6	BDE6		レーン6の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		5	BDE5		レーン5の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		4	BDE4		レーン4の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		3	BDE3		レーン3の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		2	BDE2		レーン2の異常ディスパリティ・エラー・ステータス。この制御は、レジスタ0x300のLINK_PAGE制	0x0	R
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		1	BDE1	-	レーン1の異常ディスパリティ・エラー・ステータ	0x0	R
		1	BDEI		ス。この制御は、レジスタ 0x300 の LINK PAGE 制	UXU	K
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		0	BDE0		レーン0の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。	<u> </u>	
0x46E	NOT_IN_TABLE	7	NIT7		レーン7のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。	1	
		6	NIT6		レーン6のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		1

Rev. 0 — 115/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		5	NIT5		レーン 5 のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によ	0x0	R
				0	ってページングされます。 エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		4	NIT4	-	レーン4のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		3	NIT3		レーン3のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300の LINK_PAGE 制御によ	0x0	R
				0	ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
		2	NIT2	1	エラー・カウント ≥ ETH [7:0] の値。 レーン 2 のテーブル不記載エラー・ステータス。こ	0x0	R
			NIIZ		レーン 2 のテーブル不記載エフー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	OXO	K
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		1	NIT1		レーン1のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		0	NITO		レーン 0 のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によ	0x0	R
				0	ってページングされます。 エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
)x46F	UNEXPECTED_ KCHAR	7	UEK7		レーン7の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		6	UEK6		レーン6の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に	0x0	R
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		5	UEK5		レーン5の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		4	UEK4		レーン4の予期しないK文字エラー・ステータス。	0x0	R
					この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		3	UEK3		レーン3の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に	0x0	R
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		

Rev. 0 — 116/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		2	UEK2		レーン2の予期しないK文字エラー・ステータス。 この制御は、レジスタ0x300のLINK_PAGE制御に	0x0	R
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		1	UEK1		レーン1の予期しないK文字エラー・ステータス。	0x0	R
					この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		0	UEK0		レーン 0 の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に	0x0	R
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
450	CODE CDD CVDVC		0005	1	エラー・カウント ≥ ETH [7:0] の値。		
k470	CODE_GRP_SYNC	7	CGS7		レーン 7 のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		6	CGS6		レーン6のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。	0x0	
		5	CGS5	1	同期が確立されました。 レーン 5 のコード・グループ同期ステータス。この		R
			CGS3		制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		K
				0	同期が失われました。		
				1	同期が確立されました。		
		4	CGS4		レーン 4 のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		3	CGS3		レーン3のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。		
			~~~	1	同期が確立されました。		
		2	CGS2		レーン 2 のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		1	CGS1		レーン1のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		R
					てページングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS0		レーン 0 のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		

Rev. 0 — 117/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x471	FRAME_SYNC	7	FS7		レーン 7 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		6	FS6		レーン 6 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ	0x0	R
					ングされます。		
				0	同期が失われました。		
		_		1	同期が確立されました。		_
		5	FS5		レーン 5 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		4	FS4		レーン 4 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		3	FS3		レーン3のフレーム同期ステータス。この制御は、	0x0	R
					レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		2	FS2		レーン 2 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	0x0	R
				0	同期が失われました。 同期が確立されました。		
		1	FS1	-	レーン1のフレーム同期ステータス。この制御は、	0x0	R
					レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。	OXO .	K
				0	同期が失われました。		
				1	同期が確立されました。		
		0	FS0		レーン 0 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ	0x0	R
					ングされます。		
				0	同期が失われました。		
0x472	GOOD CHECKSUM	7	CKS7	1	同期が確立されました。 レーン 7 の計算チェックサム・ステータス。この制	0x0	R
0x4/2	GOOD_CHECKSUM	,	CK3/		御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	OXO	K
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		6	CKS6		レーン 6 の計算チェックサム・ステータス。この制	0x0	R
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		5	CKS5		レーン 5 の計算チェックサム・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によって	0x0	R
					ページングされます。		
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		

Rev. 0 — 118/142 —

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		4	CKS4		レーン 4 の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x0	R
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		3	CKS3	1	レーン3の計算チェックサム・ステータス。この制	0x0	R
			CKSS		御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	UNU	K
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		2	CKS2		レーン 2 の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x0	R
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		1	CKS1		レーン 1 の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって	0x0	R
					ページングされます。		
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		0	CKS0		レーン 0 の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x0	R
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
0x473	INIT_LANE_SYNC	7	ILS7		レーン 7 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		6	ILS6		レーン 6 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		5	ILS5		レーン 5 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってペ	0x0	R
				0	ージングされます。 同期が失われました。		
				1	同期が確立されました。		
		4	ILS4	1	レーン4の初期レーン同期ステータス。この制御	0x0	R
			ILS (		は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	ONO	
				0	同期が失われました。		
				1	同期が確立されました。		
		3	ILS3		レーン 3 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		2	ILS2		レーン 2 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	ILS1		レーン 1 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。同期が確立されました。		
		0	ILS0		レーン 0 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。同期が確立されました。		
0x475	CTRLREG0	[7:4]	RESERVED	1	予備	0x0	R/W
		3	SOFTRST		QBD ソフト・リセット。アクティブ・ハイ同期リセット。すべてのハードウェアをパワー・オン状態にリセットします。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。	0x0	R/W
		2	FORCESYNCREQ		同期要求をアサートするためのアプリケーションからのコマンド。アクティブ・ハイ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		1	RESERVED		予備	0x0	R
		0	REPL_FRM_ENA		このレベル入力を設定すると、エラー時に受信されるフレームの置換がイネーブルされます。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	Ox1	R/W
0x476	CTRLREG1	[7:5]	RESERVED		予備	0x0	R
		4	QUAL_RDERR	0	デーブル不記載(NIT)エラーとランニング・ディスパリティ(RD)エラーが同時に発生したときのエラー・レポート動作。この制御は、レジスタのx300のLINK_PAGE制御によってページングされます。このビットは1に設定します。この信号は、ソフト・リセットにQBDが保持されている(レジスタ 0x475、ビット 3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。 NIT はRDエラーに影響しません。 NITエラーはRDエラーと同時にマスクします。	0x1	R/W
		[3:1]	RESERVED		予備	0x0	R/W
		0	FCHK_N	0	チェックサム計算方法。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット 3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。 JESD204B 規格セクション 8.3 の表 20 の規定に従い、リンク設定テーブル内の個々のフィールドを合計することにによってチェックサムが計算されます。 パックされたリンク設定フィールドを含むレジスタを合計することによってチェックサムが計算されます(レジスタ 0x450 からレジスタ 0x45A の合計、モジュロ 256)。	0x0	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x477	CTRLREG2	7	ILS_MODE	0	このビットを1に設定すると、データ・リンク層テスト・モードがイネーブルされます。CGS パターンの後には ILAS シーケンスが続きます。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットに QBD が保持されている(レジスタ 0x475、ビット3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。 ノーマル・モード。 CGS パターンの後には ILAS シーケンスが続きます。	0x0	R/W
		6	RESERVED		予備	0x0	R/W
		5	REPDATATEST		JTSPAT パターンを使用して繰返しデータ・テストをイネーブル。テストをイネーブルするには、このレジスタのピット 7 を 0 にする必要があります。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセット内に QBD が保持されている (レジスタ 0x475、ビット 3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x0	R/W
		4	QUETESTERR	0	キュー・テストのエラー・モード。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。この信号は、ソフト・リセットにQBD が保持されている(レジスタ 0x475、ビット3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。このビットが 0 のときは、複数レーン上での同時エラーが 1 つのエラーとしてレポートされます。このビットが 1 で REPDATATEST = 1 の時に選択さ	0x0	R/W
					れます。すべてのレーンから検出されたエラーがカウンタにトラップされ、SYNCOUTx±上に順番に信号、出力されます。		
		3	AR_ECNTR		エラー・カウンタの自動リセット。AR_ECNTR=1 の場合、SYNCOUTx±をアサートするエラー・カウンタは自動的に0にリセットされます。他のカウンタはいずれも影響を受けません。この制御は、レジスタ0x300のLINK_PAGE制御によってページングされます。この信号は、ソフト・リセットにQBDが保持されている(レジスタ0x475、ビット3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x0	R/W
-		[2:0]	RESERVED		予備	0x0	R
0x478	KVAL	[7:0]	KSYNC		ILAS 時の 4×K マルチフレーム数。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。この信号は、ソフト・リセットに QBD が保持されている(レジスタ 0x475、ビット 3)間にのみ設定し、なおかつ通常動作中は変更し ないようにする必要があります。	0x1	R/W
0x47C	ERRORTHRES	[7:0]	ЕТН		エラー・カウンタ閾値。これらのビットは、BD、NIT、または UEK エラーによる SYNCOUTx±エラーまたは IRQx 割込みが送信されたときにセットされます。この制御は、レジスタ 0x300 の LINK_PAGE制御によってページングされます。この信号は、ソフト・リセット内に QBD が保持されている(レジスタ 0x475、ビット 3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0xFF	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x47D	SYNC_ASSERT_	[7:3]	RESERVED		予備	0x0	R
	MASK	[2:0]	SYNC_ASSERT_ MASK		BD、NIT、および UEK エラー状態の SYNCOUTx± アサーション・イネーブル・マスク。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 BD、NIT、および UEK エラー状態の SYNCOUTx± アサーション・イネーブル・マスク (アクティブ・ハイ)。任意のレーンのエラー・カウンタがエラー 閾値数 ETH [7:0] に達して、なおかつ対応する SYNC_ASSERT_MASK ビットがセットされている場合は、SYNCOUTx±がアサートされます。マスク・ビットは以下のとおりです(他のエラー・カウント制御とエラー・カウンタに関しては、ビット・シーケンスが反転されます)。 ビット 2 = 異常ディスパリティ・エラー (BDE)。ビット 1 = テーブル不記載エラー (NIT)。	0x7	R/W
0x480	ECNT_CTRL0	[7:6]	RESERVED		予備	0x0	R
		[5:3]	ECNT_ENA0		レーン 0 のエラー・カウンタがイネーブルになります。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット 5 = 予期しない K 文字エラー(UEK)。 ビット 4 = テーブル不記載エラー(NIT)。 ビット 3 = 異常ディスパリティ・エラー(BDE)。	0x7	R/W
		[2:0]	ECNT_RST0		レーン 0 のエラー・カウンタをリセット。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット 2 = 異常ディスパリティ・エラー (BDE)。 ビット 1 = テーブル不記載エラー (NIT)。 ビット 0 = 予期しない K 文字エラー (UEK)。	0x7	R/W
0x481	ECNT_CTRL1	[7:6]	RESERVED		予備	0x0	R
		[5:3]	ECNT_ENA1		レーン1のエラー・カウンタがイネーブルになります。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット5=予期しない K 文字エラー (UEK)。 ビット4=テーブル不記載エラー (NIT)。 ビット3=異常ディスパリティ・エラー (BDE)。	0x7	R/W
		[2:0]	ECNT_RST1		レーン1のエラー・カウンタをリセット。この制御は、レジスタ 0x300の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット2=予期しないK文字エラー(UEK)。 ビット1=テーブル不記載エラー(NIT)。 ビット0=異常ディスパリティ・エラー(BDE)。	0x7	R/W
0x482	ECNT_CTRL2	[7:6]	RESERVED		予備	0x0	R
		[5:3]	ECNT_ENA2		レーン2のエラー・カウンタがイネーブルになります。この制御は、レジスタ0x300のLINK_PAGE制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット5=予期しないK文字エラー(UEK)。 ビット4=テーブル不記載エラー(NIT)。 ビット3=異常ディスパリティ・エラー(BDE)。	0x7	R/W

[2:0]   ECNT_RST2   レーン 2 のエラー・カウンタをリセット。この制 は、レジスタ 0x300 の LINK_PAGE 制御によって ージングされます。各レーンのカウンタのアドレ は以下のとおりです。 ビット 2 = 予期しない K 文字エラー(UEK)。 ビット 1 = テーブル不記載エラー(NIT)。 ビット 0 = 異常ディスパリティ・エラー(BDE)。 予備   [5:3]   ECNT_ENA3   レーン 3 のエラー・カウンタがイネーブルになり す。この制御は、レジスタ 0x300 の LINK_PAGE 御によってページングされます。各レーンのカウタのアドレスは以下のとおりです。 ビット 5 = 予期しない K 文字エラー(UEK)。 ビット 5 = デーブル不記載エラー(NIT)。 ビット 3 = 異常ディスパリティ・エラー(BDE)。 セット 3 = 異常ディスパリティ・エラー(BDE)。 ロット 3 = 異常ディスパリティ・エラー(BDE)。 ビット 2 = 予期しない K 文字エラー(UEK)。 ビット 1 = テーブル不記載エラー(NIT)。 ビット 9 = 異常ディスパリティ・エラー(BDE)。	。 のx0 ま制ン のx7 御ペス のx0	R/W R/W R/W
ECNT_CTRL3	のx0 ま制ンン のx7 制のx7 のx7	R/W
0x483       ECNT_CTRL3       [7:6]       RESERVED       予備         [5:3]       ECNT_ENA3       レーン 3 のエラー・カウンタがイネーブルになりす。この制御は、レジスタ 0x300 の LINK_PAGE 御によってページングされます。各レーンのカウタのアドレスは以下のとおりです。 ビット 5 = 予期しない K 文字エラー (UEK)。 ビット 4 = テーブル不記載エラー (NIT)。 ビット 3 = 異常ディスパリティ・エラー (BDE)。 レーン 3 のエラー・カウンタをリセット。この制は、レジスタ 0x300 の LINK_PAGE 制御によってージングされます。各レーンのカウンタのアドレは以下のとおりです。 ビット 2 = 予期しない K 文字エラー (UEK)。 ビット 1 = テーブル不記載エラー (NIT)。 ビット 0 = 異常ディスパリティ・エラー (BDE)。 「ビット 0 = 異常ディスパリティ・エラー (BDE)。 「デ備         0x484       ECNT_CTRL4       [7:6]       RESERVED       予備         0x484       ECNT_CTRL4       [7:6]       RESERVED       予備	のx0 ま制ンン のx7 制のx7 のx7	R/W
[5:3]   ECNT_ENA3   レーン 3 のエラー・カウンタがイネーブルになりす。この制御は、レジスタ 0x300 の LINK_PAGE 御によってページングされます。各レーンのカウタのアドレスは以下のとおりです。 ビット 5 = 予期しない K 文字エラー(UEK)。 ビット 3 = 異常ディスパリティ・エラー(BDE)。 「ジット 3 = 異常ディスパリティ・エラー(BDE)。 「ジット 3 = 異常ディスパリティ・エラー(BDE)。 「ジット 3 = 異常ディスパリティ・エラー(BDE)。 「ジット 3 のエラー・カウンタをリセット。この制は、レジスタ 0x300 の LINK_PAGE 制御によってージングされます。各レーンのカウンタのアドレは以下のとおりです。 ビット 2 = 予期しない K 文字エラー(UEK)。 ビット 1 = テーブル不記載エラー(NIT)。 ビット 0 = 異常ディスパリティ・エラー(BDE)。 「ジット 0 = 異常ディスパリティ・エラー(BDE)。 「ジット 0 = 異常ディスパリティ・エラー(BDE)。 「ジット 0 = 異常ディスパリティ・エラー(BDE)。	ま制ン 。 御ペス のx7	R/W
す。この制御は、レジスタ 0x300 の LINK_PAGE   御によってページングされます。各レーンのカウタのアドレスは以下のとおりです。   ビット 5 = 予期しない K 文字エラー (UEK) 。   ビット 4 = アーブル不記載エラー (NIT) 。   ビット 3 = 異常ディスパリティ・エラー (BDE) 。   「ビット 3 = 異常ディスパリティ・エラー (BDE) 。   レーン 3 のエラー・カウンタをリセット。この制 は、レジスタ 0x300 の LINK_PAGE 制御によって ージングされます。各レーンのカウンタのアドレは以下のとおりです。   ビット 2 = 予期しない K 文字エラー (UEK) 。   ビット 2 = 予期しない K 文字エラー (NIT) 。   ビット 0 = 異常ディスパリティ・エラー (BDE) 。   ビット 0 = 異常ディスパリティ・エラー (BDE) 。   「ア・6	。 御 ス のx7	R/W
ビット4=デーブル不記載エラー (NIT) 。   ビット3=異常ディスパリティ・エラー (BDE) 。   「ビット3=異常ディスパリティ・エラー (BDE) 。   「ビット3=異常ディスパリティ・エラー (BDE) 。   「レーン3のエラー・カウンタをリセット。この制は、レジスタ 0x300の LINK_PAGE 制御によって ージングされます。各レーンのカウンタのアドレは以下のとおりです。   ビット2=予期しない K 文字エラー (UEK) 。   ビット1=デーブル不記載エラー (NIT) 。   ビット0=異常ディスパリティ・エラー (BDE) 。   「ア・6	御 Ox7 ペ ス Ox0	
[2:0]   ECNT_RST3	御 Ox7 ペ ス Ox0	
は、レジスタ 0x300 の LINK_PAGE 制御によって ージングされます。各レーンのカウンタのアドレ は以下のとおりです。 ビット 2 = 予期しない K 文字エラー (UEK) 。 ビット 1 = テーブル不記載エラー (NIT) 。 ビット 0 = 異常ディスパリティ・エラー (BDE) 。  0x484	0x0	
0x484     ECNT_CTRL4     [7:6] RESERVED     予備       [5:3] ECNT_ENA4     レーン4のエラー・カウンタがイネーブルになり	0x0	R
0x484     ECNT_CTRL4     [7:6]     RESERVED     予備       [5:3]     ECNT_ENA4     レーン4のエラー・カウンタがイネーブルになり	0x0	R
0x484       ECNT_CTRL4       [7:6]       RESERVED       予備         [5:3]       ECNT_ENA4       レーン4のエラー・カウンタがイネーブルになり	0x0	R
[5:3] ECNT_ENA4 レーン4のエラー・カウンタがイネーブルになり		K
	主 0x7	R/W
### (ローンのカウタのアドレスは以下のとおりです。	制	
ビット5=予期しない K 文字エラー (UEK)。         ビット4=テーブル不記載エラー (NIT)。         ビット3=異常ディスパリティ・エラー (BDE)。	٥	
[2:0] ECNT_RST4	~	R/W
ビット1=テーブル不記載エラー (NIT)。		
ビット0=異常ディスパリティ・エラー (BDE) a		
0x485 ECNT_CTRL5 [7:6] RESERVED 予備	0x0	R
[5:3] ECNT_ENA5	制 ン	R/W
[2:0] ECNT_RST5	ペス	R/W
0x486     ECNT_CTRL6     [7:6]     RESERVED     予備	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[5:3]	ECNT_ENA6		レーン6のエラー・カウンタがイネーブルになります。この制御は、レジスタ0x300のLINK_PAGE制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット5=予期しないK文字エラー(UEK)。 ビット4=テーブル不記載エラー(NIT)。 ビット3=異常ディスパリティ・エラー(BDE)。	0x7	R/W
		[2:0]	ECNT_RST6		レーン 6 のエラー・カウンタをリセット。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット 2 = 予期しない K 文字エラー (UEK)。 ビット 1 = テーブル不記載エラー (NIT)。 ビット 0 = 異常ディスパリティ・エラー (BDE)。	0x7	R/W
0x487	ECNT_CTRL7	[7:6]	RESERVED		予備	0x0	R
		[5:3]	ECNT_ENA7		レーン 7 のエラー・カウンタがイネーブルになります。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット 5 = 予期しない K 文字エラー (UEK)。 ビット 4 = テーブル不記載エラー (NIT)。 ビット 3 = 異常ディスパリティ・エラー (BDE)。	0x7	R/W
		[2:0]	ECNT_RST7		レーン 7 のエラー・カウンタをリセット。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。各レーンのカウンタのアドレスは以下のとおりです。 ビット 2 = 予期しない K 文字エラー (UEK)。 ビット 1 = テーブル不記載エラー (NIT)。 ビット 0 = 異常ディスパリティ・エラー (BDE)。	0x7	R/W
0x488	ECNT_TCH0	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH0		レーン 0 のエラー・カウンタの最終カウント数保持をイネーブル。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達すると、そのカウンタはユーザがカウンタをリセットするまで最終値 0xFF を保持します。セットしない場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。ビット 2 = 予期しない K 文字エラー(UEK)。ビット 1 = テーブル不記載エラー(NIT)。ビット 0 = 異常ディスパリティ・エラー(BDE)。この信号は、ソフト・リセットに QBD が保持されている(レジスタ 0x475、ビット 3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x7	R/W
0x489	ECNT_TCH1	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH1		レーン1のエラー・カウンタの最終カウント数保持をイネーブル。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達すると、そのカウンタはユーザがカウンタをリセットするまで最終値 0xFF を保持します。セットしない場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。ビット 2 = 予期しない K 文字エラー(UEK)。ビット1 = テーブル不記載エラー(NIT)。	0x7	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
					ビット0=異常ディスパリティ・エラー(BDE)。		
					この信号は、ソフト・リセットに QBD が保持されて		
					いる (レジスタ 0x475、ビット3) 間にのみ設定し、		
					なおかつ通常動作中は変更しないようにする必要が		
0.404	EGNE EGUA	[7, 2]	DEGERVER		あります。	0.0	- P
0x48A	ECNT_TCH2	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH2		レーン2のエラー・カウンタの最終カウント数保持 をイネーブル。この制御は、レジスタ 0x300 の	0x7	R/W
					LINK PAGE 制御によってページングされます。セ		
					ットすると、指定カウンタが最終カウント値に達す		
					ると、そのカウンタはユーザがカウンタをリセット		
					するまで最終値 0xFF を保持します。セットしない		
					場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。		
					ビット $2$ = 予期しない K 文字エラー (UEK)。		
					ビット1=テーブル不記載エラー(NIT)。		
					ビット 0 = 異常ディスパリティ・エラー (BDE)。		
					この信号は、ソフト・リセットに QBD が保持されて		
					いる (レジスタ 0x475、ビット3) 間にのみ設定し、		
					なおかつ通常動作中は変更しないようにする必要が		
					あります。		
0x48B	ECNT_TCH3	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH3		レーン3のエラー・カウンタの最終カウント数保持	0x7	R/W
					をイネーブル。この制御は、レジスタ 0x300 の LINK PAGE 制御によってページングされます。セ		
					ットすると、指定カウンタが最終カウント値に達す		
					ると、そのカウンタはユーザがカウンタをリセット		
					するまで最終値 0xFF を保持します。セットしない		
					場合、指定カウンタはロールオーバーします。各レ		
					ーンのカウンタのアドレスは以下のとおりです。		
					ビット2=予期しない K 文字エラー (UEK)。 ビット1=テーブル不記載エラー (NIT)。		
					ビット0=異常ディスパリティ・エラー(BDE)。		
					この信号は、ソフト・リセットに OBD が保持されて		
					いる (レジスタ 0x475、ビット3) 間にのみ設定し、		
					なおかつ通常動作中は変更しないようにする必要が		
					あります。		
0x48C	ECNT_TCH4	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH4		レーン4のエラー・カウンタの最終カウント数保持	0x7	R/W
					をイネーブル。この制御は、レジスタ 0x300 の		
					LINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達す		
					ると、そのカウンタはユーザがカウンタをリセット		
					するまで最終値 0xFF を保持します。セットしない		
					場合、指定カウンタはロールオーバーします。各レ		
					ーンのカウンタのアドレスは以下のとおりです。		
					ビット2=予期しないK文字エラー(UEK)。		
					ビット1=テーブル不記載エラー(NIT)。		
					ビット0=異常ディスパリティ・エラー(BDE)。		
					この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット3) 間にのみ設定し、		
					なおかつ通常動作中は変更しないようにする必要が		
	1				あります。		1

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x48D	ECNT_TCH5	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH5		レーン 5 のエラー・カウンタの最終カウント数保持をイネーブル。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達すると、そのカウンタはユーザがカウンタをリセットするまで最終値 0xFF を保持します。セットしない場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。ビット 2 = 予期しない K 文字エラー(UEK)。ビット 1 = テーブル不記載エラー(NIT)。ビット 0 = 異常ディスパリティ・エラー(BDE)。この信号は、ソフト・リセットに QBD が保持されている(レジスタ 0x475、ビット 3)間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x7	R/W
0x48E	ECNT_TCH6	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH6		レーン6のエラー・カウンタの最終カウント数保持をイネーブル。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達すると、そのカウンタはユーザがカウンタをリセットするまで最終値 0xFF を保持します。セットしない場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー (UEK)。ビット1=アーブル不記載エラー (NIT)。ビット0=異常ディスパリティ・エラー (BDE)。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x7	R/W
0x48F	ECNT_TCH7	[7:3]	RESERVED		予備	0x0	R
		[2:0]	ECNT_TCH7		レーン 7 のエラー・カウンタの最終カウント数保持をイネーブル。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。セットすると、指定カウンタが最終カウント値に達すると、そのカウンタはユーザがカウンタをリセットするまで最終値 0xFF を保持します。セットしない場合、指定カウンタはロールオーバーします。各レーンのカウンタのアドレスは以下のとおりです。ビット 2 = 予期しない K 文字エラー (UEK)。ビット 1 = テーブル不記載エラー (NIT)。ビット 0 = 異常ディスパリティ・エラー (BDE)。この信号は、ソフト・リセットに QBD が保持されている (レジスタ 0x475、ビット 3) 間にのみ設定し、なおかつ通常動作中は変更しないようにする必要があります。	0x7	R/W
0x490	ECNT_STAT0	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA0		この出力は、レーン 0 がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[2:0]	ECNT_TCR0		レーン 0 のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを 1 に設定します。 ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット 2 = 予期しない K 文字エラー(UEK)。ビット 1 = テーブル不記載エラー(NIT)。ビット 0 = 異常ディスパリティ・エラー(BDE)。	0x0	R
0x491	ECNT_STAT1	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA1		この出力は、レーン 1 がイネーブルされているかどうかを示します。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。	0x0	R
		[2:0]	ECNT_TCR1		レーン1のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。	0x0	R
0x492	ECNT_STAT2	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA2		この出力は、レーン 2 がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		[2:0]	ECNT_TCR2		レーン2のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。	0x0	R
0x493	ECNT_STAT3	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA3		この出力は、レーン3がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[2:0]	ECNT_TCR3		レーン3のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。 ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。	0x0	R
0x494	ECNT_STAT4	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA4		この出力は、レーン4がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		[2:0]	ECNT_TCR4		レーン4のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。 ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。	0x0	R
0x495	ECNT_STAT5	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA5		この出力は、レーン 5 がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		[2:0]	ECNT_TCR5		レーン 5 のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。ECNT_TCHx がセットされている場合、対応カウンタの最終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。ビット0=異常ディスパリティ・エラー(BDE)。	0x0	R
0x496	ECNT_STAT6	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA6		この出力は、レーン 6 がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		[2:0]	ECNT_TCR6		レーン6のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを1に設定します。ECNT_TCHx がセットされている場合、対応カウンタの展終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しないK文字エラー(UEK)。ビット1=テーブル不記載エラー(NIT)。	0x0	R
					ビット0=異常ディスパリティ・エラー(BDE)。		
)x497	ECNT_STAT7	[7:4]	RESERVED		予備	0x0	R
		3	LANE_ENA7		この出力は、レーン 7 がイネーブルされているかど うかを示します。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
		[2:0]	ECNT_TCR7		レーン 7 のエラー・カウンタの最終カウント値到達インジケータ。この制御は、レジスタ 0x300 のLINK_PAGE 制御によってページングされます。対応するカウンタが最終カウント値 0xFF に達したら、これらのビットを 1 に設定します。 ECNT_TCHx がセットされている場合、対応カウンタの無終カウント値はユーザによってリセットされるまで保持されます。セットされていない場合は、カウンタがロールオーバーしてカウントを継続します。各レーンのカウンタのアドレスは以下のとおりです。ビット2=予期しない K 文字エラー (UEK)。	0x0	R
					ビット1=テーブル不記載エラー (NIT)。 ビット0=異常ディスパリティ・エラー (BDE)。		
0x4B0	LINK_STATUS0	7	BDE0	0	レーン 0 の異常ディスパリティ・エラー・ステータ ス。この制御は、レジスタ 0x300 の LINK_PAGE 制 御によってページングされます。 エラー・カウント < ETH [7:0] の値。 エラー・カウント > ETH [7:0] の値。	0x0	R
		6	NITO	0	レーン 0 のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 エラー・カウント < ETH [7:0] の値。 エラー・カウント > ETH [7:0] の値。	0x0	R
		5	UEK0	0	レーン 0 の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。 エラー・カウント < ETH [7:0] の値。 エラー・カウント ≥ ETH [7:0] の値。	0x0	R
		4	ILD0	0	レーン 0 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。 スキュー除去に失敗しました。 スキューが除去されました。	0x0	R
		3	ILS0	0	レーン 0 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	ージングされます。 同期が失われました。 同期が確立されました。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		2	CKS0		レーン 0 の計算チェックサム・ステータス。この制	0x0	R
					御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。		
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		1	FS0		レーン0のフレーム同期ステータス。この制御は、	0x0	R
					レジスタ 0x300 の LINK_PAGE 制御によってページ		
					ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS0		レーン0のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。		
4D.1	I INVESTMENT OF	7	PDE1	1	同期が確立されました。	0.0	D
x4B1	LINK_STATUS1	7	BDE1		レーン1の異常ディスパリティ・エラー・ステータス。この制御は、レジスタ0x300のLINK_PAGE制	0x0	R
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		6	NIT1		レーン1のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		5	UEK1		レーン1の予期しない K 文字エラー・ステータス。	0x0	R
					この制御は、レジスタ 0x300 の LINK_PAGE 制御に		
				0	よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
			W D 1	1	エラー・カウント ≥ ETH [7:0] の値。	0.0	
		4	ILD1		レーン 1 のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK PAGE 制御によっ	0x0	R
					てページングされます。		
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		3	ILS1		レーン1の初期レーン同期ステータス。この制御	0x0	R
					は、レジスタ 0x300 の LINK_PAGE 制御によってペ		
					ージングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		2	CKS1		レーン1の計算チェックサム・ステータス。この制	0x0	R
					御は、レジスタ 0x300 の LINK_PAGE 制御によって		
				0	ページングされます。		
				0	チェックサムが正しくありません。		
		1	チェックサムは正常です。 レーン1のフレーム同期ステータス。この制御は、	0.0	n		
		1	FS1		レーン I のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK PAGE 制御によってページ	0x0	R
					ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS1		レーン1のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。		
			1	1	同期が確立されました。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x4B2	LINK_STATUS2	7	BDE2		レーン 2 の異常ディスパリティ・エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。		
		6	NIT2	1	エラー・カウント ≥ ETH [7:0] の値。	0x0	R
		0	NI12		レーン 2 のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	OXO	K
				0	エラー・カウント < ETH [7:0] の値。 エラー・カウント ≥ ETH [7:0] の値。		
		5	UEK2	1	レーン 2 の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に	0x0	R
				0	よってページングされます。 エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント $\geq$ ETH [7:0] の値。 エラー・カウント $\geq$ ETH [7:0] の値。		
		4	ILD2	1	レーン2のレーン間スキュー除去ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ	0x0	R
				0	てページングされます。 スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		3	ILS2		レーン2の初期レーン同期ステータス。この制御は、レジスタ 0x300の LINK_PAGE 制御によってページングされます。	0x0	R
				0	同期が失われました。		
				1	同期が確立されました。		
		2	CKS2		レーン2の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x0	R
				0	チェックサムが正しくありません。 チェックサムは正常です。		
		1	FS2		レーン 2 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ	0x0	R
				0	ングされます。 同期が失われました。		
				1	同期が確立されました。		
		0	CGS2		レーン2のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ	0x0	R
				0	てページングされます。 同期が失われました。		
				1	同期が確立されました。		
0x4B3	LINK_STATUS3	7	BDE3		レーン 3 の異常ディスパリティ・エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		6	NIT3		レーン3のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300の LINK_PAGE 制御によってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		5	UEK3		レーン3の予期しないK文字エラー・ステータス。 この制御は、レジスタのx300のLINK_PAGE制御に よってページングされます。	0x0	R
				0	エラー・カウント < ETH [7:0] の値。 エラー・カウント ≥ ETH [7:0] の値。		
		I			/ // / * 「 こむIII [/.O] */胆。	1	

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		4	ILD3		レーン3のレーン間スキュー除去ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。		
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		3	ILS3		レーン3の初期レーン同期ステータス。この制御	0x0	R
					は、レジスタ 0x300 の LINK_PAGE 制御によってペ		
					ージングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		2	CKS3		レーン3の計算チェックサム・ステータス。この制	0x0	R
					御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。		
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		1	FS3	1	レーン3のフレーム同期ステータス。この制御は、	0x0	R
		•	155		レジスタ 0x300 の LINK_PAGE 制御によってページ	OAO	
					ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS3		レーン3のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
				0	てページングされます。		
				0	同期が失われました。 同期が確立されました。		
x4B4	LINIZ CTATUCA	7	BDE4	1		0x0	R
X4D4	LINK_STATUS4	'	DDE4		レーン4の異常ディスパリティ・エラー・ステータス。この制御は、レジスタ0x300のLINK_PAGE制	UXU	K
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		6	NIT4		レーン4のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
			TIENZ 4	1	エラー・カウント ≥ ETH [7:0] の値。	0.0	D.
		5	UEK4		レーン 4 の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK PAGE 制御に	0x0	R
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		4	ILD4		レーン4のレーン間スキュー除去ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	スキュー除去に失敗しました。		
		3	ILS4	1	スキューが除去されました。 レーン4の初期レーン同期ステータス。この制御	0x0	R
		3	ILS4		は、レジスタ 0x300 の LINK PAGE 制御によってペ	OXO	K
					ージングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		2	CKS4		レーン4の計算チェックサム・ステータス。この制	0x0	R
					御は、レジスタ 0x300 の LINK_PAGE 制御によって		
					ページングされます。		
				0	チェックサムが正しくありません。		
			İ	1	チェックサムは正常です。	1	

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	FS4		レーン4のフレーム同期ステータス。この制御は、	0x0	R
					レジスタ 0x300 の LINK_PAGE 制御によってページ		
					ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS4		レーン4のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
x4B5	LINK_STATUS5	7	BDE5		レーン 5 の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制		
					御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		6	NIT5		レーン5のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		5	UEK5		レーン 5 の予期しない K 文字エラー・ステータス。	0x0	R
					この制御は、レジスタ 0x300 の LINK_PAGE 制御に		
					よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。	1	
		4	ILD5		レーン 5 のレーン間スキュー除去ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。		
				0			
					スキュー除去に失敗しました。		
				1	スキューが除去されました。	-	
		3	ILS5		レーン5の初期レーン同期ステータス。この制御	0x0	R
					は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0			
					同期が失われました。		
				1	同期が確立されました。	-	
		2	CKS5		レーン 5 の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK PAGE 制御によって	0x0	R
					一 ページングされます。		
				0	チェックサムが正しくありません。		
		-	Fac	1	チェックサムは正常です。	0.0	D.
		1	FS5		レーン 5 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ	0x0	R
					ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CORE	1		0.0	R
		0	CGS5		レーン5のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ	0x0	K
					でページングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
4B6	LINE CTATUCE	7	BDE6	1	レーン6の異常ディスパリティ・エラー・ステータ	0x0	R
4D0	LINK_STATUS6	/	DDE0		レーン 6 の異常アイスパリアイ・エフー・スアータ ス。この制御は、レジスタ 0x300 の LINK_PAGE 制	UXU	K
					す。この前頃は、レンスタ 0x300 の LINK_PAGE 前 御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
					エラー・カウント < ETH [7:0] の値。 エラー・カウント ≥ ETH [7:0] の値。		
				1	エノー・ルワント Z EIH [/:U] の他。		

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		6	NIT6		レーン 6 のテーブル不記載エラー・ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によ	0x0	R
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント≥ETH [7:0] の値。		
		5	UEK6		レーン6の予期しないK文字エラー・ステータス。	0x0	R
					この制御は、レジスタ 0x300 の LINK_PAGE 制御に よってページングされます。		
				0	エラー・カウント < ETH 「7:0〕 の値。		
				1	エラー・カウント $\geq$ ETH [7:0] の値。		
		4	ILD6		レーン6のレーン間スキュー除去ステータス。この	0x0	R
			ILD0		制御は、レジスタ 0x300 の LINK_PAGE 制御によっ	OAO	I.
					てページングされます。		
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。		
		3	ILS6		レーン6の初期レーン同期ステータス。この制御	0x0	R
					は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		2	CKS6		レーン6の計算チェックサム・ステータス。この制	0x0	R
		-			御は、レジスタ 0x300 の LINK_PAGE 制御によって	0.10	
					ページングされます。		
				0	チェックサムが正しくありません。		
				1	チェックサムは正常です。		
		1	FS6		レーン6のフレーム同期ステータス。この制御は、	0x0	R
					レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
		0	CGS6		レーン6のコード・グループ同期ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	同期が失われました。		
				1	同期が確立されました。		
0x4B7	LINK_STATUS7	7	BDE7		レーン 7 の異常ディスパリティ・エラー・ステータ	0x0	R
					ス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		6	NIT7		レーン7のテーブル不記載エラー・ステータス。こ	0x0	R
					の制御は、レジスタ 0x300 の LINK_PAGE 制御によ		
					ってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		5	UEK7		レーン 7 の予期しない K 文字エラー・ステータス。 この制御は、レジスタ 0x300 の LINK_PAGE 制御に	0x0	R
					この制御は、レンスタ 0x300 の LINK_PAGE 制御に よってページングされます。		
				0	エラー・カウント < ETH [7:0] の値。		
				1	エラー・カウント ≥ ETH [7:0] の値。		
		4	ILD7		レーン7のレーン間スキュー除去ステータス。この	0x0	R
					制御は、レジスタ 0x300 の LINK_PAGE 制御によっ		
					てページングされます。		
				0	スキュー除去に失敗しました。		
				1	スキューが除去されました。	1	

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		3	ILS7	0	レーン 7 の初期レーン同期ステータス。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。 同期が失われました。	0x0	R
				1	同期が確立されました。		
		2	CKS7	0	レーン7の計算チェックサム・ステータス。この制 御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。 チェックサムが正しくありません。 チェックサムは正常です。	0x0	R
		1	FS7	0	レーン 7 のフレーム同期ステータス。この制御は、 レジスタ 0x300 の LINK_PAGE 制御によってページ ングされます。 同期が失われました。 同期が確立されました。	0x0	R
		0	CGS7	0	レーン 7 のコード・グループ同期ステータス。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によっ てページングされます。 同期が失われました。 同期が確立されました。	0x0	R
0x4B8	JESD_IRQ_ENABLEA	7	EN_BDE		異常ディスパリティ・エラー・カウンタ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		6	EN_NIT		テーブル不記載エラー・カウンタ。この制御は、レ ジスタ 0x300 の LINK_PAGE 制御によってページン グされます。	0x0	R/W
		5	EN_UEK		予期しない K 文字エラー・カウンタ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		4	EN_ILD		レーン間スキュー除去。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされ ます。	0x0	R/W
		3	EN_ILS		初期レーン同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		2	EN_CKS		正常チェックサム。このビットは2個のチェックサムを比較します。すなわち、トランスミッタがILAS 時にリンクを介して送信するチェックサムと、トランスミッタがリンクを介して送信したILAS データからレシーバーが計算するチェックサムです。チェックサム IRQ が確認するデータはトランスミッタが送信するデータだけで、レジスタ0x45Dに設定されたチェックサムは確認しません。この制御は、レジスタ0x300のLINK_PAGE制御によってページングされます。	0x0	R/W
		1	EN_FS		フレーム同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		0	EN_CGS		コード・グループ同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされ ます。	0x0	R/W
	+	[7:1]	RESERVED		予備	+	

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		0	EN_ILAS		構成ミスマッチ (レーン 0 のみをチェック)。 ILAS IRQ は、レシーバーが取得した 2 セットの ILAS データを比較します。最初のデータ・セットは、トランスミッタが JESD204B リンクを介して送信する ILAS データです。もう 1 つのデータ・セットは、SPI を介してレシーバー内に設定される ILAS データです(レジスタ 0x450~レジスタ 0x45D)。これらのどちらかのデータに違いがあると、IRQ がトリガされます。チェックサムを含むすべての ILAS データが比較されます。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
Ox4BA	JESD_IRQ_STATUSA	7	IRQ_BDE		異常ディスパリティ・エラー・カウンタ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		6	IRQ_NIT		テーブル不記載エラー・カウンタ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		5	IRQ_UEK		予期しない K 文字エラー・カウンタ。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		4	IRQ_ILD		レーン間スキュー除去。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされ ます。	0x0	R/W
		3	IRQ_ILS		初期レーン同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		2	IRQ_CKS		正常チェックサム。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		1	IRQ_FS		フレーム同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされます。	0x0	R/W
		0	IRQ_CGS		コード・グループ同期。この制御は、レジスタ 0x300 の LINK_PAGE 制御によってページングされ ます。	0x0	R/W
)x4BB	JESD_IRQ_STATUSB	[7:1]	RESERVED		予備	0x0	R
		0	IRQ_ILAS		構成ミスマッチ (レーン 0 のみをチェック)。この 制御は、レジスタ 0x300 の LINK_PAGE 制御によって ページングされます。	0x0	R/W
0x4BC	IRQ_OUTPUT_MUX_JES	[7:1]	RESERVED		予備	0x0	R
	D	0	MUX_JESD_IRQ	0	どの IRQ ピンを JESD204B IRQx ソースに接続する かを選択します。 IRQ トリガ信号を IRQ0 ピンに送ります。 IRQ トリガ信号を IRQ1 ピンに送ります。	0x0	R/W
0x580	BE_SOFT_OFF_ GAIN_CTRL	7	BE_SOFT_OFF_ GAIN_EN		ソフト・オフ/オンを使用するには1にする必要があります。この制御は、レジスタ 0x008 のMAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		[6:3]	RESERVED		予備	0x0	R
		[2:0]	BE_GAIN_RAMP_ RATE		ランプ・レートを設定します。ゲインは、2 (CODE+8) DAC クロック周期の間に、32 ステップで 0 から 1 (または 1 から 0) にランプします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
0x581	BE_SOFT_OFF_ ENABLE	7	ENA_SHORT_ PAERR_SOFTOFF		ショートPA エラー・ソフト・オフをイネーブルします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x1	R/W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		6	ENA_LONG_ PAERR_SOFTOFF		ロング PA エラー・ソフト・オフをイネーブルします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x1	R/W
		[5:4]	RESERVED		予備	0x0	R
		3	ENA_JESD_ERR_ SOFTOFF		JESD204B 側エラー・ソフト・オフをイネーブルします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		2	ROTATE_SOFT_ OFF_EN		1 に設定すると、同期ロジックのローテーションが DAC 出力ソフト・オフをトリガします。レジスタ 0x03B のビット 0 もハイでなければなりません。こ の制御は、レジスタ 0x008 の MAINDAC_PAGE 制御 によってページングされます。	0x1	R/W
		1	TXEN_SOFT_OFF_EN		1 に設定すると、TXENx の立下がりエッジが DAC 出力ソフト・オフをトリガします。この制御は、レ ジスタ 0x008 の MAINDAC_PAGE 制御によってペ ージングされます。	0x1	R/W
		0	SPI_SOFT_OFF_EN		ゲイン 1 のときにソフト・オフを強制します。この 制御は、レジスタ 0x008 の MAINDAC_PAGE 制御 によってページングされます。	0x0	R/W
0x582	BE_SOFT_ON_ ENABLE	7	SPI_SOFT_ON_EN		ゲイン 0 のときにソフト・オンを強制します。この 制御は、レジスタ 0x008 の MAINDAC_PAGE 制御 によってページングされます。	0x0	R/W
		6	LONG_LEVEL_ SOFTON_EN		このビットを1に設定すると、ロング・レベル・ソフト・オンがイネーブルになります。この制御は、レジスタ0x008のMAINDAC_PAGE制御によってページングされます。	0x1	R/W
		[5:0]	RESERVED		予備	0x0	R/W
0x583	LONG_PA_THRES_ LSB	[7:0]	LONG_PA_ THRESHOLD[7:0]		比較のための長平均電力閾値。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
0x584	LONG_PA_THRES_MSB	[7:5]	RESERVED		予備	0x0	R
		[4:0]	LONG_PA_ THRESHOLD[12:8]		比較のための長平均電力閾値。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
0x585	LONG_PA_CONTROL	7	LONG_PA_ENABLE		長平均による電力計算とエラー検出をイネーブルします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		[6:4]	RESERVED		予備	0x0	R
		[3:0]	LONG_PA_AVG_ TIME		長PA 平均の時間を設定します。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。平均時間 = 29 + LONG_PA_AVG_TIME (PA クロック周期)。PA クロック周期は次式により計算します。メイン・インターポレーション >1× の場合は、PA クロック周期 = 4×メイン・インターポレーション × DAC クロック周期。チャンネル・インターポレーション >1× の場合は、PA クロック周期 = 8×メイン・インターポレーション×DAC クロック周期。8×メイン・インターポレーション×DAC クロック周期。それ以外の場合、PA クロック周期。32×DAC クロック周期。	0x0	R/W
0x586	LONG_PA_POWER_LS B	[7:0]	LONG_PA_ POWER[7:0]		長平均電力リードバック。データ・バスで検出された電力 = 12 + Q2。データ・バス計算で使用するのは、1 および Q データ・バス・サンブルの上位 6 ビットだけです。この制御は、レジスタ 0x008 のMAINDAC_PAGE 制御によってページングされます。	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x587	LONG_PA_POWER_MS	[7:5]	RESERVED		予備	0x0	R
	В	[4:0]	LONG_PA_ POWER[12:8]		長平均電力リードバック。データ・バスで検出された電力 = I2 + Q2。データ・バス計算で使用するのは、I および Q データ・バス・サンプルの上位 6 ビットだけです。この制御は、レジスタ 0x008 のMAINDAC_PAGE 制御によってページングされます。	0x0	R
0x588	SHORT_PA_THRES_LS B	[7:0]	SHORT_PA_ THRESHOLD[7:0]		比較のための短平均電力閾値。この制御は、レジスタ 0x008の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
0x589	SHORT_PA_THRES_MS	[7:5]	RESERVED		予備	0x0	R
	В	[4:0]	SHORT_PA_ THRESHOLD[12:8]		比較のための短平均電力関値。この制御は、レジス タ 0x008 の MAINDAC_PAGE 制御によってページ ングされます。	0x0	R/W
0x58A	SHORT_PA_ CONTROL	7	SHORT_PA_ENABLE		短平均による電力計算とエラー検出をイネーブルします。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		[6:2]	RESERVED		予備	0x0	R
		[1:0]	SHORT_PA_AVG_ TIME		短 PA 平均の時間を設定します。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。平均時間 = 2 ^{SHORT_PA_AVG_TIME} (PA クロック周期)。PA クロック周期は次式により計算します。 メイン・インターポレーション >1× の場合は、PA クロック周期 = 4× メイン・インターポレーション× DAC クロック周期。 チャンネル・インターポレーション >1× の場合は、PA クロック周期 = 8× メイン・インターポレーション× DAC クロック周期 = 8× メイン・インターポレーション× DAC クロック周期。 それ以外の場合、PA クロック周期 = 32× DAC クロ	0x0	R/W
0x58B	SHORT_PA_POWER_LSB	[7:0]	SHORT_PA_ POWER[7:0]		ック周期。 短平均電力リードバック。データ・バスで検出され た電力 = I2 + Q2。データ・バス計算で使用するの は、I および Q データ・バス・サンプルの上位 6 ビ ットだけです。この制御は、レジスタ 0x008 の MAINDAC PAGE 制御によってページングされま	0x0	R
					す。		
0x58C	SHORT_PA_POWER_MS	[7:5]	RESERVED		予備	0x0	R
	В	[4:0]	SHORT_PA_ POWER[12:8]		短平均電力リードバック。データ・バスで検出された電力 = I2 + Q2。データ・バス計算で使用するのは、I および Q データ・バス・サンプルの上位 6 ビットだけです。この制御は、レジスタ 0x008 のMAINDAC_PAGE 制御によってページングされます。	0x0	R
0x58D	TXEN_SM_0	[7:1]	RESERVED		予備	0x1	R/W
		0	ENA_TXENSM		TXEN ステート・マシンをイネーブルします。この 制御は、レジスタ 0x008 の MAINDAC_PAGE 制御 によってページングされます。	0x0	R/W
0x596	BLANKING_CTRL	[7:4]	RESERVED		予備	0x0	R
		3	SPI_TXEN		ENA_SPI_TXEN (このレジスタのビット2) =1の場合、このレジスタの値が TXENx ステータスの値です。この制御は、レジスタ 0x008 の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		2	ENA_SPI_TXEN		このビットを1に設定することにより、SPIを介してTXENx 制御をイネーブルします。この制御は、レジスタ0x008の MAINDAC_PAGE 制御によってページングされます。	0x0	R/W
		[1:0]	RESERVED		予備	0x0	R

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x597	JESD_PA_INT0	[7:0]	JESD_PA_INT_ CNTRL[7:0]		各ビットが JESD204B PA 割込みをイネーブルしま	0x0	R/W
			CNTRL[7.0]		す。		
					ビット8= CGS。 ビット7= フレーム同期。		
					ビット 6 = 正常チェックサム。		
					ビット5=初期レーン同期。		
					ビット4=レーン間スキュー除去。		
					ビット3=異常ディスパリティ・エラー・カウン		
					夕。		
					ビット2=NITエラー・カウンタ。		
					ビット1=UEKエラー・カウンタ。		
					ビット0=レーン FIFO のオーバーフローまたはア		
0.500	TEGE DA DATE	(7.4)	DEGEDY ED		ンダーフロー。	0.0	
0x598	JESD_PA_INT1	[7:1]	RESERVED		予備	0x0	R
		0	JESD_PA_INT_ CNTRL[8]		各ビットが JESD204B PA 割込みをイネーブルします。	0x0	R/W
			22.22.2[0]		^{7 °} ビット 8 = CGS。		
					ビット7=フレーム同期。		
					ビット6=正常チェックサム。		
					ビット5=初期レーン同期。		
					ビット4=レーン間スキュー除去。		
					ビット3=異常ディスパリティ・エラー・カウン		
					タ。		
					ビット2=NITエラー・カウンタ。		
					ビット1=UEKエラー・カウンタ。		
					ビット 0 = レーン FIFO のオーバーフローまたはア		
0.500	THEN THE LIGHT COMPLE	(7.4)	n EGERT IED		ンダーフロー。	0.0	
0x599	TXEN_FLUSH_CTRL0	[7:1]	RESERVED		予備	0x0	R
		0	SPI_FLUSH_EN		データパス・フラッシュをイネーブルします。この 制御は、レジスタ 0x008 の MAINDAC PAGE 制御	0x1	R/W
					によってページングされます。		
0x705	NVM_LOADER_EN	[7:2]	RESERVED		予備	0x0	R
		1	NVM_BLR_DONE		このビットが値1をリード・バックした場合は、	0x0	R
					NVM ブート・ローダによる処理が正常に完了してい		
					ます。	1	
		0	NVM_BLR_EN		ブート・ローダをイネーブルします。このビット は、ブート・ローダによる処理が完了するか失敗す	0x0	R/W
					ると、自動的にクリアされます。		
0x790	DACPLL_PDCTRL0	7	PLL_PD5		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに1を書き込みます。PLLを使用する場合は、		
					この値をデフォルト (0) のままにします。	1	
		[6:4]	PLL_PD4		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに1を書き込みます。PLLを使用する場合は、 この値をデフォルト(0)のままにします。		
		3	PLL PD3		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに1を書き込みます。PLLを使用する場合は、		
					この値をデフォルト(0)のままにします。		
		2	PLL_PD2		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに1を書き込みます。PLLを使用する場合は、 この値をデフォルト(0)のままにします。		
		1	PLL PD1		PLL 停止制御。PLL をバイパスする場合は、このビ	0x1	R/W
		1	I DD_I DI		ットに1を書き込みます。PLLを使用する場合は、	OAI	10 77
		L			このビットに0を書き込みます。		<u></u>
		0	PLL_PD0		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに 1 を書き込みます。PLL を使用する場合は、 この値をデフェルト (0) のままにします		
0x791	DACPLL_PDCTRL1	[7.5]	RESERVED		この値をデフォルト(0)のままにします。 予備	0x0	R/W
UA/91	DACELL_PDCIKLI	[7:5]	PLL PD10		ア偏   PLL 停止制御。PLL をバイパスする場合は、このビ	0x0 0x0	R/W
		+	1 LL_1 D10		PLL 停止制御。PLL をハイハスする場合は、このピットに 1 を書き込みます。PLL を使用する場合は、	UAU	IV/ VV
					この値をデフォルト (0) のままにします。		
		3	PLL_PD9		PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
					ットに1を書き込みます。PLLを使用する場合は、		
		<u> </u>			この値をデフォルト(0)のままにします。		
			I DI I DDO	1	PLL 停止制御。PLL をバイパスする場合は、このビ	0x0	R/W
		2	PLL_PD8		ットに1を書き込みます。PLLを使用する場合は、	UXU	IX/ W

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
		1	PLL_PD7		PLL 停止制御。PLL をバイパスする場合は、このビットに1を書き込みます。PLL を使用する場合は、この値をデフォルト (0) のままにします。	0x0	R/W
		0	PLL_PD6		PLL 停止制御。PLL をバイパスする場合は、このビットに1を書き込みます。PLL を使用する場合は、この値をデフォルト(0)のままにします。	0x0	R/W
0x792	DACPLL_CTRL0	[7:2]	RESERVED		予備	0x0	R
		1	D_CAL_RESET		VCO キャリブレーションをリセットします。	0x1	R/W
		0	D_RESET_VCO_DIV		これをハイに設定すると、VCO入力分周器がリセット状態に維持されます。ADCクロック・ドライバの入力(と出力)をオフにする効果があります。	0x0	R/W
0x793	DACPLL_CTRL1	[7:2]	RESERVED		予備	0x0	R
		[1:0]	M_DIVIDER-1	0 1 10	PFD の設定可能前置分周器の値 (n − 1 表記)。 M_DIVIDER = PLL リファレンス・クロック/PFD 周波数。最大限のスペクトル性能を得るには、許容される PFD 範囲内で高い PFD 周波数を使用する M 分周器設定を選択します。9.96 GHz > VCO 周波数、または、 VCO 周波数 > 10.87 GHz に対して、25 MHz ≤ PFD 周波数 ≤ 225 MHz。9.96 GHz > VCO 周波数 > 10.87 GHz に対して、25 MHz ≤ PFD 周波数 ≤ 770 MHz。 1 分周。 2 分周。 3 分周。 4 分周。	0x0	R/W
0x794	DACPLL_CTRL2	[7:6]	RESERVED		予備	0x0	R/W
		[5:0]	DACPLL_CP		チャージ・ポンプ電流制御。チャージ・ポンプ電流 = $100  \mu A + $ コード × $100  \mu A$ 。	0x4	R/W
0x795	DACPLL_CTRL3	[7:4]	RESERVED		予備	0x0	R/W
		[3:0]	D_CP_CALBITS		DAC PLL 最適化制御。	0x8	R/W
0x796	DACPLL_CTRL4	[7:4]	PLL_CTRL0		DAC PLL 最適化制御。	0xD	R/W
		[3:0]	RESERVED		予備	0x2	R/W
0x797	DACPLL_CTRL5	[7:6]	RESERVED		予備	0x0	R/W
		[5:0]	PLL_CTRL1		DAC PLL 最適化制御。	0x20	R/W
0x798	DACPLL_CTRL6	7	RESERVED		予備	0x0	R
		6	PLL_CTRL3		DAC PLL 最適化制御。	0x0	R/W
		[5:0]	PLL_CTRL2		DAC PLL 最適化制御。	0x1C	R/W
0x799	DACPLL_CTRL7	[7:6]	ADC_CLK_DIVIDER	0 1 10 11	ADC クロック出力分周器。 1 分周。 2 分周。 3 分周。 4 分周。	0x0	R/W
		[5:0]	N_DIVIDER		N 分周値は 2~50の範囲で設定可能です。N_DIVIDER = (DAC 周波数×M_DIVIDER)/(8×リファレンス・クロック 周波数)。	0x8	R/W
0x7A0	DACPLL_CTRL9	[7:6]	RESERVED		予備	0x2	R/W
		5	D_EN_VAR_FINE_ PRE		DAC PLL 制御。	0x0	R/W
		[4:3]	RESERVED		予備	0x2	R/W
		2	D_EN_VAR_ COARSE_PRE		DAC PLL 制御。	0x0	R/W
	1	[1:0]	RESERVED		予備	0x0	R/W


Rev. 0 — 140/142 —

## AD9173

Addr.	Name	Bits	Bit Name	Settings	Description	Reset	Access
0x7A2	DACPLL_CTRL10	7	RESERVED		予備	0x0	R
	[6::		D_REGULATOR_ CAL_WAIT		DAC PLL 最適化制御。	0x1	R/W
		[4:3]	D_VCO_CAL_WAIT		DAC PLL 最適化制御。	0x2	R/W
		[2:1]	D_VCO_CAL_ CYCLES		DAC PLL 最適化制御。	0x2	R/W
		0	RESERVED		予備	0x1	R/W
0x7B5	PLL_STATUS	[7:1]	RESERVED		予備	0x0	R
		0	PLL_LOCK		DAC PLL ロック・ステータス。	0x0	R

Rev. 0 — 141/142 —

## 外形寸法



オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
AD9173BBPZ	−40°C to +85°C	144-Ball Chip Scale Package Ball Grid Array [BGA_ED]	BP-144-1
AD9173BBPZRL	−40°C to +85°C	144-Ball Chip Scale Package Ball Grid Array [BGA_ED]	BP-144-1
AD9173-FMC-EBZ		Evaluation Board	

(BP-144-1) 寸法: mm

Rev. 0 - 142/142 -

¹ Z = RoHS 準拠製品。