

0.4GHz~6GHz、35W、GaN パワー・アンプ

データシート

HMC8205BCHIPS

特長

高出力電力: P_{IN} = 24dBm で 45.5dBm(代表値) 高パワー・ゲイン: P_{IN} = 24dBm で 22dB(代表値)

高 PAE: P_{IN} = 28dBm で 40%(代表値) ダイ・サイズ: 4.8mm × 3.4mm × 0.1mm

アプリケーション

防衛用電波妨害装置 民生用および防衛用レーダー ワイヤレス・インフラストラクチャのパワー・アンプ段 試験装置および計測装置

機能ブロック図




図 1.

概要

HMC8205BCHIPS は、 $0.4 \mathrm{GHz} \sim 6 \mathrm{GHz}$ の瞬時帯域幅において 40% の電力付加効率(PAE)で $45.5 \mathrm{dBm}$ ($35 \mathrm{W}$)を出力する窒化ガリウム($Ga\mathrm{N}$)広帯域パワー・アンプです。フル・バンド動作の実現に外部マッチングは不要です。また、アンプにバイアスをかけるための外部インダクタも不要です。更に、

HMC8205BCHIPS には、RFIN ピンと RFOUT ピンに対して DC 阻止コンデンサが内蔵されています。

HMC8205BCHIPS は、防衛用電波妨害装置、ワイヤレス・インフラストラクチャ、レーダー、汎用アンプなどのパルス波や連続波(CW)のアプリケーションに最適です。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本語観象の商標志とひ登録商標は、それぞれの所有 者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2019 Analog Devices, Inc. All rights reserved.

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03(5402)8200

大 阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F電話 06 (6350) 6868

名古屋営業所/〒451-6038

愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F 電話 052 (569) 6300

データシート

HMC8205BCHIPS

目次

特長	1
アプリケーション	1
機能ブロック図	1
概要	1
改訂履歴	2
仕様	3
電気仕様	3
絶対最大定格	5
熱抵抗	5
ESD に関する注意	5
ピン配置およびピン機能の説明	6
インターフェース回路図	6

代表的な性能特性	7
動作原理	. 15
アプリケーション情報	. 16
推奨バイアス・シーケンス	. 16
ミリ波 GaAs MMIC の取り付けおよび ボンディング技術	. 16
代表的なアプリケーション回路	. 18
アセンブリ図	. 18
外形寸法	. 19
オーダー・ガイド	. 19

改訂履歴

11/2018—Revision 0: Initial Version

仕様

電気仕様

特に指定のない限り、 $T_A=25$ °C、電源電圧(V_{DD})= 50V、総電源電流(I_{DQ})= 1300mA、周波数範囲= 0.4GHz \sim 0.8GHz。

表 1.

Parameter	Min	Тур	Max	Unit
FREQUENCY RANGE	0.4		0.8	GHz
GAIN				
Small Signal Gain		24		dB
Gain Flatness		±0.5		dB
RETURN LOSS				
Input		6		dB
Output		6.5		dB
POWER				
Output (P _{OUT})				
Input Power $(P_{IN}) = 24 \text{ dBm}$		43		dBm
$P_{IN} = 28 \text{ dBm}$		46		dBm
Gain				
$P_{IN} = 24 \text{ dBm}$		19		dB
$P_{IN} = 28 \text{ dBm}$		17		dB
POWER ADDED EFFICIENCY (PAE)				
$P_{IN} = 24 \text{ dBm}$		35		%
$P_{IN} = 28 \text{ dBm}$		40		%
TOTAL SUPPLY CURRENT (I _{DQ})		1300	<u> </u>	mA
SUPPLY VOLTAGE (V _{DD})	28	50	55	V

特に指定のない限り、 $T_A=25^{\circ}$ C、 $V_{DD}=50$ V、 $I_{DQ}=1300$ mA、周波数範囲=0.8GHz~4GHz。

表 2.

Parameter	Min	Тур	Max	Unit
FREQUENCY RANGE	0.8		4	GHz
GAIN				
Small Signal Gain	23	25		dB
Gain Flatness		± 0.8		dB
RETURN LOSS				
Input		11		dB
Output		10		dB
POWER				
Output (P _{OUT})				
Input Power $(P_{IN}) = 24 \text{ dBm}$	43	45.5		dBm
$P_{IN} = 28 \text{ dBm}$		46.5		dBm
Gain				
$P_{IN} = 24 \text{ dBm}$		22		dB
$P_{IN} = 28 \text{ dBm}$		19		dB
POWER ADDED EFFICIENCY (PAE)			•	
$P_{IN} = 24 \text{ dBm}$		35		%
$P_{IN} = 28 \text{ dBm}$		40		%
TOTAL SUPPLY CURRENT (IDQ)		1300		mA
SUPPLY VOLTAGE (V _{DD})	28	50	55	V

Rev. 0 - 3/19 -

特に指定のない限り、T_A = 25℃、V_{DD} = 50V、I_{DQ} = 1300mA、周波数範囲= 4GHz~6GHz。

表 3.

Parameter	Min	Тур	Max	Unit
FREQUENCY RANGE	4		6	GHz
GAIN				
Small Signal Gain	24.5	26.5		dB
Gain Flatness		± 1.4		dB
RETURN LOSS				
Input		8		dB
Output		9		dB
POWER				
Output (P _{OUT})				
Input Power $(P_{IN}) = 24 \text{ dBm}$	43.5	45.5		dBm
$P_{IN} = 28 \text{ dBm}$		46		dBm
Gain				
$P_{IN} = 24 \text{ dBm}$		19		dB
$P_{IN} = 28 \text{ dBm}$		18.5		dB
POWER ADDED EFFICIENCY (PAE)				
$P_{IN} = 24 \text{ dBm}$		32		%
$P_{IN} = 28 \text{ dBm}$		32		%
TOTAL SUPPLY CURRENT (IDQ)		1300		mA
SUPPLY VOLTAGE (V _{DD})	28	50	55	V

絶対最大定格

表 4.

Parameter	Rating
Drain Bias Voltage (V _{DD} x)	60 V dc
Gate Bias Voltage (V _{GG} 1)	-8 V dc to 0 V dc
Radio Frequency Input Power (RFIN)	35 dBm
Continuous Power Dissipation (P _{DISS}), T = 85°C (Derate 826 mW/°C Above 85°C)	115.7 W
Storage Temperature Range	−65°C to +150°C
Operating Temperature Range	−55°C to +85°C
Electrostatic Discharge (ESD) Sensitivity	
Human Body Model (HBM)	Class 1A, Passed 375 V

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与えることがあります。この規定はストレス定 格のみを指定するものであり、この仕様の動作のセクションに 記載する規定値以上でのデバイス動作を定めたものではありま せん。デバイスを長時間にわたり絶対最大定格状態に置くと、 デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、実装基板の設計と動作環境に直接関連します。熱設計には、細心の注意を払う必要があります。

 θ_{IC} は、ジャンクションからケース、すなわちチャンネルからダイ底面への熱抵抗です。

表 5. 熱抵抗

Package Type	θ_{JC}	Unit	
C-5-7	1.21	°C/W	

表 6. 信頼性の情報

Parameter	Temperature (°C)
Junction Temperature to Maintain 1,000,000 Hour Mean Time to Failure (MTTF)	225
Nominal Junction Temperature (T = 85 °C, $V_{DD} = 50 \text{ V}, I_{DQ} = 1300 \text{ mA})$	163.7

ESD に関する注意



ESD (静電放電)の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特

許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

Rev. 0 - 5/19 -

ピン配置およびピン機能の説明




図 2. パッド構成

表 7. パッド機能の説明

以 7. ハンド放形の前切				
パッド番号	記号	説明		
1	RFIN	RF 入力 (RFIN) 。このピンは AC カップリングされ、内部で 50Ω に整合されています。RFIN インターフェース回路図については、図 4 を参照してください。		
2	$V_{DD}2$	アンプの2段目のドレイン・バイアス。 V_{DD} 2インターフェース回路図については、図3を参照してください。		
3	RFOUT	RF 出力 (RFOUT)。 このピンは AC カップリングされ、内部で 50Ω に整合されています。 RFOUT インターフェース回路図については、図 7 を参照してください。		
4	$V_{GG}1$	アンプの2段目のゲート・コントロール。 V_{GG} 1インターフェース回路図については、図6を参照してください。		
5	$V_{DD}1$	アンプの1段目のドレイン・バイアス。 $V_{DD}1$ インターフェース回路図については、 $図5$ を参照してください。		
Die Bottom	GND	グラウンド。ダイの底面は RF/DC グラウンドに接続する必要があります。図8のインターフェース回路図を参照してください。		

インターフェース回路図



図 3. V_{DD} 2 インターフェース




図 4. RFIN インターフェース



図 5. V_{DD}1 インターフェース



図 6. V_{GG}1 インターフェース



図 7. RFOUT インターフェース



図 8. GND インターフェース

Rev. 0 - 6/19 -

代表的な性能特性




図 9. ゲインとリターン・ロスの周波数特性




図 10. 様々な電源電圧でのゲインの周波数特性




図 11. 様々な温度での入力リターン・ロスの周波数特性




図 12. ゲインとリターン・ロスの周波数特性、10MHz~1000MHz




図 13. 様々な温度でのゲインの周波数特性




図 14. 様々な静止電源電流(I_{DD}x)でのゲインの周波数特性

Rev. 0 - 7/19 -




図 15. 様々な電源電圧での入力リターン・ロスの周波数特性




図 16. 様々な静止電源電流(I_{DD}x)での入力リターン・ロスの 周波数特性




図 17. 様々な電源電圧での出力リターン・ロスの周波数特性




図 18. 様々な温度でのリバース・アイソレーションの周波数特性




図 19. 様々な温度での出力リターン・ロスの周波数特性




図 20. 様々な静止電源電流(I_{DD}1 + I_{DD}2)での 出力リターン・ロスの周波数特性

Rev. 0 - 8/19 -




図 21. 様々な温度での P_{OUT} の周波数特性、 P_{IN} = 24dBm




図 22. 様々な電圧での P_{OUT} の周波数特性、 P_{IN} = 24dBm




図 23. 様々な静止電流($I_{DD}1+I_{DD}2$)での P_{OUT} の周波数特性、 $P_{IN}=24dBm$




図 24. 様々な温度での P_{OUT} の周波数特性、P_{IN} = 28dBm




図 25. 様々な電圧での P_{OUT} の周波数特性、P_{IN} = 28dBm




図 26. 様々な静止電流($I_{DD}1+I_{DD}2$)での P_{OUT} の周波数特性、 $P_{IN}=28dBm$

Rev. 0 – 9/19 –




図 27. 様々な温度でのパワー・ゲインの周波数特性、 入力電力= 24dBm




図 28. 様々な電圧でのパワー・ゲインの周波数特性、 入力電力= 24dBm




図 29. 様々な静止電流($I_{DD}1+I_{DD}2$)でのパワー・ゲインの 周波数特性、入力電力= 24dBm




図 30. 様々な温度でのパワー・ゲインの周波数特性、 入力電力= 28dBm




図 31. 様々な電圧でのパワー・ゲインの周波数特性、 入力電力= 28dBm




図 32. 様々な静止電流 (I_D1 + I_D2) でのパワー・ゲインの 周波数特性、入力電力= 28dBm

Rev. 0 - 10/19 -




図 33. 様々な温度での PAE の周波数特性、 入力電力= 24dBm




図 34. 様々な電圧での PAE の周波数特性、 入力電力= 24dBm




図 35. 様々な静止電流(I_{DD}1 + I_{DD}2)での PAE の周波数特性、 入力電力= 24dBm




図 36. 様々な温度での PAE の周波数特性、 入力電力= 28dBm




図 37. 様々な電圧での PAE の周波数特性、 入力電力= 28dBm




図 38. 様々な静止電流($I_{DD}1+I_{DD}2$)での PAE の周波数特性、 入力電力= 28dBm

Rev. 0 — 11/19 —




図 39. 様々な入力電力での Pout の周波数特性




図 40. 様々な入力電力でのパワー・ゲインの周波数特性




図 41. 様々な入力電力での PAE の周波数特性




図 42. P_{OUT}、ゲイン、PAE、および RF 電源印加時の 総電源電流(I_{DD})と入力電力の関係、周波数= 1GHz




図 43. P_{OUT}、ゲイン、PAE、および RF 電源印加時の 総電源電流(I_{DD})と入力電力の関係、周波数= 3GHz




図 44. P_{OUT} 、ゲイン、PAE、および RF 電源印加時の総電源電流 (I_{DD}) と入力電力の関係、周波数= 6GHz

Rev. 0 — 12/19 —




図 45. 消費電力と入力電力の関係、85℃




図 46. 様々な周波数での上側の 3 次相互変調歪み(IMD3)と トーンあたりの出力電力の関係




図 47. 様々な温度でのゲート電流と入力電力の関係、2GHz




図 48. 様々な温度での出力 3 次インターセプト・ポイント(IP3)の 周波数特性、トーンあたりの $P_{OUT} = 32 dBm$




図 49. 様々な周波数での出力 3 次インターセプト・ポイント (IP3) とトーンあたりの出力電力の関係




図 50. 静止ドレイン電源電流とゲート電圧の関係

Rev. 0 – 13/19 –




図 51. 様々な I_{DQ} でのゲインと入力電力の関係、3GHz




図 52. 様々な I_{DQ} での P_{OUT} と入力電力の関係、3GHz




図 53. 様々な I_{DQ} での I_{DD} と入力電力の関係、3GHz




図 54. 様々な I_{DQ}での PAE と入力電力の関係、3GHz

Rev. 0 — 14/19 —

動作原理

HMC8205BCHIPS は、カスケード接続された 2 つのゲイン段で構成される 35W、GaN パワー・アンプです。1 段目には正側ドレイン電源が 1 つだけ必要で、この電源を使用して、50V のドレイン電圧に対して 1 段目のドレイン電流 (I_{DD} 1) が約 400mA になるようにゲート・バイアスが内部で生成されます。2 段目は、別の正側ドレイン電源と、外部から印加される負側ゲート電源によってバイアスされます。50V を用いて 1 段目と 2 段目のドレインを同時にバイアスする場合には、1300mA の総静止

ドレイン電流が得られるように、 V_{GG} 1 に印加する負電圧を調整します。上記のようにバイアスすると、HMC8205BCHIPS はクラス A/クラス B の領域で動作し、飽和時に PAE が最大になります。各ドレインに内蔵された RF チョーク、RFIN ポートと RFOUT ポートに内蔵された DC 阻止コンデンサ、およびバイアス電源のバイパス・コンデンサによって性能が向上し、必要な外付け部品数が削減されているため使用が容易です。

Rev. 0 — 15/19 —

アプリケーション情報

HMC8205BCHIPS を動作させるための基本的な接続方法を図 57 に示します。1 段目のドレイン・バイアス電圧を V_{DD} 1 パッドから印加し、2 段目のドレイン・バイアス電圧を V_{DD} 2 パッドから印加し、そして、2 段目のゲート・バイアス電圧を V_{GG} 1 パッドから印加します。どちらのドレインにも単電源が使用できます。代表的なアプリケーション回路のセクションで詳しく説明されているように、すべてのドレイン・パッドとゲート・パッドにはバイパス・コンデンサが必要です。 50Ω 0 のシステムで使用する場合には、RFIN ポートと RFOUT ポートに外付けマッチング部品は不要です。

推奨バイアス・シーケンス

推奨するパワーアップ・バイアス・シーケンスは以下のとおりです。

- 1. グラウンドに接続します。
- V_{GG}1 を-8V にセットして、2 段目のドレイン電流 I_{DD}2 をピンチ・オフします。
- V_{DD}1 と V_{DD}2 を 50V にセットします (I_{DD}2 はピンチ・オフの状態で、1 段目のドレイン電流 I_{DD}1 は約 400mA になります)。
- 4. 総電源電流 (I_{DQ}) = I_{DD}1 + I_{DD}2 = 1300mA になるまで V_{GG}1 をプラス方向(およそ-2.5V まで)に調整します。
- 5. RF信号を印加します。

推奨するパワーダウン・バイアス・シーケンスは以下のとおりです。

- 1. RF 信号をオフにします。
- 2. $V_{GG}1$ を-8V にセットして $I_{DD}2$ をピンチ・オフします($I_{DD}1$ は約 400mA のままです)。
- 3. V_{DD}1 と V_{DD}2 を 0V にします。
- 4. V_{GG}1 を 0V にします。

このデバイスのすべての測定は、代表的なアプリケーション回 路(図 57 参照)を使用し、アセンブリ図(図 58 参照)に示す ような構成で実施しています。電気仕様のセクションに示され ているバイアス条件は、デバイス全体の性能を最適化するため に推奨する動作ポイントです。特に指定のない限り、ここに示 されているデータは推奨バイアス条件 ($V_{DD} = 50V$ 、 $I_{DO} =$ 1300mA) を使用して測定しています。HMC8205BCHIPS を他の バイアス条件で動作させると、このデータシートで示されてい る性能とは異なる性能が得られる可能性があります。アプリケ ーションによっては、ドレイン電圧または静止ドレイン電流を 下げて使用すると、消費電力が削減されることによってメリッ トが得られることがあります。低いドレイン・バイアス電圧で 動作させると、総飽和出力電力が低下し、出力の直線性が損な われます。総消費電力を低減させる必要があるアプリケーショ ンでは、総ドレイン電源電流を 500mA まで低くすることによっ て、飽和時の性能低下を最小限に抑えながら使用することがで きます。DCバイアスと性能の間のトレードオフを理解するには、 図 51~図 54 を参照してください。

ミリ波 GaAs MMIC の取り付けおよび ボンディング技術

共晶または高熱伝導性エポキシを使用して、グランド・プレーンに直接ダイを取り付けます(取り扱いに関する注意事項のセクション参照)。

このチップで無線周波数信号の入出力を行うには、厚さ 0.127mm (0.005 インチ) のアルミナ薄膜基板上に形成されるマイクロストリップまたはコプレーナ導波路を使用して、 50Ω の 伝送線を実装することを推奨します (図 55 参照)。厚さ 0.254mm (0.010 インチ) の基板を使用する場合は、厚さ 0.127mm (0.005 インチ) のモリブデン (Mo) ヒート・スプレッダ (moly tab) を使用して、moly tab とダイを合わせた層の高さがこの基板面と同一面になるようにダイを持ち上げることを推 奨します (図 56 参照)。

マイクロストリップ基板とダイをできるだけ近くに配置して、ボンディング・ワイヤの長さが最小になるようにしてください。 代表的なダイと基板の間隔は $0.076 \text{mm} \sim 0.127 \text{mm}$ (0.003 インチ ~ 0.005 インチ) です。




図 55. Moly Tab のないダイ




図 56. Moly Tab を使用したダイ

3790-055

取り扱いに関する注意事項

恒久的な損傷を防ぐため、以下の保管、清浄度、静電気の影響、 トランジェント、および一般的な取り扱いに関する注意事項に 従ってください。

- すべてのベア・ダイはワッフルベースまたはゲルベースの ESD保護容器に収納され、その後、ESD保護バッグに密封 されて出荷されます。密封された ESD保護バッグを開いた 後は、すべてのダイを乾燥窒素環境下で保管する必要があ ります。
- チップは清潔な環境で処理します。チップの洗浄には、液体のクリーニング・システムを使用しないでください。

- ESD の注意事項に従い、静電放電から保護します。
- バイアス印加時には、計測器やバイアス電源のトランジェントを抑制してください。誘電性ピックアップを最小限に抑えるため、シールド付きの信号/バイアス・ケーブルを使用します。
- チップは、バキューム・コレットまたは先端の曲がったピンセットを使用し、エッジ部分に沿って保持してください。チップの表面には壊れやすいエア・ブリッジがあるので、バキューム・コレット、ピンセット、指などがチップの表面に触れないようにする必要があります。

Rev. 0 — 17/19 —

代表的なアプリケーション回路





表 8. コンデンサの諸元

	Reference Designator	Description	Part Number	Manufacturer
	C1, C5, and C6	1 μF capacitors, 100 V	GRM31CR72A105KA01	Murata
	C2 and C7	1000 pF capacitors, 100 V	V30BZ102M6SX	Knowles Capacitors/Dielectric Laboratories
	C3	100 pF capacitor, 16 V	SA1212B101MGH5N-L	Presidio Components
	C4	0.01 μF capacitor, 16 V	MVL3030X103MGH5C	Presidio Components

アセンブリ図



Rev. 0 — 18/19 —

外形寸法




図 59.5 パッド・ベア・ダイ [チップ] (C-5-7) 寸法: インチ

10-05-2018-A

オーダー・ガイド

Model ¹	Temperature Range	Package Description	Package Option
HMC8205BCHIPS	−55°C to +85°C	5-Pad Bare Die [CHIP]	C-5-7

¹ HMC8205BCHIPS は、RoHS 準拠製品です。

Rev. 0 – 19/19 –