概要

MAX1284/MAX1285は、高帯域幅トラック/ホールド、 高変換速度のシリアルインタフェース、内部+2.5V リファレンス及び低消費電力の特性を持つ12ビット アナログディジタルコンバータ(ADC)です。MAX1284は +4.5V~+5.5Vの単一電源で動作し、MAX1285は +2.7V~+3.6Vの単一電源で動作します。

EVALUATION KIT

AVAILABLE

3線シリアルインタフェースは、外部ロジックを使用 せずに直接SPI™、QSPI™及びMICROWIRE™機器に 接続できます。MAX1284/MAX1285は、外部シリアル インタフェースクロックを使用することにより、逐次 比較型のアナログ/ディジタル変換を行います。

低電力で使いやすく、小型パッケージのこれらのコン バータは、リモートセンサ及びデータ収集アプリケー ションあるいはその他の消費電力とスペースの条件が 厳しい回路に最適です。MAX1284/MAX1285は8ピン SOPパッケージで提供されています。

これらの製品は、MAX1240/MAX1241のピンコン パチブル高速アップグレード製品です。詳細については、 該当するデータシートを参照して下さい。

アプリケーション

ポータブルデータロギング

データ収集


医療機器

バッテリ駆動機器

ペンディジタイザ

プロセス制御

ピン配置



SPI及びQSPIはMotorola Inc.の商標です。 MICROWIREはNational Semiconductor Corp.の商標です。

特長

◆ 単一電源:

+4.5V~+5.5V(MAX1284) $+2.7V\sim+3.6V(MAX1285)$

◆ DNL: ±1LSB(max)、INL: ±1LSB(max)

◆ サンプリングレート: 400ksps(MAX1284)

◆ 内部トラック/ホールド

◆ +2.5V内部リファレンス

◆ 低電力: 2.5mA(400ksps)

◆ 3線シリアルインタフェース: SPI/QSPI/MICROWIREコンパチブル

◆ MAX1240/MAX1241のピンコンパチブル 高速アップグレード製品


♦ パッケージ:8ピンSOP

型番

PART	TEMP. RANGE	PIN- PACKAGE	SUPPLY VOLTAGE (V)
MAX1284BCSA	0°C to +70°C	8 SO	5
MAX1284BESA*	-40°C to +85°C	8 SO	5
MAX1285BCSA	0°C to +70°C	8 SO	2.7 to 3.6
MAX1285BESA	-40°C to +85°C	8 SO	2.7 to 3.6

^{*}Future product—contact factory for availability.

ファンクションダイアグラム



Maxim Integrated Products 1

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び 誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

ABSOLUTE MAXIMUM RATINGS

V _{DD} to GND	0.3V to +6V
AIN to GND	0.3V to (V _{DD} + 0.3V)
REF to GND	0.3V to (V _{DD} + 0.3V)
Digital Inputs to GND	0.3V to +6V
DOUT to GND	0.3V to (V _{DD} + 0.3V)
DOUT Current	±25mA
Continuous Power Dissipation (TA	= +70°C)
8-Pin SO (derate 5.88mW/°C ab	ove +70°C)471mW

Operating Temperature Ranges	
MAX1284BCSA/MAX1285BCSA	0°C to +70°C
MAX1284BESA/MAX1285BESA	40°C to +85°C
Storage Temperature Range	60°C to +150°C
Lead Temperature (soldering, 10s)	+300°C

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS—MAX1284

 $(V_{DD} = +4.5V \text{ to } +5.5V; f_{SCLK} = 6.4MHz, 50\% \text{ duty cycle}, 16 \text{ clocks/conversion cycle } (400ksps), 4.7 \mu F \text{ capacitor at REF, T}_A = T_{MIN} \text{ to } T_{MAX}$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY (Note 1)						.1
Resolution			12			Bits
Relative Accuracy (Note 2)	INL				±1.0	LSB
Differential Nonlinearity	DNL	No missing codes over temperature			±1.0	LSB
Offset Error					±6.0	LSB
Gain Error (Note 3)					±6.0	LSB
Gain Error Temperature Coefficient				±0.8		ppm/°C
DYNAMIC SPECIFICATIONS (10	00kHz sine wa	ave, 2.5Vp-p, clock = 6.4MHz)	•			-4
Signal-to-Noise Plus Distortion Ratio	SINAD			70		dB
Total Harmonic Distortion	THD	Up to the 5th harmonic		-80		dB
Spurious-Free Dynamic Range	SFDR			80		dB
Intermodulation Distortion	IMD	f _{IN1} = 99Hz, f _{IN2} = 102Hz		76		dB
Full-Power Bandwidth		-3dB point		6		MHz
Full-Linear Bandwidth		SINAD > 68dB		350		kHz
CONVERSION RATE						
Conversion Time (Note 4)	tconv		2.5			μs
Track/Hold Acquisition Time	tACQ				468	ns
Aperture Delay				10		ns
Aperture Jitter				<50		ps
Serial Clock Frequency	tsclk		0.5		6.4	MHz
Duty Cycle			40		60	%
ANALOG INPUT (AIN)						
Input Voltage Range	VAIN		0		2.5	V
Input Capacitance				18		рF

ELECTRICAL CHARACTERISTICS—MAX1284 (continued)

 $(V_{DD} = +4.5V \text{ to } +5.5V; f_{SCLK} = 6.4MHz, 50\% \text{ duty cycle}, 16 \text{ clocks/conversion cycle } (400ksps), 4.7 \mu F \text{ capacitor at REF, T}_A = T_{MIN} \text{ to } T_{MAX}$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}C$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
INTERNAL REFERENCE	•		1			•
REF Output Voltage	V _{REF}		2.48	2.50	2.52	V
REF Short-Circuit Current		T _A = +25°C		30		mA
REF Output Tempco	TC V _{REF}			±15		ppm/°C
Load Regulation (Note 5)		0 to 1mA output load		0.1	2.0	mV/mA
Capacitive Bypass at REF			4.7		10	μF
DIGITAL INPUTS (SCLK, CS, SH	DN)					
Input High Voltage	V _{INH}		3.0			V
Input Low Voltage	V _{INL}				0.8	V
Input Hysteresis	V _{HYST}			0.2		V
Input Leakage	I _{IN}	$V_{IN} = 0$ or V_{DD}			±1	μΑ
Input Capacitance	CIN			15		рF
DIGITAL OUTPUT (DOUT)						
Output Voltage Low	V _{OL}	ISINK = 5mA			0.4	V
Output Voltage High	Voh	ISOURCE = 1mA	4			V
Three-State Leakage Current	ΙL	CS = +5V			±10	μA
Three-State Output Capacitance	Cout	CS = +5V		15		pF
POWER SUPPLY						
Positive Supply Voltage (Note 6)	VDD		4.5		5.5	V
Positive Supply Current (Note 7)	IDD	$V_{DD} = +5.5V$		2.5	4.0	mA
Shutdown Supply Current	ISHDN	SCLK = V _{DD} , SHDN = GND		2	10	μA
Power-Supply Rejection	PSR	$V_{DD} = +5V \pm 10\%$, midscale input		±0.5	±2.0	mV

ELECTRICAL CHARACTERISTICS—MAX1285

 $(V_{DD} = +2.7V \text{ to } +3.6V; f_{SCLK} = 4.8MHz, 50\% \text{ duty cycle, } 16 \text{ clocks/conversion cycle (} 300ksps), 4.7\mu\text{F capacitor at REF, TA} = T_{MIN} \text{ to } T_{MAX}$, unless otherwise noted. Typical values are at TA = $+25^{\circ}\text{C}$.)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC ACCURACY (Note 1)						
Resolution			12			Bits
Relative Accuracy (Note 2)	INL				±1.0	LSB
Differential Nonlinearity	DNL	No missing codes over temperature			±1.0	LSB
Offset Error					±6.0	LSB
Gain Error (Note 3)					±6.0	LSB
Gain Error Temperature Coefficient				±1.6		ppm/°C

ELECTRICAL CHARACTERISTICS—MAX1285 (continued)

 $(V_{DD} = +2.7 \text{V to } +3.0 \text{V}; f_{SCLK} = 4.8 \text{MHz}, 50\% \text{ duty cycle}, 16 clocks/conversion cycle (300ksps), 4.7 \mu F capacitor at REF, T_A = T_{MIN} \text{ to } T_{MAX}$, unless otherwise noted. Typical values are at $T_A = +25^{\circ}\text{C.}$)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DYNAMIC SPECIFICATIONS (75)	Hz sine wav	$/e$, 2.5Vp-p, $f_{SAMPLE} = 300$ ksps, $f_{SCLK} = 4.8$ MH	lz)			•
Signal-to-Noise Plus Distortion Ratio	SINAD			70		dB
Total Harmonic Distortion	THD	Up to the 5th harmonic		-80		dB
Spurious-Free Dynamic Range	SFDR			80		dB
Intermodulation Distortion	IMD	f _{IN1} = 73kHz, f _{IN2} = 77kHz		76		dB
Full-Power Bandwidth		-3dB point		3		MHz
Full-Linear Bandwidth		SINAD > 68dB		250		kHz
CONVERSION RATE						•
Conversion Time (Note 4)	tconv		3.3			μs
Track/Hold Acquisition Time	tacq				625	ns
Aperture Delay				10		ns
Aperture Jitter				<50		ps
Serial Clock Frequency	tsclk		0.5		4.8	MHz
Duty Cycle			40		60	%
ANALOG INPUT (AIN)	•		•			
Input Voltage Range	V _{AIN}		0		2.5	V
Input Capacitance				18		рF
INTERNAL REFERENCE	·					
REF Output Voltage	V _{REF}		2.48	2.50	2.52	V
REF Short-Circuit Current		T _A = +25°C		15		mA
REF Output Tempco	TC V _{REF}			±15		ppm/°C
Load Regulation (Note 5)		0 to 0.75mA output load		0.1	2.0	mV/mA
Capacitive Bypass at REF			4.7		10	μF
DIGITAL INPUTS (SCLK, CS, SH	DN)					
Input High Voltage	VINH		2.0			V
Input Low Voltage	V _{INL}				0.8	V
Input Hysteresis	V _{HYST}			0.2		V
Input Leakage	I _{IN}	$V_{IN} = 0$ or V_{DD}			±1	μΑ
Input Capacitance	CIN			15		рF
DIGITAL OUTPUT (DOUT)	•		•			
Output Voltage Low	V _{OL}	ISINK = 5mA			0.4	V
Output Voltage High	Voн	ISOURCE = 0.5mA	4			V
Three-State Leakage Current	IL	CS = +3V			±10	μΑ
Three-State Output Capacitance	Cout	CS = +3V		15		pF
POWER SUPPLY			•			•
Positive Supply Voltage (Note 6)	VDD		2.7		3.6	V
Positive Supply Current (Note 7)	IDD	$V_{DD} = +3.6V$		2.5	3.5	mA
Shutdown Supply Current	ISHDN	SCLK = V _{DD} , SHDN = GND		2	10	μΑ
Power-Supply Rejection	PSR	V _{DD} = +2.7V to 3.6V, midscale input		±0.5	±2.0	mV

4 _______/N/XI/VI

TIMING CHARACTERISTICS—MAX1284 (Figures 1, 2, 8, 9)

 $(V_{DD} = +4.5V \text{ to } +5.5V, T_A = T_{MIN} \text{ to } T_{MAX}, \text{ unless otherwise noted.})$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP I	MAX	UNITS
SCLK Period	tcp		156			ns
SCLK Pulse Width High	tch		62			ns
SCLK Pulse Width Low	tCL		62			ns
CS Fall to SCLK Rise Setup	tcss		35			ns
SCLK Rise to CS Rise Hold	tcsh		0			ns
SCLK Rise to CS Fall Ignore	tcso		35			ns
CS Rise to SCLK Rise Ignore	tcs1		35			ns
SCLK Rise to DOUT Hold	tDOH	C _{LOAD} = 20pF	10			ns
SCLK Rise to DOUT Valid	tDOV	C _{LOAD} = 20pF			80	ns
CS Rise to DOUT Disable	tDOD	CLOAD = 20pF	10		65	ns
CS Fall to DOUT Enable	tDOE	C _{LOAD} = 20pF			65	ns
CS Pulse Width High	tcsw		100			ns

TIMING CHARACTERISTICS—MAX1285 (Figures 1, 2, 8, 9)


 $(V_{DD} = +2.7 \text{V to } +3.6 \text{V}, T_A = T_{MIN} \text{ to } T_{MAX} \text{ unless otherwise noted.})$


PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK Period	tcp		208			ns
SCLK Pulse Width High	tсн		83			ns
SCLK Pulse Width Low	tCL		83			ns
CS Fall to SCLK Rise Setup	tcss		45			ns
SCLK Rise to CS Rise Hold	tcsh		0			ns
SCLK Rise to CS Fall Ignore	tcso		45			ns
CS Rise to SCLK Rise Ignore	tcs1		45			ns
SCLK Rise to DOUT Hold	tDOH	C _{LOAD} = 20pF	13			ns
SCLK Rise to DOUT Valid	tDOV	C _{LOAD} = 20pF			100	ns
CS Rise to DOUT Disable	tDOD	CLOAD = 20pF	13		85	ns
CS Fall to DOUT Enable	tDOE	C _{LOAD} = 20pF			85	ns
CS Pulse Width High	tcsw		100			ns


- **Note 1:** Tested at $V_{DD} = V_{DD(MIN)}$.
- **Note 2:** Relative accuracy is the deviation of the analog value at any code from its theoretical value after the full-scale range has been calibrated.
- Note 3: Internal reference, offset, and reference errors nulled.
- Note 4: Conversion time is defined as the number of clock cycles multiplied by the clock period; clock has 50% duty cycle.
- **Note 5:** External load should not change during conversion for specified accuracy. Guaranteed specification limit of 2mV/mA due to production test limitations.
- **Note 6:** Electrical characteristics are guaranteed from V_{DD(MIN)} to V_{DD(MAX)}. For operations beyond this range, see *Typical Operating Characteristics*.
- Note 7: MAX1284 tested with 20pF on D_{OUT} and f_{SCLK} = 6.4MHz, 0 to 5V. MAX1285 tested with same loads, f_{SCLK} = 4.8MHz, 0 to 3V. D_{OUT} = full scale.


標準動作特性


(MAX1284: V_{DD} = +5.0V, f_{SCLK} = 6.4MHz, MAX1285: V_{DD} = +3.0V, f_{SCLK} = 4.8MHz; C_{LOAD} = 20pF, 4.7 μ F capacitor at REF, T_A = +25°C, unless otherwise noted.)






















標準動作特性(続き)

(MAX1284: V_{DD} = +5.0V, f_{SCLK} = 6.4MHz, MAX1285: V_{DD} = +3.0V, f_{SCLK} = 4.8MHz; C_{LOAD} = 20pF, 4.7 μ F capacitor at REF, T_A = +25 $^{\circ}$ C, unless otherwise noted.)

SUPPLY CURRENT vs. SUPPLY VOLTAGE





端子説明

端子	名称	機能
1	V _{DD}	正電源電圧
2	AIN	サンプリングアナログ入力(0~V _{REF})
3	SHDN	アクティブローシャットダウン入力。 \overline{SHDN} をローにすると、デバイスはシャットダウンされ、 消費電流が $2\mu A(typ)$ に低減します。
4	REF	アナログディジタル変換用のリファレンス電圧。内部2.5リファレンス出力。4.7µFコンデンサで バイパスして下さい。
5	GND	アナログ及びディジタルグランド
6	DOUT	シリアルデータ出力。DOUTの状態はSCLKの立上がりエッジで変化します。 CSがハイの時ハイインピーダンスになります。
7	CS	アクティブローのチップセレクト。CSの立下がりエッジで変換が開始されます。CSハイの時、DOUTはハイインピーダンスになります。
8	SCLK	シリアルクロック入力。SCLKは変換プロセスを駆動し、最大6.4MHz(MAX1284)又は 4.8MHz(MAX1285)のレートでデータを同期出力します。




図1. DOUTイネーブル時間用の負荷回路




図2. DOUTディセーブル時間用の負荷回路

詳細

コンバータの動作

MAX1284/MAX1285は、入力トラック/ホールド(T/H) 及び逐次比較レジスタ(SAR)を使用してアナログ入力信号をディジタル12ビット出力に変換します。図3に、MAX1284/MAX1285の最もシンプルな構成を示します。内部リファレンスは2.5Vにトリミングされています。シリアルインタフェースは僅か3本(SCLK、 $\overline{\text{CS}}$ 及びDOUT)のディジタルラインを必要とするだけで、マイクロプロセッサ(μ P)へのインタフェースを容易に実現できます。

MAX1284/MAX1285には、通常及びシャットダウンの2つの動作モードがあります。 \overline{SHDN} をローに下げると素子がシャットダウンし、消費電流が2 μ A以下(typ)に低減します。 \overline{SHDN} をハイにすると、素子は通常動作モードになります。 \overline{CS} をローにするとSCLKによって駆動される変換が開始されます。変換結果は、ユニポーラシリアルフォーマットでDOUTに出力されます。シリアルデータストリームは、3つのゼロの後にMSBを先頭ビットとするデータビットが続きます。DOUTの全ての遷移は、SCLKの立上がりエッジの20ns後に起こります。図8及び9にインタフェースのタイミングを示します。

アナログ入力

図4に、アナログディジタルコンバータ(ADC)のコンパレータのサンプリング構造を示します。フルスケール入力電圧は、内部リファレンス($V_{REF} = +2.5V$)により設定されます。

トラック/ホールド

トラックモードにおいて、アナログ信号は取り込まれて 内部ホールドコンデンサに蓄積されます。ホールドモード ではT/Hスイッチが開き、ADCのSAR部分への入力を 一定に維持します。

アクイジション中、アナログ入力(AIN)がコンデンサ C_{HOLD} を充電します。 \overline{CS} をローにするとアクイジション期間が終了します。この瞬間に、T/Hスイッチが C_{HOLD} の入力側をGNDに切り換えます。 C_{HOLD} に保持されている電荷が入力のサンプルを表し、コンパレータの入力のノードZEROを不平衡にします。

ホールドモードでは、容量性ディジタルアナログコンバータ(DAC)が変換サイクルの残余時間内に、12ビット分解能の限界内でノードZEROをOVに調節します。この動作は、電荷を C_{HOLD} からバイナリ重み付の容量性DACに移すのと等価であり、この結果、アナログ入力信号のディジタル表現が生成されます。変換の最後では C_{HOLD} の入力側がAINに再び切り換えられ、 C_{HOLD} は再び入力信号まで充電されます。




図3. 標準動作回路




図4. 等価入力回路

T/Hが入力信号を取り込むのに要する時間は、入力容量が充電される速さの関数です。入力信号のソースインピーダンスが高いとアクイジション時間が長くなるため、変換と変換の間の間隔を長くする必要があります。アクイジション時間(t_{ACQ})は素子が信号を取込むのに要する最大時間であり、信号の取込みに必要な最小時間です。 t_{ACO} は、次式で計算されます。

$$t_{ACO} = 9 (R_S + R_{IN}) \times 12pF$$

ここで、 R_{IN} = 800 Ω 、 R_S = 入力信号のソースインピーダンス、そして t_{ACQ} は必ず468ns以上(MAX1284)又は625ns以上(MAX1285)とします。ソースインピーダンス

が $2k\Omega$ 以下であれば、ADCのAC性能に大きな影響はありません。

アナログ入力に0.01µFのコンデンサを接続すると、これより高いソースインピーダンスも可能になります。入力コンデンサと入力ソースインピーダンスによってRCフィルタが形成されるため、ADCの信号帯域幅が制限されることに注意して下さい。

入力帯域幅

ADCの入力トラッキング回路の小信号帯域幅は6MHz (MAX1284)又は3MHz(MAX1285)であるため、アンダーサンプリング技法を使用することにより帯域幅がADCのサンプリングレートを超える周期信号を測定し、高速トランジェント現象を数値化できます。不要な高周波信号のエイリアシングが目的の周波数帯域に入るのを防ぐため、アンチエイリアシングフィルタリングを推奨します。

アナログ入力保護

内部保護ダイオードによりアナログ入力が V_{DD} とGNDにクランプされているため、チャネル入力ピンは(GND - 0.3V)~(V_{DD} + 0.3V)の範囲で、損傷を起こすことなくスイングできます。

アナログ入力が電源を50mV以上超える場合は、入力電流を2mAまでに制限して下さい。

内部リファレンス

MAX1284/MAX1285は、2.5Vにトリミングされたオンチップ電圧リファレンスを備えています。内部リファレンス出力はREFに接続されている他、内部容量性DACも駆動しています。この出力は他の部品のリファレンス電圧ソースとして使用することができ、800 μ Aまでのソースになることができます。4.7 μ FコンデンサでREFをバイパスして下さい。大きなコンデンサを使うと、シャットダウン解除時のウェイクアップ時間が増加します(「SHDN使用による消費電流の低減」を参照)。内部リファレンスはシャットダウン時(SHDN=0)にディセーブルされます。

シリアルインタフェース

パワーアップ後の初期化及び変換開始

電源が最初に投入された時にSHDNがローになっていない場合は、放電状態の4.7µFリファレンスバイパスコンデンサが仕様の精度に必要な充電状態になるまでに最大2msを要します。この期間は変換を実行しないで下さい。

変換は、CSをローにすることによって開始します。CS の立下がりエッジでT/Hはホールドモードに入り、変換 が開始されます。その後、データは外部クロックに よってシリアルにシフトアウトされます。

SHDN使用による消費電流の低減

MAX1284/MAX1285を変換と変換の間でシャット ダウンすることによって、消費電力を大幅に低減できます。これは、図5の平均消費電流対変換レートのグラフ に示されています。ウェイクアップ時間 (t_{WAKE})は、 \overline{SHDN} が解除されてから変換を開始できるようになるまでの時間です(図6)。この時間はシャットダウン期間に依存します(図7)。これは、 $4.7\mu s$ リファレンスバイパスコンデンサはシャットダウン中に2msほどかけてゆっくりと電荷を失うためです。




図5. 消費電流対変換レート

タイミング及び制御

変換開始及びデータ読み取り動作は、CS及びSCLKディジタル入力によって制御されます。図8及び図9のタイミング図に、シリアルインタフェースの動作がまとめられています。

CSの立下がりエッジにより変換シーケンスが開始されます。T/H段により入力電圧が保持され、ADCが変換を開始し、DOUTがハイインピーダンスからロジックローに変わります。SCLKは変換プロセスを駆動するために使用され、変換の各ビットが決定されるごとにデータをシフトアウトします。

SCLKは、3番目のSCLKパルスの立上がりエッジの後でデータをシフトアウトし始めます。DOUTはSCLKの立上がりエッジの20ns後で遷移します。3番目の立上がりクロックエッジにより、DOUTに変換のMSBが出てきて、残りのビットがそれに続きます。データビットが12個と先頭に3つのゼロがあるため、これらのビットをシフトアウトするには最低15個の立上がりクロックエッジが必要です。変換結果がクロックアウトされた後及びCSの立上がりエッジの前における余分のクロックパルスは、DOUTにゼロの列を生成するだけでコンバータの動作には影響しません。

変換のLSB読込みの後に、CSをハイにします。最大のスループットを実現するためには、CSを再びローにして、仕様で指定された最小時間(t_{CS})の直後に次の変換を開始して下さい。

出力コーディング及び伝達関数

MAX1284/MAX1285のデータ出力はバイナリです。 図10は公称伝達関数を示しています。コード遷移は、 隣接する整数LSB値同士の中間点で起こります。 V_{REF} = +2.5 V_{REF} = +2.




図6. シャットダウンシーケンス




図7. リファレンスパワーアップ対シャットダウン時間

アプリケーション情報

標準インタフェースへの接続

MAX1284/MAX1285シリアルインタフェースは、SPI、QSPI及びMICROWIREと完全にコンパチブルです(図11)。

シリアルインタフェースが使用できる場合は、CPUのシリアルインタフェースをマスターモードに設定し、CPUがシリアルクロックを発生できるようにして下さい。選択できるクロック周波数は、6.4MHz(MAX1284)又は4.8MHz(MAX1285)までとなっています。

- 1) CPUの汎用I/Oラインを使用して、CSをローにします。 SCLKは、ローに維持します。
- 2) SCLKを少なくとも15クロックサイクル作動させます。最初の2クロックではDOUTにゼロが出てきます。DOUTの出力データは、3番目のSCLKの立上がりエッジ後20ns遷移し、MSBを先頭にした




図8. インタフェースタイミングシーケンス




図9. シリアルインタフェースタイミングの詳細図




図10. ユニポーラ伝達関数(フルスケール(FS) = V_{REF} - 1LSB、ゼロスケール(ZS) = GND)

フォーマットで出てきます。SCLKからDOUTへの 有効タイミング特性を守って下さい。データは、 SCLKの立上がりエッジでµPに同期入力できます。

- 3) 15番目の立上がりクロックエッジ以後にCSをハイにします。CSがローに留まると、LSBの後にゼロの列がクロックアウトされます。
- 4) $\overline{\text{CS}}$ =ハイの状態で、仕様で指定された最小時間(t_{CS}) 待った後で $\overline{\text{CS}}$ をローにし、新しい変換を開始します。 変換が完了する前に $\overline{\text{CS}}$ をハイにして変換を中断した 場合は、新しい変換を開始する前に最小アクイジ ション時間(t_{ACO})待ちます。

全てのデータビットが同期出力されるまでは、CSをローに維持する必要があります。図8に示すように、データは2バイトずつ又は連続的に出力することができます。これらのバイトは、先頭の3つのゼロ及び後尾の3つのゼロにはさまれた変換結果を含んでいます。

SPI及びMICROWIRE

SPI又はQSPIを使用する場合は、CPOL=0及びCPHA=0に設定して下さい。変換は、CSの立下がりエッジで開始されます。DOUTがローになり、変換が進行中であることを知らせます。ADCから完全な12ビットを取り出すには、2つの連続した1バイト読取り動作が必要です。DOUTの出力データはSCLKの立上がりエッジで遷移し、SCLKの立上がりエッジでルPに同期入力されます。

最初のバイトには、先頭ビットの3つのゼロ及び5ビットの変換結果が含まれます。2番目のバイトには、残りの7ビット及び後に続く1つのゼロが含まれます。接続については図11、タイミングについては図12を参照して下さい。




図11. MAX1284/MAX1285への一般的な シリアルインタフェース接続

QSPI

SPIはADCから12ビットのデータを取り込むために2つの 1バイト読取り動作を必要としますが、QSPIではデータを 同期入力するために必要なクロックサイクル数を最小限 に抑えられます。MAX1284/MAX1285は、12ビットの データを同期出力するためにµPからのクロックを15サイクル分必要とします。図13にCPOL = 0及びCPHA = 1を 使用した伝達を示します。変換結果には、2つのゼロと それに続く12ビットのデータ(MSBを先頭にしたフォーマット)が含まれています。

レイアウト、グランド及びバイパス

最高の性能を得るには、プリント回路基板を使用して下さい。ワイヤラップボードは推奨できません。ボードレイアウトは、ディジタル信号ラインとアナログ信号ラインが分離されるようにします。アナログとディジタル(特にクロック)ラインを互いに並行に走らせないで下さい。又、ディジタルラインがADCパッケージの下に来ないようにして下さい。

図14に、推奨されるシステムグランド接続法を示します。一点アナロググランド(スターグランドポイント)をGNDのところで設定し、ロジックグランドからは分離します。ノイズをさらに減らすために、その他全てのアナロググランド及びDGNDをスターグランドに接続して下さい。このグランドには、他のディジタルシステムグランドを接続しないで下さい。ノイズを排除するためにスターグランドから電源へのグランドリターンはできるだけ短くし、また、低インピーダンスにして下さい。

V_{DD}電源内の高周波ノイズが、ADC内の高速コンパレータに影響を与える可能性があります。この電源は、0.1μF及び10μFコンデンサでスターグランドにバイパスして下さい。最高の電源ノイズ除去比を得るには、コンデンサのリード線をできるだけ短くして下さい。電源ノイズの影響を減らすために、10Ω抵抗をローパスフィルタとして接続して下さい(図14)。

定義 ______

積分非直線性

積分非直線性(INL)は、実際の伝達関数値の直線からの偏差です。この直線は、最良の直線フィット(実際の伝達曲線に最も近い近似)あるいはオフセット及び利得誤差をヌル(ゼロ)にした後に伝達関数の終点間を結んだ線です。MAX1284/MAX1285の静的直線性パラメータは、終点間法により測定されています。

微分非直線性

微分非直線性(DNL)は、実際のステップの高さと1LSBの理想的な値の間の差です。DNLの大きさが1LSB未満であれば、そのDACはミッシングコードがないこと、及びコードは単調性であることが保証されます。




図12. SPI/Microwireシリアルインタフェースタイミング(CPOL = CPHA = 0)




図13. QSPIシリアルインタフェースタイミング(CPOL = 0、CPHA = 1)




図14. 電源接地条件

アパーチャジッタ

アパーチャジッタ (t_{AJ}) は、サンプル同士の時間間隔のばらつきです。

アパーチャ遅延

アパーチャ遅延(t_{AD})は、サンプリングクロックの立上がりとサンプルが実際にとられる時点の間の時間です。

信号対雑音比(SNR)

ディジタルサンプルから完ぺきに再構築された波形の場合、理論的最大SNRはフルスケールアナログ入力 (RMS値)のRMS数値化エラー(残留エラー)に対する比です。理想的な最小アナログディジタルノイズは数値化エラーのみに起因し、ADCの分解能(Nビット)によって直接決まります。

$$SNR = (6.02 \times N + 1.76)dB$$

現実には、数値化ノイズの他にもサーマルノイズ、 リファレンスノイズ、クロックジッタ等のノイズソース があります。このため、SNRの計算にはRMS信号と RMSノイズの比をとります。RMSノイズは、全てのスペクトル成分から基本波、最初の5つの高調波及びDCオフセットを差し引いたものです。

信号対雑音+歪み

信号対雑音+歪み(SINAD)は、基本入力周波数のRMS振幅とその他全てのADC出力信号のRMS振幅の比です。

SINAD(dB) = 20 x log (信号_{RMS}/ノイズ_{RMS})

実効ビット数

実効ビット数(ENOB)は、特定の入力周波数及びサンプリング速度におけるADCの全体的な精度を示します。理想的なADCのエラーは、数値化エラーのみに起因します。入力範囲がADCのフルスケール範囲に等しい場合の実効ビット数は次式で計算できます。

$$\frac{\mathsf{ENOB} = (\mathsf{SINAD} - 1.76)}{6.02}$$

全高調波歪み(THD)

全高調波歪み(THD)は、入力信号の最初の5つの高調波 RMS和と基本波そのものの比です。これは次式で表され ます。

THD =
$$20 \times log \left(\frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2}}{V_1} \right)$$

ここで、 V_1 は基本波の振幅、 $V_2 \sim V_5$ は2次 ~ 5 次高調波の振幅です。

スプリアスフリーダイナミックレンジ(SFDR)


スプリアスフリーダイナミックレンジ(SFDR)は、基本波(最大信号成分)のRMSの振幅と次に大きな歪み成分のRMS値の比です。

チップ情報

TRANSISTOR COUNT: 4286 PROCESS: BICMOS

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packages をご参照下さい。)



	INC	HES	MILLIM	IETERS
	MIN	MAX	MIN	MAX
Α	0.053	0.069	1.35	1.75
Α1	0.004	0.010	0.10	0.25
В	0.014	0.019	0.35	0.49
\Box	0.007	0.010	0.19	0.25
Û	0.0)50	1.7	27
Ш	0.150	0.157	3.80	4.00
\top	0.228	0.244	5.80	6.20
7	0.010	0.020	0.25	0.50
L	0.016	0.050	0.40	1.27

	INCH	HES	MILLIM	ETERS		
	MIN	MAX	MIN	MAX	Ν	MS012
D	0.189	0.197	4.80	5.00	8	Α
D	0.337	0.344	8.55	8.75	14	В
D	0.386	0.394	9.80	10.00	16	С

NOTES:

- 1. D&E DO NOT INCLUDE MOLD FLASH
- 2. MOLD FLASH OR PROTRUSIONS NOT TO EXCEED .15mm (.006")
- 3. LEADS TO BE COPLANAR WITHIN .102mm (.004")
- 4. CONTROLLING DIMENSION: MILLIMETER
 5. MEETS JEDEC MS012-XX AS SHOWN
- IN ABOVE TABLE
- 6. N = NUMBER OF PINS

I20 SAN GARRIEL DE SUNYVALE CA 94086 FAX (408) 737 7194
PREPRIETARY INFERMATION

PACKAGE FAMILY DUTLINE: SDIC .150"



マキシム・ジャパン株式会社

〒169-0051東京都新宿区西早稲田3-30-16(ホリゾン1ビル) TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600