

概要


MAX791はマイクロプロセッサ(μP)監視回路で、μPシステムにおいて、電源及びバッテリコントロール機能を監視するのに必要な部品の点数とシステムの複雑さを低減することができます。消費電流が $50\mu A$ のためポータブル機器での使用に最適ですが、チップイネーブルのプロパゲーションディレイが6ns、また出力電流が250mA(バッテリバックアップモードでは25mA)となっているため、より大きな、高性能の機器にも適しています。

MAX791は16ピンDIP及びナローSOPパッケージで供給されており、以下の機能を備えています。

- 1) μPリセットパワーアップ/パワーダウン、電圧低下時にRESET出力が実行され、また回路内にバッテリを備えていなくとも $V_{CC}=1V$ までこの実行が保証されます。
- 2) マニュアルリセット入力。
- 3) 1.25Vスレッショルド検出器により、パワーフェイル警報、ローバッテリ検出、+5V以外の電源の監視を行います。
- 4) 2段階のパワーフェイル警報—独立したローラインのコンバレータで、 V_{CC} をリセットスレッショルドより150mV高いスレッショルド値と比較。
- 5) CMOS RAM、リアルタイムクロック、μP、その他のローパワーロジックへのバックアップバッテリ切換機能。
- 6) ソフトウェアによるバックアップバッテリ電圧の監視。
- 7) ウオッチドッグ入力が、既定あるいは可変のタイムアウト期間内にトグルされた場合、ウォッチドッグ・フォルト出力が実行されます。
- 8) CMOS RAMまたはEEPROMのライトプロテクション。
- 9) ウォッチドッグ・パルス出力機能—ウォッチドッグ・タイムアウトによって発生する、緊急のWD0実行を前もって警報する。

アプリケーション

コンピュータ μP 電源監視
コントローラ インテリジェント計測機器
ポータブル/バッテリ駆動機器


ピン配置**特長**

- ◆4.65V精密電圧モニタ
- ◆パワーOKリセットタイムディレイ：200ms
- ◆独立ウォッチドッグタイマ：既定または可変値
- ◆スタンバイ電流： $1\mu A$
- ◆電源切換え
 - V_{CC} モード：250mA出力
 - バッテリ・バックアップモード：25mA出力
- ◆チップイネーブル信号のゲート
メモリ書きサイクルの完結
CEゲート伝播遅延：6ns
- ◆スーパーキャップ・コンパチブル
- ◆パワーフェイルまたはローバッテリ警報用の電圧監視
- ◆バックアップバッテリ監視
- ◆ $V_{CC}=1V$ まで有効なRESET保証

型番

PART	TEMP. RANGE	PIN-PACKAGE
MAX791CPE	0°C to +70°C	16 Plastic DIP
MAX791CSE	0°C to +70°C	16 Narrow SO
MAX791C/D	0°C to +70°C	Dice*
MAX791EPE	-40°C to +85°C	16 Plastic DIP
MAX791ESE	-40°C to +85°C	16 Narrow SO
MAX791EJE	-40°C to +85°C	16 CERDIP
MAX791MJE	-55°C to +125°C	16 CERDIP

* Dice are specified at $T_A = +25^\circ C$.

標準動作回路

TM MaxCap is a registered trademark of The Carborundum Corp. TM SuperCap is a registered trademark of Baknor Industries.

ABSOLUTE MAXIMUM RATINGS

Input Voltage (with respect to GND)

V _{CC}	-0.3V to +6V
V _{BATT}	-0.3V to + 6V
All Other Inputs.....	-0.3V to (V _{OUT} + 0.3V)

Input Current

V _{CC} Peak	1.0A
V _{CC} Continuous	250mA
V _{BATT} Peak	250mA
V _{BATT} Continuous.....	25mA
GND, BATT ON.....	100mA
All Other Outputs	25mA

Continuous Power Dissipation (T_A = +70°C)

Plastic DIP (derate 10.53mW/°C above +70°C)	842mW
Narrow SO (derate 8.70mW/°C above +70°C)	696mW
CERDIP (derate 10.00mW/°C above +70°C)	800mW

Operating Temperature Ranges

MAX791C_	0°C to +70°C
MAX791E_	-40°C to +85°C
MAX791MJE	-55°C to +125°C

Storage Temperature Range

Lead Temperature (soldering, 10sec)

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS(V_{CC} = 4.75V to 5.5V, V_{BATT} = 2.8V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Operating Voltage Range V _{CC} , V _{BATT} (Note 1)			0		5.5	V
V _{OUT} in Normal Operating Mode	V _{CC} = 4.5V	I _{OUT} = 25mA	V _{CC} - 0.05	V _{CC} - 0.02		V
		I _{OUT} = 250mA	V _{CC} - 0.3	V _{CC} - 0.2		
		MAX791M	V _{CC} - 0.40			
V _{CC} -to-V _{OUT} On-Resistance	V _{CC} = 4.5V	V _{CC} = 3V, V _{BATT} = 2.8V, I _{OUT} = 100mA		V _{CC} - 0.2	V _{CC} - 0.12	Ω
		MAX791C/E		0.8	1.2	
		MAX791M		0.8	1.6	
V _{OUT} in Battery-Backup Mode	V _{CC} = 3V			1.2	2.0	V
	VBATT = 4.5V, I _{OUT} = 20mA		VBATT - 0.3			
	VBATT = 2.8V, I _{OUT} = 10mA		VBATT - 0.25			
VBATT-to-V _{OUT} On-Resistance	VBATT = 2.0V, I _{OUT} = 5mA		VBATT - 0.15			Ω
	VBATT = 4.5V			8	15	
	VBATT = 2.8V			13	25	
	VBATT = 2.0V			17	30	
Supply Current in Normal Operating Mode (Excludes I _{OUT})	V _{CC} > VBATT - 1V			50	150	µA
Supply Current in Battery-Backup Mode (Excludes I _{OUT}) (Note 2)	V _{CC} < VBATT - 1.2V, VBATT = 2.8V	TA = +25°C		0.04	1	µA
		TA = T _{MIN} to T _{MAX}			5	
VBATT Standby Current (Note 3)	VBATT + 0.2V ≤ V _{CC}	TA = +25°C	-0.1		0.02	µA
		TA = T _{MIN} to T _{MAX}	-1.0		0.02	
Battery-Switchover Threshold	Power up		VBATT + 0.03			V
	Power down		VBATT - 0.03			
Battery-Switchover Hysteresis				60		mV
Low-Battery Detector Threshold				2		V

ELECTRICAL CHARACTERISTICS (continued)(V_{CC} = 4.75V to 5.5V, V_{BATT} = 2.8V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
BATT ON Output Low Voltage	_{SINK} = 3.2mA		0.1	0.4	V
	_{SINK} = 25mA		0.7	1.5	
BATT ON Output Short-Circuit Current	Sink current		60		mA
	Source current	1	15	100	
RESET, LOW-LINE AND WATCHDOG TIMER					
RESET Threshold Voltage		4.50	4.65	4.75	V
RESET Threshold Hysteresis			15		mV
LOWLINE-to-RESET Threshold Voltage			150		mV
V _{CC} -to-RESET Delay	Power down		100		μs
V _{CC} -to-LOWLINE Delay	Power down		80		μs
RESET Active Timeout Period	Power up	140	200	280	ms
Watchdog Timeout Period	SWT connected to V _{OUT}	1.0	1.6	2.25	sec
Minimum Watchdog Timeout Period	4.7nF capacitor connected from SWT to GND		10		ms
Minimum Watchdog Input Pulse Width	V _{IL} = 0.8V, V _{IH} = 0.75 × V _{CC}	100			ns
WDPO Pulse Width			1		ms
WDPO-to-WDO Delay			70		ns
RESET Output Voltage	MAX791C, _{SINK} = 50μA, V _{CC} = 1.0V, V _{CC} falling	0.004	0.3		V
	MAX791E/M, _{SINK} = 50μA, V _{CC} = 1.2V, V _{CC} falling	0.004	0.3		
	_{SINK} = 3.2mA, V _{CC} = 4.25V	0.1	0.4		
	_{SOURCE} = 1.6mA, V _{CC} = 5V	3.5			
RESET Output Short-Circuit Current	Output source current		7	20	mA
LOWLINE Output Voltage	_{SINK} = 3.2mA, V _{CC} = 4.25V		0.4		V
	_{SOURCE} = 1μA, V _{CC} = 5V	3.5			
LOWLINE Output Short-Circuit Current	Output source current		15	100	μA
WDO Output Voltage	_{SINK} = 3.2mA		0.4		V
	_{SOURCE} = 500μA, V _{CC} = 5V	3.5			
WDO Output Short-Circuit Current	Output source current		3	10	mA
WDPO Output Voltage	_{SINK} = 3.2mA		0.4		V
	_{SOURCE} = 1mA	3.5			
WDPO Output Short-Circuit Current	Output source current		7	20	mA










ELECTRICAL CHARACTERISTICS (continued)(V_{CC} = 4.75V to 5.5V, V_{BATT} = 2.8V, T_A = T_{MIN} to T_{MAX}, unless otherwise noted.)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
WDI Threshold Voltage (Note 4)	V _{IH}	0.75 × V _{CC}			V
	V _{IL}			0.8	
WDI Input Current	WDI = 0V	-50	-10		μA
	WDI = V _{OUT}		20	50	
POWER-FAIL COMPARATOR					
PFI Input Threshold	V _{CC} = 5V	1.20	1.25	1.30	V
PFI Leakage Current			±0.01	±25	nA
PFO Output Voltage	I _{SINK} = 3.2mA			0.4	V
	I _{SOURCE} = 1μA, V _{CC} = 5V	3.5			
PFO Short-Circuit Current	Output sink current		60		mA
	Output source current	1	15	100	μA
PFI-to-PFO Delay	V _{IN} = -20mV, V _{OD} = 15mV		15		μs
	V _{IN} = 20mV, V _{OD} = 15mV		55		
CHIP-ENABLE GATING					
CE IN Leakage Current	Disabled mode		±0.005	±1	μA
CE IN-to-CE OUT Resistance (Note 5)	Enabled mode	75	150		Ω
CE OUT Short-Circuit Current (Reset Active)	Disabled mode, CE OUT = 0V	0.1	0.75	2.0	mA
CE IN-to-CE OUT Propagation Delay (Note 6)	50Ω source impedance driver, C _{LOAD} = 50pF		6	10	ns
CE OUT Output Voltage High (Reset Active)	V _{CC} = 5V, I _{OUT} = -100μA	3.5			V
	V _{CC} = 0V, V _{BATT} = 2.8V, I _{OUT} = 1μA	2.7			
RESET-to-CE OUT Delay	Power down		15		μs
MANUAL RESET INPUT					
MR Minimum Pulse Width		25	15		μs
MR-to-RESET Propagation Delay			7		μs
MR Threshold	V _{CC} = 5V		1.25		V
MR Pull-Up Current	MR = 0V	23	250		μA

Note 1: Either V_{CC} or V_{BATT} can go to 0V, if the other is greater than 2.0V.**Note 2:** The supply current drawn by the MAX791 from the battery (excluding I_{OUT}) typically goes to 10μA when (V_{BATT} - 1V) < V_{CC} < V_{BATT}. In most applications, this is a brief period as V_{CC} falls through this region.**Note 3:** "+" = battery-discharging current, "-" = battery-charging current.**Note 4:** WDI is internally connected to a voltage divider between V_{OUT} and GND. If unconnected, WDI is driven to 1.6V (typ), disabling the watchdog function.**Note 5:** The chip-enable resistance is tested with V_{CC} = 4.75V V_{CE} IN = V_{CE} OUT = V_{CC} / 2.**Note 6:** The chip-enable propagation delay is measured from the 50% point at CE IN to the 50% point at CE OUT.

標準動作特性

(TA = +25°C, unless otherwise noted.)








監視回路μP

MAX791

標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)



端子説明

端子	名 称	機 能
1	VBTT	バックアップ・バッテリ入力。外付けバッテリ、またはコンデンサ及び充電回路に接続。
2	V _{OUT}	出力電源電圧。V _{CC} がVBATT以上で、かつリセットスレッショルドより上の場合、V _{OUT} をV _{CC} に接続。V _{CC} がVBATT以下に低下し、またリセットスレッショルドより下の値になった場合、V _{OUT} はVBATTに接続。0.1μFコンデンサをV _{OUT} とグランド間に接続して下さい。
3	V _{CC}	入力電源電圧、+5V入力。
4	GND	グランド。全信号に対しての0V基準。
5	BATT ON	バッテリオン出力。V _{OUT} がVBATTに切替わる場合ハイに、またV _{OUT} がV _{CC} に切替わる場合ローになります。250mA以上のV _{OUT} 電流を必要とする場合、PNPのベースを電流制限抵抗を通してBATT ONに接続。
6	PFO	パワーフェイル出力。これはパワーフェイルコンパレータの出力端子です。PFIが1.25V以下の場合、PFOはローになります。このコンパレータは独立しており、他の内部回路にはなんら影響を与えません。
7	PFI	パワーフェイル入力。これは、パワーフェイルコンパレータへの非反転入力端子です。PFIが1.25V以下の時、PFOはローになります。未使用時は、GNDかV _{OUT} に接続して下さい。
8	SWT	ウォッチドッグタイムアウト設定入力。ウォッチドッグタイムアウト期間を1.6sのデフォルト値に設定するには、この入力端子をV _{OUT} に接続します。その他の時間に設定するためには、コンデンサをこの入力端子とグランド間に接続して下さい。ウォッチドッグタイムアウト時間(ms)=2.1×コンデンサ容量(nF)。
9	MR	マニュアルリセット入力。この入力は外付のプッシュボタンスイッチ、あるいはロジックゲート出力に接続できます。RESETは、MRがローの期間、及びMRがハイに戻った後も200msの間ローを維持します。
10	LOWLINE	V _{CC} がリセットスレッショルド+150mVまで低下した場合、LOWLINE出力はローになります。非安定化電源を監視できない場合、NMIを発生させるのにこの出力が使用できます。
11	WDI	ウォッチドッグ入力。WDIはスリーレベル入力です。WDIがウォッチドッグタイムアウト期間以上ハイあるいはローの場合、WDOはローになりWDIの次のトランジションまでロー状態を維持します。WDIを未接続にすることで、ウォッチドッグタイムアウト機能をディセーブルできます。WDIはV _{OUT} とグランド間の内部電圧分圧器に接続されており、それにより、WDIは未接続の場合には、電源の中間電圧に設定されます。
12	CE OUT	チップイネーブル出力。CE INがローでV _{CC} がリセットスレッショルド以上の場合のみCE OUTはローになります。リセットが実行された場合、CE INがローならば、CE OUTはCE INがハイになるまで、あるいは最大で15μsの間ローのままでです。
13	CE IN	チップイネーブル入力。チップイネーブルゲート回路への入力。未使用の場合は、グランドまたはV _{OUT} に接続。
14	WDO	ウォッチドッグ出力。ウォッチドッグタイムアウト期間よりも長い間WDIがハイまたはローを維持した場合、WDOはローになり、WDIの次の変化でハイに戻ります。WDIが未接続の場合WDOはハイのままでます。またリセット状態でも、WDOはハイになります。
15	RESET	V _{CC} がリセットスレッショルド以下に低下した場合、RESET出力はローになります。V _{CC} がパワーアップ時、リセットスレッショルドを越えた後も、RESETは200ms(typ)の間ローのままでです。
16	WDPO	ウォッチドッグパルス出力。WDIのトランジションが無い場合、WDPOは1ms(min)の間ローパルスを発生させます。WDPOパルスはWDOより70ns早く出されます。

監視回路μP




図1. ブロックダイアグラム




図2. マニュアルリセット・タイミングダイアグラム




図3. ダイオードの“OR”接続により、複数のリセットソースをMRに接続できます。

詳細

マニュアルリセット入力

μPシステム製品の多くは、ユーザー・コントロールでリセットパルスを出せるよう、マニュアルリセット機能が必要となっています。マニュアルリセット入力(MR)は、スイッチに直接接続することができ、外付プルアップ抵抗または波形整形回路は必要ありません。図1に示されているようにMRは、1.25Vコンパレータに接続され、V_{OUT}にプルアップされます。MR実行からRESET実行までの伝播遅延は4µs(typ)です。最低15µsの間MRをローにすることにより、全内部カウンタがリセットされ、ウォッチドッグ出力(WD0)とウォッチドッグパルス出力(WDPO)がハイになります。

セットウォッチドッグタイムアウト(SWT)入力はV_{OUT}(内部タイムアウト用)に接続されていない場合には、V_{OUT}-0.6Vに設定されます。また、チップイネーブル出力(CE OUT)をハイにするため、チップイネーブル機能がディセーブルされます。MRがローの間はRESET出力はアクティブのままで、MRがハイになった後リセット・タイムアウト期間が始ります(図2)。

この入力はデジタルロジック入力として、または2番目のローラインコンパレータとして使用して下さい。通常のTTL/CMOSレベルはプルダウンダイオードを通して、“ワイヤOR”接続できますし(図3)、オープンドレイン/コレクタ出力は直接“ワイヤOR”接続できます。




図4. 外付けのプルダウン抵抗により、RESETはV_{CC}=GNDまで有効です。

RESET出力

MAX791はRESET出力により、パワーアップ時μPを既定の状態でスタートさせることができます。またパワーダウンあるいは低電圧状態でのコード実行エラーを防止することができます。

RESET出力はアクティブローで、アクティブ状態の時0.1V飽和電圧で3.2mA(typ)シンクします。インアクティブ状態の時、RESET出力のソース電流はV_{OUT}-0.5V(typ)で1.6mAです。バックアップバッテリを使用しない場合、RESET出力はV_{CC}=1Vまで有効で、またRESET出力に10kΩプルダウン抵抗を接続すると、RESET出力はV_{CC}=グランド(図4)まで有効です。V_{CC}が1V以下に下がると、RESET出力スイッチへのゲートドライブはそれにつれて減少し、I_{DSON}と飽和電圧が増加します。10kΩプルダウン抵抗により、スイッチとの並列抵抗値は約10kΩになり、またシンク電流が40μAの時、出力飽和電圧は0.4V以下になります。10kΩの外付プルダウン抵抗使用時、V_{CC}=4.74VでのRESET出力の状態は4.5V(typ)です。2V以上のバッテリをVBATTに接続することで、RESET出力はV_{CC}=0V~5.5Vで有効です。

以下の状態でRESETが実行されます。

- 1) V_{CC}<4.65V(typ)
- 2) MR<1.25V(typ)
- 3) V_{CC}>4.65Vになった後、またはMRが1.25Vを越えた後、RESETは200ms(typ)の間実行されます。

MAX791のバッテリ切換え用コンパレータは、RESETの実行に関して何の影響も与えません。しかし、このモードに入るにはV_{CC}がリセットスレッショルド以下でなければならないので、RESETはバッテリバックアップモードで実行されます。




図5. WDI、WD0、WDPOタイミングダイアグラム
(V_{CC}モード)

ウォッチドッグ機能

ウォッチドッグはウォッチドッグ入力(WDI)によりμPのアクティビティを監視し、μPがインアクティブになった場合、WD0とWDPOが実行されます。ウォッチドッグ機能を使用するには、WDIをバスラインかμPのI/Oラインに接続して下さい。WDIがウォッチドッグ・タイムアウト時間(公称1.6s)以上ハイまたはロー状態の場合、WDPOとWD0が実行され、ソフトウェアのフォルト状態が検出されます(“ウォッチドッグ出力”と“ウォッチドッグパルス出力”的項を参照)。

ウォッチドッグ入力

ウォッチドッグ期間中、WDIにおける状態変化(ハイからロー、ローからハイ、または最小の100nsパルス)により、ウォッチドッグ・タイマがリセットされます。ウォッチドッグ・タイムアウトのデフォルト値は1.6sですが、SWTとGNDの間に外付コンデンサを接続することによって、他のタイムアウト期間に設定することもできます(“ウォッチドッグタイムアウト期間選択”的項を参照)。

ウォッチドッグ機能をディセーブルにするには、WDIをオープン状態にしておきます。内部抵抗ネットワーク(WDIでの等価インピーダンス100kΩ)によりWDIは約1.6Vにバイアスされ、内部コンパレータはこの電圧を検出しウォッチドッグタイマをディセーブルします。またV_{CC}がリセットスレッショルド以下に低下した場合、ウォッチドッグ機能はディセーブルされ、またWDIは内部抵抗ネットワークから切り離され、ハイインピーダンスになります。

ウォッチドッグ出力

ウォッチドッグタイムアウト期間中、WDIでトランジションまたはパルス発生があった場合、WD0は“ハイ”的ままで

監視回路μP




図6. 2回連続のウォッチドッグフォルトにより、システムをリセット状態にラッチ。

を維持します。 V_{cc} がリセットスレッショルド以下、またはバッテリバックアップモードがイネーブル、あるいはWDIがオープンの場合、ウォッチドッグ機能はディセーブルされ $\overline{WD0}$ はロジックハイになります。ウォッチドッグモードにおいてウォッチドッグタイムアウト期間中、WDIでトランジションが起こらない場合、 \overline{WDPO} がローになった後70nsで $\overline{WD0}$ はローになり、WDIの次のトランジションが起るまでローのままであります(図5)。2回連続でウォッチドッグフォルトが起こった場合、フリップ・フロップによりシステムはハードウェアシャットダウンされます(図6)。 $\overline{WD0}$ は2×TTL出力特性を備えています。

ウォッチドッグ・パルス出力

前のセクションでも説明したように、 \overline{WDPO} は外付Dフリップ・フロップへのクロック入力として使用できます。ウォッチドッグタイムアウト期間の終端においてWDIでウォッチドッグエッジまたはパルスが見られない場合、 \overline{WDPO} は1ms間ローのパルスを発生します。 $\overline{WD0}$ は \overline{WDPO} がローになった後70nsでローになります。 \overline{WDPO} がローになった時点で $\overline{WD0}$ はハイのため、 $\overline{WD0}$ がローになった時でもフリップフロップのQ出力はハイのまま(図5)です。WDIのトランジションによってウォッチドッグタイマがリセットされない場合、 $\overline{WD0}$ はローのままを維持し、 \overline{WDPO} はQ出力に対してロジックローをクロック出力し、MAX791をリセット状態にラッチします。WDIのトランジションによってウォッチドッグタイマがリセットされた場合、 $\overline{WD0}$ はハイ

になります。フリップ・フロップのQ出力はハイのままを維持します。従って、システムのシャットダウンは2回連続のウォッチドッグフォルトによってのみ行われます。

$\overline{WD0}$ と \overline{WDPO} の内部プルアップ抵抗は V_{out} に接続されているので、これらの出力を V_{cc} から電源供給がされているCMOSロジックには直接接続しないで下さい。これは V_{cc} が供給されていない時(例えばバッテリモード時)、過電流が $\overline{WD0}$ または \overline{WDPO} からCMOSロジック入力の保護ダイオードを通してグランドへ流れてしまうからです。

他のウォッチドッグタイムアウトの選択

SWT入力によりウォッチドッグタイムアウト期間をコントロールすることができます。SWTを V_{out} に接続すると、1.6sの内部ウォッチドッグタイムアウト期間を選択することができ、SWTとグランド間にコンデンサを接続すると他のタイムアウト期間を選択することができます。SWTはオープン状態に、またグランドにも接続しないで下さい。次の式によりウォッチドッグタイムアウト期間が設定されます。

$$\text{ウォッチドッグタイムアウト時間(ms)} = 2.1 \times \text{コンデンサ容量(nF)}$$

この式は4.7nF~100nFのコンデンサ値に対して有効です。(標準動作特性の項の“ウォッチドッグタイムアウト期間 vs. タイミングコンデンサ”的グラフを参照。) SWTは、±100nA(typ)の電流ソースに内部的に接続されています。この電流ソースは、タイミングコンデンサを充放電し、ウォッチ




図7. リセットとチップイネーブルタイミング




図8. CE伝播遅延試験回路

ドッグタイムアウト時間を決定するオシレータ周波数を設定します。(アプリケーション情報の“SWTへのタイミングコンデンサの接続”を参照。)

チップイネーブル信号のゲート

MAX791はチップイネーブル(CE)信号の内部ゲートを備えており、パワーフェイル時の、誤ったデータによるCMOS RAMデータの破壊を防ぎます。通常動作時のCEゲートはイネーブルされ全CEトランジションを通しますが、リセットがかけられた場合はこの経路はディセーブルされ、誤ったデータがCMOS RAMのデータを破壊するのを防ぐことができます。MAX791のチップイネーブル入力(CE IN)からCE OUTへは直列トランスマッショングートが使用されています(図1)。

CE INからCE OUTへの最大CE伝播遅延が10nsのため、このMAX791は殆どのμPシステムで使用できます。

チップイネーブル入力

CE INはRESETが実行されている間ハイインピーダンス(ディセーブルモード)です。

パワーダウンの過程で V_{cc} が4.65Vレベルを越えた場合、CE INでの電圧がハイになるか、あるいはリセットが実行されてから15µs後か、そのどちらか先に起った方でCE INはハイインピーダンス状態になります(図7)。

パワーアップの過程において、リセットタイムアウト期間の後にリセットが解除されるまで、CE INはそのアクティビティに関係なくハイインピーダンスを維持します。

ハイインピーダンスモードでのこの入力に流れる漏れ電流

は、全温度範囲において±1µA(max)です。ローインピーダンスマードでのCE INのインピーダンスは、CE OUTの負荷と直列に接続された75Ωの抵抗として見えます。

CEのトランスマッショングートの伝播遅延は、CE INをドライブする信号源のインピーダンスとCE OUTでの容量負荷によって変化します(標準動作特性の項の“チップイネーブル伝播遅延vs. CE OUT負荷容量”的グラフを参照)。CE 伝播遅延はCE INの50%ポイントからCE OUTの50%ポイントまで、50Ωドライバと50pF負荷容量を用いて量産テストされています。伝播遅延を最小にするためには、CE OUTの容量負荷を最小化し、また低出力インピーダンスドライバを使用して下さい。


チップイネーブル出力

イネーブルモードでのCE OUTのインピーダンスは、CE INのドライブ抵抗と直列に接続されている75Ωと同じです。ディセーブルモードでは、75Ωトランスマッショングートはオフされ、CE OUTは V_{out} にプルアップされます。トランスマッショングートがイネーブルになった場合、このプルアップはターンオフされます。

LOWLINE出力

ローラインコンパレータは、リセットスレッショルドより150mV高い標準スレッショルド値で V_{cc} を監視し、また15mVのヒステリシスを備えています。LOWLINEは0.1Vで3.2mA(typ)シンクし、通常動作時(V_{cc} がLOWLINEスレッショルドより上)では V_{out} にプルアップされます。非安定化電源へのアクセスが不可能な場合は、 V_{cc} の低下開始検出としてLOWLINEを使用してμPへNMIを発生します。(図9a)。

監視回路μP



パワーフェイル・コンパレータ

このパワーフェイル・コンパレータは、MAX791の他の機能にはなんら影響を与えない独立したコンパレータで、一般的な使用方法としては、5V以外の電源の監視(標準動作回路、及び負電圧監視の項を参照)、また非安定化電源が容易にアクセス可能な場合の初期のパワーフェイル検出等が挙げられます(図9b)。

パワーフェイル入力

PFIはパワーフェイル・コンパレータの入力端子で、全温度範囲での入力漏れ電流は $\pm 25\text{nA}$ (最大)が保証されています。コンパレータのディレーは、 V_{IL} から V_{OL} の場合(パワーフェイル時) $15\mu\text{s}$ (typ)、 V_{IH} から V_{OH} (電源投入時)では $55\mu\text{s}$ (typ)です。もし使用しない場合は、入力端子をグランドに接続して下さい。

表1. バッテリバックアップモード時の入出力状態

端子	名称	状 態
1	VBATT	消費電流は $1\mu\text{A}$ (max)。
2	V_{OUT}	内部PMOSスイッチを通して、 V_{OUT} はVBATTに接続されています。
3	V_{CC}	切換えのため、バッテリ切換コンパレータは V_{CC} を監視。
4	GND	GND—全信号に対しての0Vリファレンス。
5	BATT ON	ロジックハイ。この開回路出力は V_{OUT} と同等。
6	\overline{PFO}	バッテリバックアップ・モード時($V_{OUT} > VBATT-1.2\text{V}$ typ)、パワーフェイルコンパレータはアクティブ状態を維持。これ以下の電圧の場合、 \overline{PFO} はロー。
7	PFI	バッテリバックアップ・モード時($V_{OUT} > VBATT-1.2\text{V}$ typ)、パワーフェイルコンパレータはアクティブ状態を維持。
8	SWT	SWTは無視。
9	\overline{MR}	\overline{MR} は無視。
10	LOWLINE	ロジックロー。*
11	WDI	WDIは無視され、ハイインピーダンスになります。
12	$\overline{CE OUT}$	ロジックハイ。この開回路出力電圧は V_{OUT} と同等。
13	$\overline{CE IN}$	ハイインピーダンス。
14	\overline{WDO}	ロジックハイ。この開回路出力電圧は V_{OUT} と同等。
15	\overline{RESET}	ロジックロー。*
16	\overline{WDPO}	ロジックハイ。この開回路出力電圧は V_{OUT} と同等。

* バッテリバックアップモードに入るには、 V_{CC} はリセットスレッショルド以下であることが必要。

パワーフェイル出力

パワーフェイル出力(\overline{PFO})は、PFIが 1.25V 以下になった場合“ロー”になり、 0.1V の飽和電圧で 3.2mA (typ)シンクします。またPFIが 1.25V 以上の場合、 \overline{PFO} は V_{OUT} にブルアップされます。電圧分圧器を介しPFIを非安定化電源に接続することにより、非安定化電源が低下し始めた時 \overline{PFO} はNMIを発生させます(図9b)。非安定化電源がアクセス不可能な場合は、LOWLINEを用いてNMIを発生させます。LOWLINEスレッショルドは、リセットスレッショルドより 150mV (typ)高くなっています(“LOWLINE出力”的項を参照)。



図10. V_{CC} とVBATTから V_{OUT} へのスイッチング

図11. バックアップバッテリ監視用タイミングダイアグラム

バッテリバックアップ・モード

MAX791は次の2つの状態を満たした場合、バッテリバックアップモードに切り替わります。1) V_{CC} がリセットスレッショルド以下になった場合。2) V_{CC} がVBATT以下になった場合。表1にバッテリバックアップモード時の入出力状態が示されています。

バッテリ・オン出力

バッテリオン(BATT ON)出力により、内部 V_{CC} /バッテリの切換コンパレータの状態を示すことができ、これにより内部 V_{CC} とVBATTの切換えスイッチをコントロールしています。 V_{CC} がBATTより大きい場合(小さなヒステリシスの影響は除く)、BATT ONは0.1Vの飽和電圧で3.2mA(typ)シンクし、バッテリバックアップモードにおいては、この端子は V_{OUT} から約10µAの電源をソースします。バッテリ切換の状態を示すために、または高電流のアプリケーションに対する外付パストランジスタにベースドライブを供給するために、BATT ONを使用して下さい(標準動作回路参照)。

入力電源電圧

入力電源電圧(V_{CC})は+5Vに安定化して下さい。 V_{CC} はパラレルダイオードと大きなPMOSスイッチを介して V_{OUT} に接続されていますが、このスイッチは250mA以下の全電流負荷を流し、一方のパラレルダイオードは250mAを越す電流を流します。各スイッチ、ダイオードのインピーダンスは1Ω以下です(図10)。連続最大電流は250mAですが、パワー・オントランジエントで最大1Aに達します。

バックアップバッテリ入力

バックアップバッテリ入力(VBATT)は V_{CC} 入力と類似していますが、PMOSスイッチとパラレルダイオードがかなり小さくなっています。従って、ダイオードとスイッチのオン抵抗値は約10Ωで、また連続電流は25mA、ピーク電流(パワー・アップ時のみ)は250mAに制限されています。この入力の逆漏れ電流は全温度範囲、また全電源範囲において1µA以下です。

出力電源電圧

出力電源電圧(V_{OUT})は、内部的にこのICのサブストレートに接続されており、外付システムと内部回路に全電流を供給します。例えば全開回路出力は、ハイ状態では V_{CC} 電圧ではなく V_{OUT} 電圧になります。250mAの最大ソース電流において、 V_{OUT} は V_{CC} より200mV(typ)低くなります。この端子は0.1µFコンデンサでデカップリングして下さい。

監視回路μP




図12. VBATTに接続されたスーパー・キャップ




図13. CE ゲートの代替

ローバッテリモニタ

MAX791のローバッテリ電圧機能によりVBATTが監視されますが、この $2.0V \pm 0.15V$ のローバッテリ検出は、通常のパワーアップの一連の動作後またはMRリセット入力がハイ状態に戻った後起こるリセットタイムアウト期間(200ms)中のみ実行されます。バッテリ電圧が $2.0V$ 以下の場合、リセットタイムアウト後2番目のCEパルスはインヒビットされ、バッテリ電圧が $2.0V$ 以上の場合、全CEパルスは、CEゲートを通過することが可能です。この機能を使用するためには、200msリセットタイムディレー後、パワーアップ時RESETがインアクティブ後、最初のCEパルスを使って00(HEX)を書き込み、2番目のCEパルスを使って同じ場所にFF(HEX)を書き込みます。このメモリの中身によってグッドバッテリ(FF)とローバッテリ(00)とを表します(図11)。

アプリケーション情報

MAX791は短絡保護がなされていないため、デカップリングコンデンサの充電等、パワーアップトランジエント以外で V_{out} をグランドに短絡した場合、ICが破壊されます。

開回路の全出力は V_{cc} ～GNDではなく、 V_{out} ～GNDの範囲でスインギングします。

長い線を入力端子に接続する場合、この線がリング、及びICの保護ダイオードをバイアスする状態を起こさないよう注意して下さい。

動作モードには次の3種類があります。

- 1) 全回路がパワーアップされたノーマル動作モード。 V_{cc} からの電源電流は $60\mu A$ (typ)で、バッテリから流れる漏れ電流は僅かです。
- 2) V_{cc} がVBATT以下で差が $0.7V$ (typ)以内の時のバッテリバックアップモード。全回路がパワーアップされ、バッテリからの電源電流は $60\mu A$ (typ)以下です。
- 3) V_{cc} がVBATT以下で差が $0.7V$ 以上の時のバッテリバックアップモード。VBATTの電源電流は $1\mu A$ (max)です。




図14. パワーフェイルコンパレータへのヒステリシス追加

MAX791でのスーパーキャップの使用

VBATTの動作電圧範囲は V_{CC} と同じです。バッテリ切換のスレッショルド電圧はVBATTを中心に $\pm 30mV$ (typ)で、バックアップソースとしてスーパーキャップ及び単純な充電回路が使用できます(図12)。

V_{CC} がリセットスレッショルド以上で、VBATTが V_{CC} より0.5V以上高い場合、VBATTの電圧が V_{CC} の上0.5V以下になるまで、VBATTから V_{OUT} 及び V_{CC} へ電流が流れます。例えば、スーパーキャップがVBATT、及びダイオードを介して V_{CC} へ接続された状態で、 V_{CC} が5.4Vから4.9Vへ素速く変化した場合、VBATTが5.3V(typ)になるまで、このコンデンサは V_{OUT} と V_{CC} を通して放電されます。そして最後には、スーパーキャップの充電ダイオードとMAX791の内部パワーダイオードの漏れ電流によって、スーパーキャップは V_{CC} まで放電されます。また V_{CC} とVBATTがリセットスレッショルド

の上0.5Vからスタートし、 V_{CC} の電源が消失した場合、VBATTに接続されたスーパーキャップはVBATTがリセットスレッショルドに到達するまで V_{CC} を通して放電されます。その後MAX791はバッテリバックアップモードに切り換えられ、 V_{CC} に流れる電流はゼロになります(図10)。

VBATT及び V_{CC} への別々の電源使用

V_{CC} とVBATTの電源に別々のものを使用し、 V_{CC} がリセットスレッショルド以上の場合、VBATTは V_{CC} の上0.3V以下でなければなりません。前のセクションで述べた通り、VBATTがこの制限値を超えた場合、及び V_{CC} の電源が消失した場合、VBATT- V_{OUT} ダイオード及び V_{OUT} - V_{CC} スイッチを通して回路が開かれるまで、VBATTから V_{CC} に連続電流が流れます(図10)。

別のチップインターブルギング

CE及び \overline{CE} 入力付きのメモリICの使用する場合には、MAX791のCEループをバイパスすることができます。このために、 \overline{CE} INをグランドに接続し、 \overline{CE} OUTを V_{OUT} にプルアップし、 \overline{CE} OUTを各メモリICのCE入力に接続して下さい(図13)。各ICのCE入力はMAX791によってゲーティングされる必要はありません、チップセレクトロジックへ直接接続されます。

パワーフェイルコンパレータへのヒステリシスの追加

ヒステリシスによりパワーフェイルコンパレータでのノイズマージンが増え、 V_{IN} がパワーフェイルコンパレータのトリップポイントの周辺の値の場合、 PFO が繰り返しトリガ(チャタリング)されるのを防ぎます。図14に、パワーフェイルコンパレータにヒステリシスを付加する方法が示されています。 V_{IN} が望ましいトリップポイント(V_{TRIP})に降下した時に、PFIが1.25VになるようにR1対R2の比を選択して下さい。抵抗R3によりヒステリシスが加えられ、抵抗値はR1あるいはR2の値より1桁大きくなります。R1及びR2を流れる電流は、少なくとも $1\mu A$ 以上にし、 $25nA$ (max)のPFI入力電流によってトリップポイントが移動しないようにします。R3は PFO 端子が過負荷にならないために、 $10K\Omega$ 以上でなければなりません。コンデンサC1によりノイズ除去がさらに加えられます。

監視回路μP




図15. 負電圧の監視

負電圧の監視

図15の回路を使用し、パワーフェイルコンパレータにより負電源を監視することができます。負電圧が有効な場合は、PFOはロー、また負電圧が有効でなくなる場合は、PFOはハイになります。この回路の精度は、PFIスレッショルド許容値、V_{cc}電圧、抵抗R1、R2により影響を受けます。

バックアップバッテリの交換

バックアップバッテリはV_{cc}がリセットスレッショルド以上の時切り離すことができます。誤ったリセットパルスが発生しないため特別な注意は必要ありません。

V_{cc}の負への遷移

これらの監視回路は、パワーアップ、パワーダウン、異常電圧時にμPに対しリセットパルスを送りますが、V_{cc}の負方向の瞬時的な変化(グリッチ)に対しては比較的耐性があります。V_{cc}に僅かなグリッチが発生した場合、μPをリセットすることは望ましくありません。

図16は、リセットパルスを発生しない範囲での最大トランジエント期間vs.リセットコンパレータ・オーバードライブを示します。このグラフは5Vで始まり、リセットスレッショルドよりも表示されている量(リセットコンパレータ




図16. リセットパルスを発生しないための最大トランジエント期間 vs. リセットコンパレータのオーバードライブ

オーバードライブ)だけ低い電圧で終わる負方向のV_{cc}パルスを用いて作成されています。このグラフはリセットパルスを発生することなく負に遷移するV_{cc}の標準的な最大パルス幅を示しています。変化の大きさが増加するにつれ(リセットスレッショルドよりさらに低下)、最大許容パルス幅は減少します。標準的には、V_{cc}の変化がリセットスレッショルドより100mV低下し40μs間の継続によっては、リセットパルスは発生しません。

0.1μFのバイパスコンデンサをV_{cc}に近づけて実装することで、さらに変化に対する耐性を改善することができます。

SWTへのタイミングコンデンサの接続

SWTは、±100nA(typ)の電流ソースに内部的に接続されています。SWTとグランド間にコンデンサが接続された場合(ウォッチドッグタイムアウト時間を設定するため)、電流ソースは、タイミングコンデンサを充放電し、ウォッチドッグタイムアウト時間を決定するオシレータ周波数を設定します。タイミングエラー及びオシレータのスタートアップ問題を防ぐために、SWT端子のコンデンサはできるだけ近づけて配置し、そして外部への電流リークを最少に抑えてください。PCボードのリーク及びSWTコンデンサのリーク電流の和は、±100nAに比較して充分小さくしてください。




図17. ウオッチドッグのフローチャート

ウォッチドッグ機能のためのソフトウェア上の考慮

ウォッチドッグタイマがソフトウェアの実行をより精密に監視できる方法があります。これは、ウォッチドッグ入力に「ハイ・ロー・ハイ」や「ロー・ハイ・ロー」のパルスを送るのではなく、プログラム中の異なる点でウォッチドッグ入力をセット、リセットする方法です。この方法を用いることで、ループの中でウォッチドッグタイマがリセットし続け、ウォッチドッグタイマがタイムアウトしなくなるスタックループを避けることができます。


図17に例示するフロー図では、ウォッチドッグ入力を駆動するI/Oはプログラムの最初でハイに設定され、各サブルーチン又はループの最初でローに設定されます。そしてプログラムが始めに戻ると再びハイに設定されます。プログラムがどこかのサブルーチンでハンギングした場合、I/Oがローに設定され続けるため、ウォッチドッグタイマがタイムアウトしてリセット又は割込みを発行することができ、迅速に問題を解決することができます。

V_{cc}の最大降下時間

V_{cc}の降下時間はバッテリ切換えコンパレータの伝播遅延で制限されており、 $0.03V/\mu s$ を超えないようにしてください。殆どのレギュレータのフィルタ容量の標準値は、電流1A当たり $100\mu F$ 程度です。電源がオフ、あるいはメインバッテリが切り離された場合の初期V_{cc}降下率はその逆数、すなわち $1A/100\mu F=0.01V/\mu s$ となります。V_{cc}は指数関数的に降下するため、V_{cc}降下率は次第に低下します。従つて、最大降下時間の必要条件は十分に満たされます。

監視回路μP



チップ構造図




SUBSTRATE CONNECTED TO V_{OUT}

TRANSISTOR COUNT: 729

パッケージ



パッケージ(続き)



販売代理店

マキシム・ジャパン株式会社

〒169 東京都新宿区西早稲田3-30-16 (ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 (408)737-7600