



35mA負荷付き、デュアル、低電力、 1200Mbps ATEドライバ/コンパレータ

MAX9969

概要

MAX9969は、35mAの負荷を備えるデュアル、低電力、高速、ピンエレクトロニクスドライバ/コンパレータICで、チャネルごとに3レベルピンドライバ、デュアルコンパレータ、可変クランプ、およびアクティブ負荷を内蔵しています。差動コンパレータを増設すると、2つのチャネルを比較することができます。このドライバは広い電圧範囲と高速動作が特長で、ハイインピーダンスおよびアクティブ終端(第3レベル駆動)モードを備え、低電圧振幅においても高いリニアリティを維持します。デュアルコンパレータは幅広い入力状態にわたって少ないばらつき(タイミング変動)を実現し、差動出力を備えています。デバイスがハイインピーダンスレシーバとして設定されている場合は、クランプが高速の被測定物(DUT)波形を減衰します。プログラマブルな負荷は、最大35mAのソースおよびシンク電流を供給します。この負荷によって、高出力インピーダンスデバイスの接触/導通試験、IOH/IOLの高速パラメータ試験、およびプルアップが容易になります。MAX9969Aでは、ドライバとコンパレータのオフセットを厳格に整合します。

MAX9969は、LVPECL、LVDS、およびGTLに対応するオプションの内蔵終端抵抗付きの、高速、差動制御入力を備えています。コンパレータは、オプションのプルアップ抵抗を内蔵するフレキシブルなオープンコレクタ出力を使用することができます。これらの機能によって、回路基板上のディスクリート部品点数が大幅に削減されます。

3線式、低電圧、CMOSコンパチブルシリアルインターフェースを通じて、MAX9969の低リーク、スルーレート制限、およびトリステート/終端の動作構成を設定します。MAX9969の動作範囲は-1.5V～+6.5Vで、チャネル当たりの電力損失はわずか1.4Wです。このデバイスは、14mm x 14mmボディ、0.5mmピッチの100ピンTQFPパッケージで提供されます。パッケージの上面の8mm x 8mmのエクスポートドライバパッドによって、放熱の効率化が促進されます。このデバイスは、+60°C～+100°Cの内部ダイ温度範囲での動作が保証され、ダイ温度モニタ出力を備えています。

アプリケーション

高性能ミックス信号/
システムオンチップATE

高性能メモリATE

ピン配置および選択ガイドはデータシートの最後に記載されています。

特長

- ◆ 低電力消費：1チャネル当たり1.4W(typ)
- ◆ 負荷整流時に電力損失を激減
- ◆ 高速：1200Mbps(3V_{P-P}時)および1800Mbps(1V_{P-P}時)
- ◆ プログラマブルなアクティブ負荷電流：35mA
- ◆ タイミングのばらつき小
- ◆ 広い動作電圧範囲：-1.5V～+6.5V
- ◆ アクティブ終端(第3レベル駆動)
- ◆ 低リークモード：15nA
- ◆ クランプ内蔵
- ◆ 差動コンパレータ内蔵
- ◆ ロジックファミリの大部分と容易にインターフェース
- ◆ ディジタルプログラマブルスルーレート
- ◆ 終端抵抗内蔵
- ◆ 小さいオフセット誤差
- ◆ MAX9967とピンコンパチブル

型番

PART	TEMP RANGE	PIN-PACKAGE
MAX9969ADCCQ	0°C to +70°C	100 TQFP-EPR**
MAX9969AGCCQ*	0°C to +70°C	100 TQFP-EPR**
MAX9969ALCCQ	0°C to +70°C	100 TQFP-EPR**
MAX9969ARCCQ*	0°C to +70°C	100 TQFP-EPR**
MAX9969BDCCQ	0°C to +70°C	100 TQFP-EPR**
MAX9969BGCCQ*	0°C to +70°C	100 TQFP-EPR**
MAX9969BLCCQ	0°C to +70°C	100 TQFP-EPR**
MAX9969BRCCQ	0°C to +70°C	100 TQFP-EPR**

*開発中の製品。入手性についてはお問い合わせください。

**EPR = 上面エクスポートドライバパッド(TOP)。

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ABSOLUTE MAXIMUM RATINGS

V _{CC} to GND	-0.3V to +11V	DHV __ , DLV __ , DTV __ , CHV __ , CLV __ ,
V _{EE} to GND	-5.75V to +0.3V	COM __ to GND -2.5V to +7.5V
V _{CC} - V _{EE}	-0.3V to +16.75V	CPHV __ to GND -1V to +8.5V
GS to GND	±1V	CPLV __ to GND -3.5V to +6V
DUT __ to GND	-2.75V to +7.5V	DHV __ to DLV __ ±10V
LDH __ , LDL __ to GND	-0.3V to +6V	DHV __ to DTV __ ±10V
DATA __ , NDATA __ , RCV __ , NRCV __ , LDEN __ , NLDEN __ to GND	-2.5V to +5V	DLV __ to DTV __ ±10V
DATA __ to NDATA __ , RCV __ to NRCV __ , LDEN __ to NLDEN __	±1.5V	CHV __ or CLV __ to DUT __ ±10V
TDATA __ , TRCV __ , TLDEN __ to GND	-2.5V to +5V	CH __ , NCH __ , CL __ , NCL __ to GND -1V to +5V
DATA __ , NDATA __ to TDATA __	±2V	All Other Pins to GND (V _{EE} - 0.3V) to (V _{CC} + 0.3V)
RCV __ , NRCV __ to TRCV __	±2V	TEMP Current -0.5mA to +20mA
LDEN __ , NLDEN __ to TLDEN __	±2V	DUT __ Short Circuit to -1.5V to +6.5V Continuous
V _{CCO} to GND	-0.3V to +5V	Power Dissipation (T _A = +70°C)
SCLK __ , DIN, CS, RST to GND	-1V to +5V	MAX9969 __ CCQ (derate 167mW/°C above +70°C) ... 13.3W*
		Storage Temperature Range -65°C to +150°C
		Junction Temperature +125°C

*Dissipation wattage values are based on still air with no heat sink. Actual maximum power dissipation is a function of heat extraction technique and may be substantially higher.

Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

(V_{CC} = +9.75V, V_{EE} = -4.75V, V_{CCO} = +2.5V, SC1 = SC0 = 0, V_{CPHV} = +7.2V, V_{CPLV} = -2.2V, V_{LDH} = V_{LDL} = 0, V_{GS} = 0, T_J = +85°C, unless otherwise noted. All temperature coefficients are measured at T_J = +60°C to +100°C, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
POWER SUPPLIES						
Positive Supply	V _{CC}		9.5	9.75	10.5	V
Negative Supply	V _{EE}		-5.25	-4.75	-4.50	V
Positive Supply Current (Note 2)	I _{CC}	V _{LDH} = V _{LDL} = 0, R _L ≥ 10MΩ	165	185		mA
		V _{LDH} = V _{LDL} = 3.5V, R _L = 0, V _{COML} = 1.5V, load enabled, driver = high impedance	245	275		
Negative Supply Current (Note 2)	I _{EE}	V _{LDH} = V _{LDL} = 0, R _L ≥ 10MΩ	-235	-260		mA
		V _{LDH} = V _{LDL} = 3.5V, R _L = 0, V _{COML} = -1V, load enabled, driver = high impedance	-315	-350		
Power Dissipation (Notes 2, 3)	P _D	V _{LDH} = V _{LDL} = 0	2.8	3.2		W
		V _{LDH} = V _{LDL} = 3.5V, R _L = 0, V _{COML} = 1.5V, load enabled, driver = high impedance	3.3	3.7		
DUT__ CHARACTERISTICS						
Operating Voltage Range	V _{DUT}	(Note 4)	-1.5	+6.5		V
Leakage Current in High-Impedance Mode	I _{DUT}	LLEAK = 0; V _{DUT} = -1.5V, 0, +3V, +6.5V		±3		µA
Leakage Current in Low-Leakage Mode		LLEAK = 1; V _{DUT} = -1.5V, 0, +3V, +6.5V		±15		nA

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^\circ C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^\circ C$ to $+100^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Combined Capacitance	CDUT	Driver in term mode ($DUT_ = DTV_$)	3	5		pF
		Driver in high-impedance mode	5	6		
Low-Leakage Enable Time		(Notes 5, 6)	20			μs
Low-Leakage Disable Time		(Notes 6, 7)	0.1			μs
Low-Leakage Recovery		Time to return to the specified maximum leakage after a 3V, 4V/ns step at $DUT_$ (Note 7)	4			μs
LEVEL PROGRAMMING INPUTS (DHV__, DLV__, DTV__, CHV__, CLV__, CPHV__, CPLV__, COM__, LDH__, LDL__)						
Input Bias Current	I _{BIAS}	MAX9969_RCCQ		±25		μA
Settling Time		To 0.1% of full scale change (Note 7)	1			μs
DIFFERENTIAL CONTROL INPUTS (DATA__, NDATA__, RCV__, NRCV__, LDEN__, NLDEN__)						
Input High Voltage	V _{IH}		0	3.5		V
Input Low Voltage	V _{IL}		-0.2	+3.1		V
Differential Input Voltage	V _{DIFF}	Between differential inputs	±0.15	±1.00		V
		Between a differential input and its termination voltage (Note 7)		±1.9		
Input Bias Current		MAX9969_DCCQ, MAX9969_RCCQ		±25		μA
Input Termination Voltage	V _{TDATA} __ V _{TRCV} __ V _{TLDEN} __	MAX9969_GCCQ, MAX9969_LCCQ and MAX9969_RCCQ	0	+3.5		V
Input Termination Resistor		MAX9969_GCCQ, MAX9969_LCCQ, and MAX9969_RCCQ between signal and corresponding termination voltage input	47.5	52.5		Ω
SINGLE-ENDED CONTROL INPUTS (CS, SCLK, DIN, RST)						
Internal Threshold Reference	V _{THRINT}		1.05	1.25	1.45	V
Internal Reference Output Resistance	R _O		20			kΩ
External Threshold Reference	V _{THR}		0.43	1.73		V
Input High Voltage	V _{IH}		V _{THR} + 0.2	3.5		V
Input Low Voltage	V _{IL}		-0.1	V _{THR} - 0.2		V
Input Bias Current	I _B			±25		μA
SERIAL INTERFACE TIMING (Figure 5)						
SCLK Frequency	f _{SCLK}			50		MHz
SCLK Pulse-Width High	t _{CH}		8			ns
SCLK Pulse-Width Low	t _{CL}		8			ns
CS Low to SCLK High Setup	t _{CSS0}		3.5			ns
CS High to SCLK High Setup	t _{CSS1}		3.5			ns

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SCLK High to CS High Hold	tCSH1		3.5			ns
DIN to SCLK High Setup	tDS		3.5			ns
DIN to SCLK High Hold	tDH		3.5			ns
CS Pulse Width High	tCSWH		20			ns
TEMPERATURE MONITOR (TEMP)						
Nominal Voltage		$T_J = +70^{\circ}C$, $R_L \geq 10M\Omega$	3.33			V
Temperature Coefficient			+10			mV/ $^{\circ}C$
Output Resistance			20			k Ω
DRIVERS (Note 8)						
DC OUTPUT CHARACTERISTICS ($R_L \geq 10M\Omega$)						
DHV $_$, DLV $_$, DTV $_$, Output Offset Voltage	VOS	At DUT $_$ with $V_{DHV_}$, $V_{DTV_}$, $V_{DLV_}$ independently tested at +1.5V	MAX9969A		± 15	mV
			MAX9969B		± 100	
DHV $_$, DLV $_$, DTV $_$, Output Offset Temperature Coefficient				+200		$\mu V/^{\circ}C$
DHV $_$, DLV $_$, DTV $_$, Gain	Ay	Measured with $V_{DHV_}$, $V_{DLV_}$, and $V_{DTV_}$ at 0 and 4.5V	0.960	1.001		V/V
DHV $_$, DLV $_$, DTV $_$, Gain Temperature Coefficient				-50		ppm/ $^{\circ}C$
Linearity Error		$V_{DUT_} = 1.5V$, 3V (Note 9)			± 5	mV
		Full range (Notes 9, 10)			± 15	
DHV $_$ to DLV $_$ Crosstalk		$V_{DLV_} = 0$; $V_{DHV_} = 200mV$, 6.5V			± 2	mV
DLV $_$ to DHV $_$ Crosstalk		$V_{DHV_} = 5V$; $V_{DLV_} = -1.5V$, +4.8V			± 2	mV
DTV $_$ to DLV $_$ and DHV $_$ Crosstalk		$V_{DHV_} = 3V$; $V_{DLV_} = 0$; $V_{DTV_} = -1.5V$, +6.5V			± 2	mV
DHV $_$ to DTV $_$ Crosstalk		$V_{DTV_} = 1.5V$; $V_{DLV_} = 0$; $V_{DHV_} = 1.6V$, 3V			± 2	mV
DLV $_$ to DTV $_$ Crosstalk		$V_{DTV_} = 1.5V$; $V_{DHV_} = 3V$; $V_{DLV_} = 0$, 1.4V			± 2	mV
DHV $_$, DTV $_$, DLV $_$ DC Power-Supply Rejection Ratio	PSRR	(Note 11)			± 18	mV/V
Maximum DC Drive Current	I _{DUT} $_$		± 40	± 80		mA
DC Output Resistance	R _{DUT} $_$	I _{DUT} $_$ = $\pm 30mA$ (Note 12)	49	50	51	Ω
DC Output Resistance Variation	-R _{DUT} $_$	I _{DUT} $_$ = $\pm 1mA$, $\pm 8mA$		0.5	1	Ω
		I _{DUT} $_$ = $\pm 1mA$, $\pm 8mA$, $\pm 15mA$, $\pm 40mA$		0.75	1.5	
DYNAMIC OUTPUT CHARACTERISTICS ($Z_L = 50\Omega$)						
AC Drive Current			± 80			mA
Drive-Mode Overshoot		$V_{DLV_} = 0$, $V_{DHV_} = 0.1V$		15	22	mV
		$V_{DLV_} = 0$, $V_{DHV_} = 1V$		110	130	
		$V_{DLV_} = 0$, $V_{DHV_} = 3V$		210	370	

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Drive-Mode Undershoot		$V_{DLV_} = 0$, $V_{DHV_} = 0.1V$		4	11	mV
		$V_{DLV_} = 0$, $V_{DHV_} = 1V$		20	65	
		$V_{DLV_} = 0$, $V_{DHV_} = 3V$		30	185	
Term-Mode Overshoot		(Note 13)	$V_{DUT_} = 1.0V_{P-P}$, $t_R = t_F = 250ps$ 10% to 90%	60	150	mV
			$V_{DUT_} = 3.0V_{P-P}$, $t_R = t_F = 500ps$ 10% to 90%		0	
Term-Mode Spike		$V_{DHV_} = V_{DTV_} = 1V$, $V_{DLV_} = 0$	180	250		mV
		$V_{DLV_} = V_{DTV_} = 0$, $V_{DHV_} = 1V$	180	250		
High-Impedance Mode Spike		$V_{DLV_} = -1.0V$, $V_{DHV_} = 0$	100			mV
		$V_{DLV_} = 0$, $V_{DHV_} = 1V$	100			
Settling Time to within 25mV		3V step (Note 14)		4		ns
Settling Time to within 5mV		3V step (Note 14)		40		ns
TIMING CHARACTERISTICS ($Z_L = 50\Omega$) (Note 15)						
Prop Delay, Data to Output	t_{PDD}		1.5	1.7	2.0	ns
Prop Delay Match, t_{LH} vs. t_{HL}		3V _{P-P}		± 40	± 80	ps
Prop Delay Match, Drivers within Package		(Note 16)		40		ps
Prop Delay Temperature Coefficient				+1.6		ps/ $^{\circ}C$
Prop Delay Change vs. Pulse Width		0.2V _{P-P} , 40MHz, 0.6ns to 24.4ns pulse width, relative to 12.5ns pulse width	MAX9969_DCCQ	± 70		ps
			MAX9969_GCCQ MAX9969_LCCQ MAX9969_RCCQ	± 25	± 50	
			MAX9969_DCCQ	± 70		
			MAX9969_GCCQ MAX9969_LCCQ MAX9969_RCCQ	± 25	± 50	
		1V _{P-P} , 40MHz, 0.6ns to 24.4ns pulse width, relative to 12.5ns pulse width	MAX9969_DCCQ	± 80		
			MAX9969_GCCQ MAX9969_LCCQ MAX9969_RCCQ	± 35	± 60	
			MAX9969_DCCQ	± 100		
		5V _{P-P} , $Z_L = 500\Omega$, 40MHz, 1.4ns to 23.6ns pulse width, relative to 12.5ns pulse width	MAX9969_GCCQ MAX9969_LCCQ MAX9969_RCCQ	± 100		

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^\circ C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^\circ C$ to $+100^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Prop Delay Change vs. Common-Mode Voltage		$V_{DHV_} - V_{DLV_} = 1V$, $V_{DHV_} = 0$ to $6V$		50	75	ps
Prop Delay, Drive to High Impedance	t_{PDDZ}	$V_{DHV_} = 1.0V$, $V_{DLV_} = -1.0V$, $V_{DTV_} = 0$	2.0	2.3	2.6	ns
Prop Delay, High Impedance to Drive	t_{PDZD}	$V_{DHV_} = 1.0V$, $V_{DLV_} = -1.0V$, $V_{DTV_} = 0$	3.0	3.4	3.9	ns
Prop Delay Match, t_{PDDZ} vs. t_{PDZD}			-1.3	-1.1	-0.9	ns
Prop Delay Match, t_{PDDZ} vs. t_{LH}			0.4	0.6	0.8	ns
Prop Delay, Drive to Term	t_{PDPT}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$	1.7	2.0	2.3	ns
Prop Delay, Term to Drive	t_{PDTD}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$	2.0	2.3	2.7	ns
Prop Delay Match, t_{PDPT} vs. t_{PDTD}			0.5	0.3	0.1	ns
Prop Delay Match, t_{PDPT} vs. t_{LH}			0.1	0.3	0.5	ns
DYNAMIC PERFORMANCE ($Z_L = 50\Omega$)						
Rise and Fall Time	t_R , t_F	0.2V _{P-P} , 10% to 90%	300	350	400	ps
		1V _{P-P} , 10% to 90%	330	390	450	
		3V _{P-P} , 10% to 90%	500	650	750	
		5V _{P-P} , $Z_L = 500\Omega$, 10% to 90%	800	1000	1200	
Rise and Fall Time Match	t_R vs. t_F	3V _{P-P} , 10% to 90%		±50		ps
SC1 = 0, SC0 = 1 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%	63	70	77	%
SC1 = 1, SC0 = 0 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%	40	47	55	%
SC1 = 1, SC0 = 1 Slew Rate		Percent of full speed (SC0 = SC1 = 0), 3V _{P-P} , 20% to 80%	18	25	32	%
Minimum Pulse Width		(Note 17)	0.2V _{P-P}	550		ps
			1V _{P-P}	550	630	
			3V _{P-P}	850	1000	
			5V _{P-P} , $Z_L = 500\Omega$	1300		
Data Rate		(Note 18)	0.2V _{P-P}	1800		Mbps
			1V _{P-P}	1800		
			3V _{P-P}	1200		
			5V _{P-P} , $Z_L = 500\Omega$	800		
Dynamic Crosstalk		(Note 19)		12		mV _{P-P}
Rise and Fall Time, Drive to Term	t_{DTR} , t_{DTF}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$, 10% to 90%, Figure 1a (Note 20)	0.6	1.0	1.3	ns
Rise and Fall Time, Term to Drive	t_{TDR} , t_{TDF}	$V_{DHV_} = 3V$, $V_{DLV_} = 0$, $V_{DTV_} = 1.5V$, 10% to 90%, Figure 1b (Note 20)	0.6	1.0	1.3	ns

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS		
COMPARATORS (Note 8)									
DC CHARACTERISTICS									
Input Voltage Range	V_{IN}	(Note 4)		-1.5		+6.5	V		
Differential Input Voltage	V_{DIFF}			± 8			V		
Hysteresis	V_{HYST}			0			mV		
Input Offset Voltage	V_{OS}	$V_{DUT_} = 1.5V$	MAX9969A		± 20		mV		
			MAX9969B		± 100				
Input Offset Voltage Temperature Coefficient				± 10			$\mu V/^{\circ}C$		
Common-Mode Rejection Ratio	$CMRR$	$V_{DUT_} = -1.5V, +6.5V$ (Note 21)		± 0.25	± 2		mV/V		
Linearity Error		(Note 10)	$V_{DUT_} = 1.5V, 3V$		± 3		mV		
			$V_{DUT_} = -1.5V, +6.5V$		± 10				
Power-Supply Rejection Ratio	$PSRR$	$V_{DUT_} = 1.5V$ (Note 11)		± 0.035	± 2		mV/V		
AC CHARACTERISTICS (Note 22)									
Bandwidth		Term mode, $t_R = t_F = 150ps$		2	3		GHz		
		High-impedance mode		0.65	0.75				
Minimum Pulse Width	$t_{PW(MIN)}$	(Note 23)	MAX9969_LCCQ and MAX9969_RCCQ		500	650	ps		
			MAX9969_DCCQ and MAX9969_GCCQ		600				
Prop Delay	t_{PDL}			1.0	1.3	1.6	ns		
Prop Delay Temperature Coefficient					$+1.7$		$ps/^{\circ}C$		
Prop Delay Match, High/Low vs. Low/High				± 10	± 50		ps		
Prop Delay Match High vs. Low Comparator				± 50			ps		
Prop Delay Match, Comparators within Package		(Note 16)		± 80			ps		
Prop Delay Dispersion vs. Common-Mode Input		$V_{CHV_} = V_{CLV_} = -1.4V$ to $+6.4V$ (Note 24)		40	60		ps		
Prop Delay Dispersion vs. Overdrive		$V_{CHV_} = V_{CLV_} = 0.1V$ to $0.9V$, $V_{DUT_} = 1V_{P-P}$, $t_R = t_F = 250ps$, 10% to 90% relative to timing at 50% point		± 40	± 60		ps		
		$V_{CHV_} = V_{CLV_} = 40mV$ to $160mV$, $V_{DUT_} = 0.2V_{P-P}$, $t_R = t_F = 150ps$, 10% to 90% relative to timing at 50% point		± 40	± 60				
Prop Delay Dispersion vs. Pulse Width		0.6ns to 24.4ns pulse width, relative to 12.5ns pulse width		± 30	± 50		ps		

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC_1 = SC_0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Prop Delay Dispersion vs. Slew Rate		0.5V/ns to 6V/ns slew rate, relative to 4V/ns slew rate		± 30	± 60	± 60	ps
Waveform Tracking 10% to 90%		$VDUT_ = 1.0V_{P-P}$, $t_R = t_F = 250ps$, 10% to 90% relative to timing at 50% point, term mode		± 40	± 60	± 60	ps
		$VDUT_ = 1.0V_{P-P}$, $t_R = t_F = 250ps$, 10% to 90% relative to timing at 50% point, high-impedance mode		± 190	± 250	± 250	
		$VDUT_ = 3V_{P-P}$, $t_R = t_F = 500ps$, 10% to 90% relative to timing at 50% point, high-impedance mode		± 150	± 200	± 200	
DUT_Slew-Rate Tracking		Term mode		6	6	6	V/ns
		High-impedance mode		5	5	5	
LOGIC OUTPUTS (CH_, NCH_, CL_, NCL_)							
$V_{CCO_}$ Voltage Range	$V_{VCCO_}$			0	3.5	3.5	V
$V_{CCO_}$ Current	$I_{VCCO_}$			32	32	32	mA
Output Low Voltage Compliance		Set by I_{OL} , R_{TERM} , and $V_{CCO_}$		-0.5	-0.5	-0.5	V
Output High Current	I_{OH}	MAX9969_DCCQ, MAX9969_GCCQ		-0.1	-0.1	+0.3	mA
Output Low Current	I_{OL}	MAX9969_DCCQ, MAX9969_GCCQ		8	8	8	mA
Output Current Swing		MAX9969_DCCQ, MAX9969_GCCQ		7.6	7.6	8.4	mA
Output High Voltage	V_{OH}	$I_{CH_} = I_{NCH_} = I_{CL_} = I_{NCL_} = 0$, MAX9969_LCCQ, MAX9969_RCCQ	$V_{CCO_}$	-0.05	-0.005	$+0.01$	V
Output Low Voltage	V_{OL}	$I_{CH_} = I_{NCH_} = I_{CL_} = I_{NCL_} = 0$, MAX9969_LCCQ, MAX9969_RCCQ	$V_{CCO_}$	-0.4	-0.4	-0.4	V
Output Voltage Swing		$I_{CH_} = I_{NCH_} = I_{CL_} = I_{NCL_} = 0$, MAX9969_LCCQ, MAX9969_RCCQ	380	400	420	420	mV
Output Termination Resistor	R_{TERM}	Single-ended measurement from $V_{CCO_}$ to $CH_$, $NCH_$, $CL_$, $NCL_$, MAX9969_LCCQ, MAX9969_RCCQ		48	48	52	Ω
Differential Rise and Fall Times	t_R , t_F	20% to 80%	$MAX9969_DCCQ$, $MAX9969_GCCQ$, $R_{TERM} = 50\Omega$ at end of line	240		240	ps
			$MAX9969_LCCQ$, $MAX9969__RCCQ$	190	190	230	
CLAMPS							
High Clamp Input Voltage Range	$V_{CPH_}$			0	0	+7.5	V
Low Clamp Input Voltage Range	$V_{CPL_}$			-2.5	-2.5	+5.0	V
Clamp Offset Voltage	V_{OS}	At $DUT_$ with $I_{DUT_} = 1mA$, $V_{CPHV_} = 0$		± 100	± 100	± 100	mV
		At $DUT_$ with $I_{DUT_} = -1mA$, $V_{CPLV_} = 0$		± 100	± 100	± 100	

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS	
Offset-Voltage Temperature Coefficient				± 250		$\mu V/{}^{\circ}C$		
Clamp Power-Supply Rejection Ratio	PSRR	(Note 11)	$I_{DUT_} = 1mA$, $V_{CPHV_} = 0$	± 10		mV/V		
			$I_{DUT_} = -1mA$, $V_{CPLV_} = 0$	± 10				
Voltage Gain	A_V			0.960	1.005		V/V	
Voltage-Gain Temperature Coefficient				-30		$ppm/{}^{\circ}C$		
Clamp Linearity			$I_{DUT_} = 1mA$, $V_{CPLV_} = -1.5V$, $V_{CPHV_} = 0$ to $6.5V$	± 10		mV		
			$I_{DUT_} = -1mA$, $V_{CPHV_} = 6.5V$, $V_{CPLV_} = -1.5V$ to $+5V$	± 10				
Short-Circuit Output Current	$I_{SCDUT_}$		$V_{CPHV_} = 0$, $V_{CPLV_} = -1.5V$, $V_{DUT_} = 6.5V$	40	80		mA	
			$V_{CPHV_} = 6.5V$, $V_{CPLV_} = 5V$, $V_{DUT_} = -1.5V$	-80	-40			
Clamp DC Impedance	R_{OUT}		$V_{CPHV_} = 3V$, $V_{CPLV_} = 0$, $I_{DUT_} = \pm 5mA$ and $\pm 15mA$	50	55		Ω	
Clamp DC Impedance Variation			$V_{CPHV_} = 2.5V$; $V_{CPLV_} = -1.5V$; $I_{DUT_} = 10mA$, $20mA$, $30mA$	1.5		Ω		
			$V_{CPHV_} = 6.5V$; $V_{CPLV_} = 2.5V$; $I_{DUT_} = -10mA$, $-20mA$, $-30mA$	1.5				

ACTIVE LOAD ($V_{COM_} = 1.5V$, $R_L > 1M\Omega$, driver in high-impedance mode unless otherwise noted)

COM_ Voltage Range	$V_{COM_}$		-1	+6	V
Differential Voltage Range		$V_{DUT_} - V_{COM_}$	-7.5	+7.5	V
COM_ Offset Voltage	V_{OS}	$ I_{SOURCE} - I_{SINK} = 20mA$	± 100		mV
Offset-Voltage Temperature Coefficient			$+100$		$\mu V/{}^{\circ}C$
COM_ Voltage Gain	A_V	$V_{COM_} = 0, 4.5V$; $ I_{SOURCE} - I_{SINK} = 20mA$	0.98	1.00	V/V
Voltage-Gain Temperature Coefficient			-10		$ppm/{}^{\circ}C$
COM_ Linearity Error		$V_{COM_} = -1V$, $+6V$; $ I_{SOURCE} - I_{SINK} = 20mA$	± 3	± 15	mV
COM_ Output Voltage Power-Supply Rejection Ratio	PSRR	$V_{COM_} = 2.5V$, $ I_{SOURCE} - I_{SINK} = 20mA$	± 10		mV/V

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Output Resistance, Sink or Source	R_o	$V_{DUT_} = 3V, 6.5V$ with $V_{COM_} = -1V$ and $V_{DUT_} = -1.5V, +2V$ with $V_{COM_} = 6V$		$I_{SOURCE} = I_{SINK} = 35mA$		30	$k\Omega$
		$I_{SOURCE} = I_{SINK} = 1mA$		500			
Output Resistance, Linear Region	R_o	$I_{DUT_} = \pm 33.25mA$, $I_{SOURCE} = I_{SINK} = 35mA$, $V_{COM_} = 2.5V$ verified by deadband test		11	15		Ω
Deadband		$V_{COM_} = 2.5V$, 95% I_{SOURCE} to 95% I_{SINK}			700	800	mV
SOURCE CURRENT ($V_{DUT_} = 4.5V$)							
Maximum Source Current		$V_{LDL_} = 3.8V$		36	40		mA
Source Programming Gain	ATC	$V_{LDL_} = 0.2V, 3V; V_{LDH_} = 0.1V$		9.75	10	10.25	mA/V
Source Current Offset (Combined Offset of LDL_ and GS)	I_{OS}	$V_{LDL_} = 200mV$		-1000	0		μA
Source-Current Temperature Coefficient		$I_{SOURCE} = 35mA$			-15		$\mu A/^{\circ}C$
Source-Current Power-Supply Rejection Ratio	PSRR	$I_{SOURCE} = 25mA$			± 60		$\mu A/V$
		$I_{SOURCE} = 35mA$			± 84		
Source Current Linearity		(Note 25)	$V_{LDL_} = 100mV,$ 1V, 2.25V		± 60		μA
			$V_{LDL_} = 3V$		± 130		
SINK CURRENT ($V_{DUT_} = -1.5V$)							
Maximum Sink Current		$V_{LDH_} = 3.8V$		-40	-36		mA
Sink Programming Gain	ATC	$V_{LDH_} = 0.2V, 3V; V_{LDL_} = 0.1V$		-10.25	-10	-9.75	mA/V
Sink-Current Offset (Combined Offset of LDH_ and GS)	I_{OS}	$V_{LDH_} = 200mV$		0	1000		μA
Sink-Current Temperature Coefficient		$I_{SINK} = 35mA$			+8		$\mu A/^{\circ}C$
Sink-Current Power-Supply Rejection Ratio	PSRR	$I_{SINK} = 25mA$			± 60		$\mu A/V$
		$I_{SINK} = 35mA$			± 84		
Sink-Current Linearity		(Note 25)	$V_{LDH_} = 100mV,$ 1V, 2.25V		± 60		μA
			$V_{LDH_} = 3V$		± 130		
GROUND SENSE							
GS Voltage Range	V_{GS}	Verified by GS common-mode error test		± 250			mV
GS Common-Mode Error		$V_{DUT_} = -1.5V, V_{GS} = \pm 250mV$, $V_{LDH_} - V_{GS} = 0.2V$			± 20		μA
		$V_{DUT_} = +4.5V, V_{GS} = \pm 250mV$, $V_{LDL_} - V_{GS} = 0.2V$			± 20		
GS Input Bias Current		$V_{GS} = 0$			± 25		μA

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^\circ C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^\circ C$ to $+100^\circ C$, unless otherwise noted.) (Note 1)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
AC CHARACTERISTICS ($Z_L = 50\Omega$ to GND)						
Enable Time	tEN	(Note 26)	$I_{SOURCE} = 10mA$, $V_{COM_} = -1V$	3	3.5	4
			$I_{SINK} = 10mA$, $V_{COM_} = 1V$	3	3.5	4
Disable Time	tDIS	(Note 26)	$I_{SOURCE} = 10mA$, $V_{COM_} = 1V$	1.7	2	2.3
			$I_{SINK} = 10mA$, $V_{COM_} = -1V$	1.7	2	2.3
Current Settling Time on Commutation		$I_{SOURCE} = I_{SINK} =$ $1mA$ (Note 27)	To 10%		15	ns
			To 1.5%		50	
		$I_{SOURCE} = I_{SINK} =$ $20mA$ (Note 27)	To 10%	3	5	ns
			To 1.5%		15	
Spike During Enable/Disable Transition		$I_{SOURCE} = I_{SINK} = 35mA$, $V_{COM_} = 0$	200	300		mV

Note 1: All minimum and maximum DC and driver 3V rise- and fall-time test limits are 100% production tested. All other test limits are guaranteed by design. Tests are performed at nominal supply voltages, unless otherwise noted.

Note 2: Total for dual device at worst-case setting.

Note 3: Does not include above ground internal dissipation of the comparator outputs. Additional power dissipation is typically $(32mA \times V_{CCO_})$.

Note 4: Externally forced voltages may exceed this range provided that the Absolute Maximum Ratings are not exceeded.

Note 5: Transition time from LLEAK being asserted to leakage current dropping below specified limits.

Note 6: Based on simulation results only.

Note 7: Transition time from LLEAK being deasserted to output returning to normal operating mode.

Note 8: With the exception of offset and gain/CMRR tests, reference input values are calibrated for offset and gain.

Note 9: Specifications measured at the endpoints of the full range. Full range is $-1.3V \leq V_{DHV_} \leq +6.5V$, $-1.5V \leq V_{DLV_} \leq +6.3V$, $-1.5V \leq V_{DTV_} \leq +6.5V$.

Note 10: Relative to straight line between 0 and 4.5V.

Note 11: Change in offset voltage with power supplies independently set to their minimum and maximum values.

Note 12: Nominal target value is 50Ω . Contact factory for alternate trim selections within the 45Ω to 51Ω range.

Note 13: $V_{DTV_}$ = midpoint of voltage swing, $R_s = 50\Omega$. Measurement is made using the comparator.

Note 14: Measured from the crossing point of DATA_{_} inputs to the settling of the driver output.

Note 15: Prop delays are measured from the crossing point of the differential input signals to the 50% point of the expected output swing. Rise time of the differential inputs DATA_{_} and RCV_{_} are 250ps (10% to 90%).

Note 16: Rising edge to rising edge or falling edge to falling edge.

Note 17: Specified amplitude is programmed. At this pulse width, the output reaches at least 90% of its nominal (DC) amplitude. The pulse width is measured at DATA_{_}.

Note 18: Specified amplitude is programmed. Maximum data rate is specified in transitions per second. A square wave that reaches at least 90% of its programmed amplitude may be generated at one-half of this frequency.

Note 19: Crosstalk from either driver to the other. Aggressor channel is driving 3Vp-p into a 50Ω load. Victim channel is in term mode with $V_{DTV_} = +1.5V$.

Note 20: Indicative of switching speed from DHV_{_} or DLV_{_} to DTV_{_} and DTV_{_} to DHV_{_} or DLV_{_} when $V_{DLV_} < V_{DTV_} < V_{DHV_}$. If $V_{DTV_} < V_{DLV_}$ or $V_{DTV_} > V_{DHV_}$, switching speed is degraded by a factor of approximately 3.

Note 21: Change in offset voltage over the input range.

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ELECTRICAL CHARACTERISTICS (continued)

($V_{CC} = +9.75V$, $V_{EE} = -4.75V$, $V_{CCO_} = +2.5V$, $SC1 = SC0 = 0$, $V_{CPHV_} = +7.2V$, $V_{CPLV_} = -2.2V$, $V_{LDH_} = V_{LDL_} = 0$, $V_{GS} = 0$, $T_J = +85^{\circ}C$, unless otherwise noted. All temperature coefficients are measured at $T_J = +60^{\circ}C$ to $+100^{\circ}C$, unless otherwise noted.) (Note 1)

Note 22: Unless otherwise noted, all propagation delays are measured at 40MHz, $V_{DUT_} = 0$ to $+1V$, $V_{CHV_} = V_{CLV_} = +0.5V$, $t_R = t_F = 250ps$, $Z_S = 50\Omega$, driver in term mode with $V_{DTV_} = +0.5V$. Comparator outputs are terminated with 50Ω to $1.25V$ and $V_{CCO_} = 2.5V$. Measured from $V_{DUT_}$ crossing calibrated $CHV_/CLV_$ threshold to crossing point of differential outputs.

Note 23: At this pulse width, the output reaches at least 90% of its DC voltage swing. The pulse width is measured at the crossing points of the differential outputs.

Note 24: $V_{DUT_} = 200mVp-p$. Overdrive = 100mV.

Note 25: Relative to segmented interpolations between 200mV, 2V, 2.5V, and 3.5V.

Note 26: Measured from crossing of LDEN_{_} inputs to the 50% point of the output current change.

Note 27: $V_{COM} = 1V$, $R_S = 50\Omega$, driving voltage = 1.55V to 0.45V transition and 0.45V to 1.55V transition (at 1mA) or +2.5V to -0.5V transition and -0.5V to +2.5V transition (at 20mA). Settling time is measured from $V_{DUT_} = 1V$ to I_{SINK}/I_{SOURCE} settling within specified tolerance.




図1. 駆動から終端および終端から駆動の立上り/立下り時間


35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969


標準動作特性

($T_A = +25^\circ\text{C}$, unless otherwise noted.)


DRIVER SMALL-SIGNAL RESPONSE




DRIVER LARGE-SIGNAL RESPONSE




DRIVER LARGE-SIGNAL RESPONSE INTO 500Ω




DRIVER 1V 600Mbps SIGNAL RESPONSE




DRIVER 1V 1800Mbps SIGNAL RESPONSE




DRIVER 3V 400Mbps SIGNAL RESPONSE




DRIVER 3V 1200Mbps SIGNAL RESPONSE



DRIVER DYNAMIC CURRENT-LIMIT RESPONSE












DRIVER 3V TRAILING-EDGE TIMING ERROR vs. PULSE WIDTH



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)










($T_A = +25^\circ\text{C}$, unless otherwise noted.)



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)










($T_A = +25^\circ\text{C}$, unless otherwise noted.)



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)










($T_A = +25^\circ\text{C}$, unless otherwise noted.)



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)






($T_A = +25^\circ\text{C}$, unless otherwise noted.)



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)




35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

標準動作特性(続き)

($T_A = +25^\circ\text{C}$, unless otherwise noted.)

MAX9969

SUPPLY CURRENT I_{CC} vs. V_{CC}



A: $V_{DUT_} = V_{DTV_} = 1.5\text{V}$, $V_{DHV_} = 3\text{V}$, $V_{DLV_} = 0$

$V_{CHV_} = V_{CLV_} = 0$, $V_{CPHV_} = 7.2\text{V}$, $V_{CPLV_} = -2.2\text{V}$

$V_{LDH_} = V_{LDL_} = 0$, $I_{SOURCE} = I_{SINK} = 0$


B: SAME AS A EXCEPT DRIVER DISABLED HIGH-Z AND LOAD ENABLED

C: SAME AS B EXCEPT $I_{SOURCE} = I_{SINK} = 35\text{mA}$,

$V_{COM_} = 1.5\text{V}$, $R_L = 0$

D: SAME AS C EXCEPT LOW-LEAKAGE MODE ASSERTED

SUPPLY CURRENT I_{EE} vs. V_{EE}



A: $V_{DUT_} = V_{DTV_} = 1.5\text{V}$, $V_{DHV_} = 3\text{V}$, $V_{DLV_} = 0$

$V_{CHV_} = V_{CLV_} = 0$, $V_{CPHV_} = 7.2\text{V}$, $V_{CPLV_} = -2.2\text{V}$

$V_{LDH_} = V_{LDL_} = 0$, $I_{SOURCE} = I_{SINK} = 0$


B: SAME AS A EXCEPT DRIVER DISABLED HIGH-Z AND LOAD ENABLED

C: SAME AS B EXCEPT $I_{SOURCE} = I_{SINK} = 35\text{mA}$,


$V_{COM_} = -1\text{V}$, $R_L = 0$

D: SAME AS C EXCEPT LOW-LEAKAGE MODE ASSERTED

I_{CC} vs. TEMPERATURE



I_{EE} vs. TEMPERATURE



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

端子説明

端子	名称	機能
1	TEMP	温度モニタ出力
2, 9, 12, 14, 17, 24, 35, 45, 46, 60, 80, 81, 91	V _{EE}	負電源入力
3, 5, 10, 16, 21, 23, 25, 34, 43, 44, 82, 83, 92	GND	グランド接続
4, 11, 15, 22, 33, 41, 42, 66, 84, 85, 93	V _{CC}	正電源入力
6, 8, 18, 20, 50, 76	N.C.	接続なし。接続禁止。
7	DUT1	チャネル1DUT(被測定物)入力/出力。ドライバ、コンパレータ、クランプ、および負荷用の統合I/O。
13	GS	グランド検出。GSは、LDH_およびLDL_のグランドリファレンスです。
19	DUT2	チャネル2DUT入力/出力。ドライバ、コンパレータ、クランプ、および負荷用の統合I/O。
26	CLV2	チャネル2ローコンパレータリファレンス入力
27	CHV2	チャネル2ハイコンパレータリファレンス入力
28	DLV2	チャネル2ドライバローリファレンス入力
29	DTV2	チャネル2ドライバ終端リファレンス入力
30	DHV2	チャネル2ドライバハイリファレンス入力
31	CPLV2	チャネル2、ロークランプリファレンス入力
32	CPHV2	チャネル2ハイクランプリファレンス入力
36	NCH2	チャネル2ハイコンパレータ出力。チャネル2、ハイコンパレータの差動出力。
37	CH2	
38	V _{CCO2}	チャネル2、コレクタ電圧入力。チャネル2コンパレータ出力終端抵抗の電圧入力。プルアップ電圧および電流を出力終端抵抗に供給します。内蔵終端抵抗がないバージョンでは内部で接続されていません。
39	NCL2	チャネル2コンパレータロー出力。チャネル2ローコンパレータの差動出力。
40	CL2	
47	COM2	チャネル2アクティブ負荷整流電圧リファレンス入力

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

端子説明(続き)

端子	名称	機能
48	LDL2	チャネル2アクティブ負荷ソース電流リファレンス入力
49	LDH2	チャネル2アクティブ負荷シンク電流リファレンス入力
51	TDATA2	チャネル2データ終端電圧入力。DATA2およびNDATA2差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。
52	NDATA2	チャネル2マルチプレクサ制御入力。差動制御DATA2およびNDATA2は、DHV2またはDLV2からドライバ2の入力を選択します。DHV2を選択するには、DATA2をNDATA2より高くなります。DLV2を選択するには、NDATA2をDATA2より高くなります。
53	DATA2	
54	TRCV2	チャネル2 RCV終端電圧入力。RCV2およびNRCV2の差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。
55	NRCV2	チャネル2マルチプレクサ制御入力。差動制御RCV2およびNRCV2は、チャネル2を受信モードにします。チャネル2を受信モードにするには、RCV2をNRCV2より高くなります。チャネル2を駆動モードにするには、NRCV2をRCV2より高くなります。
56	RCV2	
57	TLDEN2	チャネル2負荷イネーブル終端電圧入力。LDEN2およびNLDEN2の差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。
58	NLDEN2	チャネル2マルチプレクサ制御入力。差動制御LDEN2およびNLDEN2は、アクティブ負荷をイネーブル/ディセーブルします。チャネル2アクティブ負荷をイネーブルするには、LDEN2をNLDEN2より高くなります。チャネル2アクティブ負荷をディセーブルするには、NLDEN2をLDEN2より高くなります。
59	LDEN2	
61	RST	リセット入力。シリアルレジスタ用非同期リセット入力。RSTはアクティブローです。
62	CS	チップ選択入力。シリアルポート作動入力。CSはアクティブローです。
63	THR	シングルエンドロジックスレッショルド。スレッショルドを+1.25Vに設定するにはTHRを未接続状態にして、またはTHRを任意のスレッショルド電圧にします。
64	SCLK	シリアルクロック入力。シリアルポート用クロック。
65	DIN	データ入力。シリアルポートデータ入力。
67	LDEN1	チャネル1マルチプレクサ制御入力。差動制御LDEN1およびNLDEN1は、アクティブ負荷をイネーブル/ディセーブルします。チャネル1アクティブ負荷をイネーブルするには、LDEN1をNLDEN1より高くなります。チャネル1アクティブ負荷をディセーブルするには、NLDEN1をLDEN1より高くなります。
68	NLDEN1	
69	TLDEN1	チャネル1負荷イネーブル終端電圧入力。LDEN1およびNLDEN1差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。

MAX9969


35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

端子説明(続き)

端子	名称	機能
70	RCV1	チャネル1マルチプレクサ制御入力。差動制御RCV1およびNRCV1は、チャネル1を受信モードにします。チャネル1を受信モードにするには、RCV1をNRCV1より高くします。チャネル1を駆動モードにするには、NRCV1をRCV1より高くします。
71	NRCV1	
72	TRCV1	チャネル1 RCV終端電圧入力。RCV1およびNRCV1差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。
73	DATA1	チャネル1マルチプレクサ制御入力。差動制御DATA1およびNDATA1は、DHV1またはDLV1からドライバ1の入力を選択します。DHV1を選択するには、DATA1をNDATA1より高くします。DLV1を選択するには、NDATA1をDATA1より高くします。
74	NDATA1	
75	TDATA1	チャネル1データ終端電圧入力。DATA1およびNDATA1差動入力用終端電圧入力。内蔵終端抵抗がないバージョンでは内部で接続されていません。
77	LDH1	チャネル1アクティブ負荷シンク電流リファレンス入力
78	LDL1	チャネル1アクティブ負荷ソース電流リファレンス入力
79	COM1	チャネル1アクティブ負荷整流電圧リファレンス入力
86	CL1	チャネル1ローコンパレータ出力。チャネル1ローコンパレータの差動出力。
87	NCL1	
88	VCCO1	チャネル1コレクタ電圧入力。チャネル1コンパレータ出力終端抵抗の電圧入力。プルアップ電圧および電流を出力終端抵抗に供給します。内蔵終端抵抗がないバージョンでは内部で接続されていません。
89	CH1	チャネル1ハイコンパレータ出力。チャネル1ハイコンパレータの差動出力。
90	NCH1	
94	CPHV1	チャネル1ハイクランプリファレンス入力
95	CPLV1	チャネル1ロークランプリファレンス入力
96	DHV1	チャネル1ドライバハイリファレンス入力
97	DTV1	チャネル1ドライバ終端リファレンス入力
98	DLV1	チャネル1ドライバローリファレンス入力
99	CHV1	チャネル1ハイコンパレータリファレンス入力
100	CLV1	チャネル1ローコンパレータリファレンス入力

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

ファンクションダイアグラム



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

詳細

MAX9969は、デュアル、低電力、高速、ピンエレクトロニクスDCL(ドライバ/コンパレータ/負荷)ICで、チャネルごとに3レベルのピンドライバ、デュアルコンパレータ、可変クランプ、およびアクティブ負荷を内蔵しています。差動コンパレータを増設すると、2つのチャネルを比較することができます。このドライバは-1.5V～+6.5Vの動作電圧範囲と高速動作が特長で、ハイインピーダンスおよびアクティブ終端(第3レベル駆動)モードを備え、低電圧振幅でも高リニアリティを維持します。デュアルコンパレータは幅広い入力状態にわたって少ないばらつき(タイミング変動)を実現し、差動出力を備えています。デバイスがハイインピーダンスレシーバとして設定されている場合は、クランプが高速DUT波形をダンピングします。プログラマブルな負荷は、最大35mAのソースおよびシンク電流を供給します。この負荷によって、高出力インピーダンステバイスの接触/導通試験、IOH/IOLの高速パラメータ試験、およびプルアップが容易になります。MAX9969Aでは、ドライバとコンパレータのオフセットを厳格に整合します。

高速入力でオプションの内蔵抵抗は、LVPECL、LVDS、およびGTLインターフェースに対応しています。終端電圧入力(TDATA_、TRCV_、TLDEN_)をLV_PECI、GTL、または他のロジックに終端するのに適した電圧に接続します。100Ωの差動LVDS終端の場合は、入力を無接続状態にします。また、コンパレータは、オプションの

プルアップ抵抗を内蔵するフレキシブルなオープンコレクタ出力も使用することができます。

これらの機能によって、回路基板上のディスクリート部品点数が大幅に削減されます。

3線式、低電圧、CMOSコンパチブルシリアルインターフェースによって、MAX9969の低リーク、負荷ディセーブル、スルーレート、差動/ウインドウコンパレータおよびトリミング/終端の動作構成を設定します。

出力ドライバ

ドライバ入力は、D�V_、D�V_、またはDT�V_の3つの電圧入力のうちいずれか1つを選択する高速マルチプレクサです。このスイッチングは、高速入力DATA_とRCV_、およびモード制御ビットTMSELによって制御されます(表1)。スルーレート回路は、バッファ入力のスルーレートを制御します。表2に従って、4つのスルーレートのいずれか1つを選択します。内蔵マルチプレクサの速度によって100%のドライバスルーレートが設定されます(「標準動作特性」の「ドライバ大信号応答(Driver Large-Signal Response)」図を参照)。

DUT_をバッファ出力モードとハイインピーダンスマード間で高速でトグルすることができます。また、低リークモードに移行させることもできます(図2、表1)。ハイインピーダンスマードでは、クランプは接続されています。高速入力RCV_およびモード制御ビットのTMSEL




図2. 簡略ドライバチャネル

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

MAX9969

表1. ドライバのロジック

EXTERNAL CONNECTIONS		INTERNAL CONTROL REGISTER		DRIVER OUTPUT
DATA	RCV	TMSEL	LLEAK	
1	0	X	0	Drive to DHV_
0	0	X	0	Drive to DLV_
X	1	1	0	Drive to DTV_ (term mode)
X	1	0	0	High-impedance mode (high-Z)
X	X	X	1	Low-leakage mode

表2. スルーレートのロジック

SC1	SC0	DRIVER SLEW RATE (%)
0	0	100
0	1	75
1	0	50
1	1	25

とLLEAKは、スイッチングを制御します。ハイインピーダンスマードではDUT_のバイアス電流は0V~3Vの電圧範囲で3μA以下で、またノードは高速信号の追跡機能も保持しています。低リーケモードでは、DUT_のバイアス電流は15nA以下にさらに低減し、信号の追跡が遅くなります。詳細については、「低リーケモード、LLEAK」の項を参照してください。

定格ドライバ出力抵抗は50Ωです。45Ω~51Ωの範囲内の各抵抗値については、お問い合わせください。

クランプ

チャネルがハイインピーダンスレシーバとして設定される場合は、DUT_の電圧を制限し、反射を抑制するように、電圧クランプ(ハイおよびロー)を設定します。クランプは、大電流バッファの出力に接続されたダイオードとして動作します。内蔵回路は、1mAクランプ電流のダイオード電圧降下を補償します。CPHV_とCPLV_の外部接続によって、クランプ電圧を設定します。ドライバがハイインピーダンスマード状態の場合に限り、クランプはイネーブルされます(図2)。トランジエントを抑制するには、クランプ電圧を概算で所望DUT_電圧範囲の最小および最大に設定します。最適なクランプ電圧はアプリケーションごとに異なり、経験的に算出する必要があります。クランプを希望しない場合は、

表3a. コンパレータのロジック、CDIFF = 0

DUT_ > CHV_	DUT_ > CLV_	CL_, NCL_	CH_, NCH_
0	0	0	0
0	1	1	0
1	0	0	1
1	1	1	1

表3b. コンパレータのロジック、CDIFF = 1

DUT1 > DUT2	DUT_ > CLV_	CL_, NCL_	CH_, NCH_
0	0	0	0
0	1	1	0
1	0	0	1
1	1	1	1

クランプ電圧を所望DUT_電圧範囲外の少なくとも0.7V以上に設定します。過電圧保護は、DUT_をロードせずにアクティブ状態を維持します。

コンパレータ

MAX9969は、チャネルごとに2個の独立した高速コンパレータを備えています。各コンパレータはDUT_に内部で接続された入力と、CHV_またはCLV_に接続された入力を備えています(「ファンクションダイアグラム」を参照)。コンパレータ出力は、表3aおよび3bに示すように入力条件の論理結果になります。

各種ロジックファミリとのインターフェースを容易にするために、コンパレータ差動出力はオープンコレクタ出力です。内蔵終端抵抗搭載のバージョンも未搭載のバージョンも、2つの出力間で8mAの電流ソースをスイッチします(図3)。オプションの終端抵抗は、出力を電圧入力VCCO_に接続します。終端を内蔵しないバージョンの場合は、VCCO_を未接続状態にして、必要な外付け抵抗を追加します。これらの抵抗は、出力配線の受信側でプルアップ電圧に対して50Ω(typ)です。絶対最大定格(Absolute Maximum Ratings)を超えない場合は、代わりの設定を利用することができます。終端を内蔵するバージョンの場合は、VCCO_を任意のV_{OH}電圧に接続します。出力はそれぞれ、公称400mV_{p-p}の振幅と50Ωのソース終端を備えています。

上側コンパレータをLVDSや他の差動DUT_信号用の差動レシーバとして設定することができます。モードビットCDIFFがアサートされると、上側コンパレータ入力は両チャネルともDUT_出力から接続されます。

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ




図3. オープンコレクタコンパレータ出力

アクティブ負荷

アクティブ負荷は、リニアにプログラマブルなAB級ソース/シンク電流ソース、整流バッファ、およびダイオードブリッジから構成されています(「ファンクションダイアグラム」参照)。アナログ制御入力のLDH_とLDL_は、それぞれシンク電流とソース電流を0mA～35mAの範囲内で設定します。アナログリファレンス入力COM_は、整流バッファ出力電圧を設定します。ソースとシンクという命名法はDUT(被測定物)を基準としています。すなわち、MAX9969から流れ出す電流がシンク電流となり、MAX9969に流れ込む電流がソース電流となります。MAX9969のAB級負荷は、従来のアクティブ負荷回路全体にわたって大幅に効率を向上します。 $V_{DUT_} > V_{COM_}$ のとき、被測定物は設定されたソース(ロー側)電流をソースします。 $V_{DUT_} < V_{COM_}$ のとき、被測定物は設定されたシンク(ハイ側)電流をシンクします。

高速差動入力LDEN_と制御ワードの2ビット(LDDISおよびLLEAK)は、負荷を制御します(表4)。負荷がイネーブルされると、内部のソースおよびシンク電流源はダイオードブリッジに接続されます。負荷がディセーブルされると、内部電流源はグランドにシャントされ、ブリッジの上部と下部はフロート状態になります(「ファンクションダイアグラム」参照)。LLEAKによって、負荷は低リークモードに移行し、LDEN_は無効になります。詳細については、「低リークモード、LLEAK」の項を参照してください。

表4. アクティブ負荷の設定

EXTERNAL CONNECTIONS	INTERNAL CONTROL REGISTER		MODE
	LDEN_	LDDIS	
0	0	0	Normal operating mode, load disabled
1	0	0	Normal operating mode, load enabled
X	1	0	Load disabled
X	X	1	Low-leakage mode

LDDIS

一部のテスト構成では、負荷のイネーブルがドライバハイインピーダンス信号(RCV_)の反転信号によって駆動されるため、ドライバをディセーブルすると負荷がイネーブルされ、ドライバをイネーブルすると負荷がディセーブルされます。LDDIS信号は、LDEN_の状態とは無関係に負荷をディセーブルすることができます(表4)。

GS入力

GS入力によって、MAX5631やMAX5734などの単一のレベル設定DACはMAX9969のアクティブ負荷、ドライバ、コンパレータ、およびクランプを設定することができます。すべてのDACレベルは $V_{GS}(\text{typ})$ だけオフセットされていますが、MAX9969のグランド検出入力の動作はアクティブ負荷電流に対してこのオフセットをゼロにします。DACが使用するグランドリファレンスにGSを接続します。 $(V_{LDL_} - V_{GS})$ によって、ソース電流が+10mA/Vに設定されます。 $(V_{LDH_} - V_{GS})$ によって、シンク電流が-10mA/Vに設定されます。

GSの変動がある状態で8Vの範囲を維持するために、DHV_、DLV_、DTV_、CPHV_、CPLV_、およびCOM_の範囲はGSだけオフセットされています。GSの変動がある状態では、適切な電源のヘッドルームを確保する必要があります。次式のようにします。

$$V_{CC} \geq 9.5V + \text{Max}(V_{GS})$$

$$V_{EE} \leq -4.5V + \text{Min}(V_{GS})$$

低リークモード、LLEAK

シリアルポートを経由して、またはRSTによってLLEAKをアサートすると、MAX9969は超低リーク状態になります(「Electrical Characteristics(電気的特性)」参照)。LLEAKがアサートされているとコンパレータは低速で動作し、ドライバ、クランプ、およびアクティブ

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ




図4. シリアルインタフェース

負荷はディセーブルされます。このモードは、出力遮断リレーを必要とせずにIDDQおよびPMU測定を行うのに便利です。LLEAKは、チャネルごとに個別設定することができます。

LLEAKがアサートされている間にDUT_が高速信号で駆動されると、リーク電流は標準動作での動作が保証された制限値を超えて瞬間に増加します。「Electrical

Characteristics(電気的特性)」の表の低リーク回復仕様は、この状態におけるデバイス動作を示しています。

シリアルインターフェースおよびデバイス制御

CMOSコンパチブルシリアルインターフェースを通じて、MAX9969のモードが制御されます(図4および表5)。図5に示すように、制御データは8ビットシフトレジスタに流れ(MSB先頭)、CSがハイになるとラッチされます。ラッチは、デュアルペンドライバのチャネルごとに6つの制御ビットを備えています。シフトレジスタからのデータは、ビットD6とD7の設定に応じてラッチの一方または両方にロードされます。CDIFF = 1の場合は、その効果はビットD6およびD7の設定に左右されません。表1および表2に示すように、外部入力のDATA_およびRCV_とともに制御ビットによって、各チャネルの機能を管理します。RSTは両チャネルに対してLLEAK = 1を設定し、両チャネルを低リークモードにします。他の全ビットは影響を受けません。パワーアップ時に、VCCおよびV_{EE}が安定するまでRSTはローに保持されます。

アナログ制御入力THRは入力ロジックのスレッショルドを設定するため、最低0.9VのCMOSロジックの動作が可能です。THRを無接続状態にすると、内部リファレンスから1.25Vの定格スレッショルドが得られ、2.5V~3.3Vのロジックに対応します。

MAX9967の互換性

MAX9969は、MAX9967とピンコンパチブルですが、次のわずかな変更点があります。

- MAX9969にはPMUフォース/センス接続なし
- 制御入力のコモンモード範囲が相違
- MAX9967のコンパレータ出力はオープンエミッタもサポート
- シリアルインターフェースビット構造が相違




図5. シリアルインターフェースのタイミング

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

表5. シフトレジスタの機能

BIT	NAME	DESCRIPTION
D7	CH1	Channel 1 Write Enable. Set to 1 to update the control byte for channel 1. Set to 0 to make no changes to channel 1.
D6	CH2	Channel 2 Write Enable. Set to 1 to update the control byte for channel 2. Set to 0 to make no changes to channel 2.
D5	LLEAK	Low-Leakage Select. Set to 1 to put driver, load, and clamps in low-leakage mode. Comparators remain active in low-leakage mode, but at reduced speed. Set to 0 for normal operation.
D4	TMSEL	Termination Select. Driver Termination Select Bit. Set to 1 to force the driver output to the DTV_ voltage when RCV_ = 1 (term mode). Set to 0 to place the driver into high-impedance mode when RCV_ = 1 (high-Z). See Table 1.
D3	SC1	Driver Slew Rate Select. SC1 and SC0 set the driver slew rate. See Table 2.
D2	SC0	
D1	CDIFF	Differential Comparator Enable. Set to 1 to enable the differential comparators and disable the CH_ window comparators. Set to 0 to enable the CH_ window comparators and disable the differential comparators. See Tables 3a and 3b.
D0	LDDIS	Load Disable. Set LDDIS to 1 to disable the load. Set to 0 for normal operation. See Table 4.

温度モニタ

AX9969は、+70°C(343K)のダイ温度で3.33Vの定格出力電圧をアサートする温度出力信号、TEMPを供給します。出力電圧は、10mV/°Cで温度に比例して変化します。

放熱

通常状態では、MAX9969は、外部ヒートシンクを使用してエクスポートドパッド経由の放熱が必要です。エクスポートドパッドはV_{EE}の電位にあり、V_{EE}に接続するかまたは絶縁する必要があります。

消費電力は、アプリケーションに大きく依存します。「Electrical Characteristics(電気的特性)」の表は、ソース電流とシンク電流を0mAに設定した状態の消費電力を示しています。ソース電流とシンク電流がともに35mAで、V_{DUT}_が電圧範囲の最小値または最大値

(-1.5Vまたは+6.5V)で、ダイオードブリッジが完全に整流されているときに、最大消費が発生します。こうした条件での消費電力の増加分(チャネル当たり)は以下の通りです。

DUT_が電流をソースする場合は、

$$PD = (V_{DUT_} - V_{EE}) \times I_{SOURCE}$$

DUT_が電流をシンクする場合は、

$$PD = (V_{CC} - V_{DUT_}) \times I_{SINK}$$

V_{DUT_} > V_{COM_} のとき、DUT_は設定された(ロー側)電流をソースします。電流の経路は、DUT_からダイオードブリッジの外側とソース(ロー側)電流源を経由して、V_{EE}までの経路です。設定されたシンク電流は、AB級負荷アーキテクチャによって大幅に低減します。

V_{DUT_} < V_{COM_} のとき、DUT_は設定された(ハイ側)電流をシンクします。電流の経路は、V_{CC}からシンク(ハイ側)電流源とダイオードブリッジの外側を経由して、DUT_までの経路です。設定されたソース電流は、AB級アーキテクチャによって大幅に低減します。

エクスポートドパッドパッケージのθ_{JC}は非常に低く、約1°C/W～2°C/Wです。このため、ダイ温度はアプリケーションで採用される放熱方式に大きく依存しています。最大全消費電力は以下の条件で発生します。

- V_{CC} = +10.5V
- V_{EE} = -5.25V
- I_{SOURCE} = I_{SINK} = 35mA(両チャネルに対して)
- 負荷をイネーブル
- V_{DUT_} = -1.5V
- V_{COM_} = +0.5V

こうした両極端の状態での全消費電力は3.9W(typ)および4.4W(max)です。こうした状態でダイ温度を許容レベルに維持することができない場合は、ソフトウェアのクランプによって負荷出力電流をより低い値に制限したり、電源電圧を下げます。

電源について

0.01μFコンデンサですべてのV_{CC}およびV_{EE}電源入力端子をバイパスし、各電源を最低10μFのバルクコンデンサでバイパスします。

チップ情報

TRANSISTOR COUNT: 5284


PROCESS: Bipolar

35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

選択ガイド

PART	ACCURACY GRADE	COMPARATOR OUTPUT TERMINATION	HIGH-SPEED DIGITAL INPUT TERMINATION (Ω)			HEAT EXTRACTION
			RCV_	DATA_	LDEN_	
MAX9969ADCCQ	A	None	None	None	None	Top
MAX9969AGCCQ	A	None	100	100	100	Top
MAX9969ALCCQ	A	50 Ω to VCCO_	100	100	100	Top
MAX9969ARCCQ	A	50 Ω to VCCO_	None	100	100	Top
MAX9969BDCCQ	B	None	None	None	None	Top
MAX9969BGCCQ	B	None	100	100	100	Top
MAX9969BLCCQ	B	50 Ω to VCCO_	100	100	100	Top
MAX9969BRCCQ	B	50 Ω to VCCO_	None	100	100	Top


ピン配置



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

パッケージ

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)



35mA負荷付き、デュアル、低電力、 1200Mbps ATE ドライバ/コンパレータ

パッケージ(続き)

(このデータシートに掲載されているパッケージ仕様は、最新版が反映されているとは限りません。最新のパッケージ情報は、japan.maxim-ic.com/packagesをご参照下さい。)

NOTES:

1. ALL DIMENSIONING AND TOLERANCING CONFORM TO ASME Y14.5M-1994.
2. DATUM PLANE LOCATED AT MOLD PARTING LINE AND COINCIDENT WITH LEAD, WHERE LEAD EXITS PLASTIC BODY AT BOTTOM OF PARTING LINE.
3. DATUM TO BE DETERMINED AT CENTERLINE BETWEEN LEADS WHERE LEADS EXIT PLASTIC BODY AT DATUM PLANE .
4. TO BE DETERMINED AT SEATING PLANE .
5. DIMENSIONS D1 AND E1 DO NOT INCLUDE MOLD PROTRUSION. ALLOWABLE MOLD PROTRUSION IS 0.254mm ON D1 AND E1 DIMENSIONS.
6. "N" IS THE TOTAL NUMBER OF TERMINALS.
7. THESE DIMENSIONS TO BE DETERMINED AT DATUM PLANE .
8. THE TOP OF PACKAGE IS SMALLER THAN THE BOTTOM OF PACKAGE BY 0.15mm.
9. DIMENSIONS b DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08mm TOTAL IN EXCESS OF THE b DIMENSION AT MAXIMUM MATERIAL CONDITION. DAMBAR CANNOT BE LOCATED ON THE LOWER RADIUS OR THE FOOT.
10. CONTROLLING DIMENSION: MILLIMETER
11. MAXIMUM ALLOWABLE DIE THICKNESS TO BE ASSEMBLED IN THIS PACKAGE FAMILY IS 0.50mm.
12. THIS OUTLINE IS NOT YET JEDEC REGISTERED.
13. A1 IS DEFINED AS THE DISTANCE FROM THE SEATING PLANE TO THE LOWEST POINT OF THE PACKAGE BODY.
14. EXPOSED DIE PAD SHALL BE COPLANAR WITH BOTTOM OF PACKAGE WITHIN 0.05mm.
15. METAL AREA OF EXPOSED DIE PAD SHALL BE WITHIN 0.30mm OF THE NOMINAL DIE PAD SIZE.
16. COUNTRY OF ORIGIN MUST BE MARKED ON THE PACKAGE.

SYMBOL	COMMON DIMENSIONS			NOTE
	MIN.	NOM.	MAX.	
A			1.20	
A ₁	0.05		0.15	13
A ₂	0.95	1.00	1.05	
D	16.00 BSC.			4
D ₁	14.00 BSC.			7.8
E	16.00 BSC.			4
E ₁	14.00 BSC.			7.8
L	0.45	0.60	0.75	
N	100			
e	0.50 BSC.			
b	0.17	0.22	0.27	9
b ₁	0.17	0.20	0.23	
ccc			0.08	
ddd			0.08	

EXPOSED PAD VARIATIONS						
	D2			E2		
PKG. CODE	MIN.	NOM.	MAX.	MIN.	NOM.	MAX.
C100E-8R	7.70	8.00	8.30	7.70	8.00	8.30

PROPRIETARY INFORMATION	
TITLE: PACKAGE OUTLINE, 100L TQFP, 14x14x1.00mm WITH EXPOSED PAD OPTION, INVERTED DIE PAD	
APPROVAL	DOCUMENT CONTROL NO.
	21-0148
REV	2/2
A	

マキシム・ジャパン株式会社

〒169-0051 東京都新宿区西早稲田3-30-16(ホリゾン1ビル)
TEL. (03)3232-6141 FAX. (03)3232-6149

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは隨時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600

© 2004 Maxim Integrated Products, Inc. All rights reserved. is a registered trademark of Maxim Integrated Products, Inc.

MAX9969