正誤表

この製品のデータシートに間違いがありましたので、お詫びして訂正いたします。
この正誤表は、2020 年 8 月 19 日現在、アナログ・デバイセズ株式会社で確認した誤りを記したものです。
なお、英語のデータシート改版時に、これらの誤りが訂正される場合があります。

正誤表作成年月日： 2020 年 8 月 19 日
製品名：ADA4523-1
対象となるデータシートのリビジョン(Rev)：Rev.0
訂正箇所：
P.24
　データシートの「シャットダウン・モード」の部分で、ADA4523-1 が 2 回路入りのような記述（「両方とも」、「両方の」）がありますが、ADA4523-1 は 1 回路入りです。

P.25
　図 75 の N = 4 の場合の記述ですが、IB の式に“N = 4”のファクターが入っていませんので、正確には以下の通りです。

I_B = 4 x 300pA＝1200pA

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1
ニューピア竹芝サウスタワービル 10F
電話 03（5402）8200
大　阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36
新大阪トラストタワー 10F
電話 06（6350）6868
名古屋営業所／〒451-6038　愛知県名古屋市西区牛島 6-1
名古屋ルーセントタワー 40F
電話 052（569）6300

36V、低ノイズ、ゼロ・ドリフト・オペアンプ

データシート

ADA4523-1

特長

電源電圧範囲：4.5V～36V
オフセット電圧：5V で±4μV（最大値）
オフセット電圧のドリフト：5V で 0.01μV/ºC（最大値）
入力ノイズ
　電圧：0.1Hz～10Hz で 88nV p-p（代表値）
　スペクトル密度：1kHz で 4.2nV/√Hz（代表値）
レール to レール出力
ユニティ・ゲインで安定動作
GBP：5MHz（代表値）
スルー・レート：立下がりで 1.8V/μs（代表値）
PSRR：V_S = 4.5V～36V で 168dB（代表値）
オープンループ電圧ゲイン：V_{OUT} = −14.75V～+14.75V、
　R_L = 10kΩ、V_S = 30V で 160dB（代表値）
CMRR：V_{CM} = −15.1V～+13.5V、V_S = 30V で 160dB（代表値）
EMI フィルタを内蔵
シャットダウン・モード
グラウンド・センス
8 ピン SOIC、8 ピン MSOP、および 8 ピン LFCSP パッケージを採用

アプリケーション

高分解能データ・アクイジション
リファレンス・バッファ
試験および計測
電子はかり
熱電対アンプ
ストレイン・ゲージ
ローサイド電流検出

概要

ADA4523-1 は、4.5V～36V の幅広い電源範囲で高精度の DC 性能を備えた、高電圧、低ノイズ、ゼロ・ドリフト・オペアンプです。オフセット電圧と 1/f ノイズが抑制されており、最大±4μV のオフセット電圧と 0.1Hz～10Hz で 88nV p-p（代表値）の入力ノイズ電圧を実現します。セルフキャリブレーション回路を搭載しているため、温度によるオフセット電圧ドリフトが小さく（最大 0.01μV/ºC）、時間に対してはゼロ・ドリフトです。また、内蔵のフィルタを使用して電磁干渉（EMI）に対する高い耐性を実現しています。

ADA4523-1 は、幅広い電源範囲に加えて低ノイズ、低オフセット、168dB の電源電圧変動除去比（PSRR）、および 160dB の同相ノイズ除去比（CMRR）を備えており、高ダイナミック・レンジの試験・測定・計測機器に最適です。

代表的アプリケーション



図 1. 高精度フィルタ付き電圧リファレンス・バッファ

ADA4523-1 は、レール to レール出力振幅が可能で、V^- レールを含む入力同相電圧範囲（V^- − 0.1V～V^+ − 1.5V）を備えています。



図 2. 入力換算電圧ノイズ密度の周波数特性、ゼロ・ドリフト・アンプ・ファミリの比較

関連製品

電圧リファレンス：LTC6655 と ADR4525
低ノイズ、高速アンプ：LT6202
ADC：LTC2500-32
低ノイズ、低ドロップアウト・レギュレータ：LT3093 と LT3042

ADA4523-1 に関連するその他の周辺製品については、関連製品のセクションを参照してください。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有者の財産です。※日本語版資料は REVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2020 Analog Devices, Inc. All rights reserved.

アナログ・デバイセズ株式会社

本　　社／〒105-6891　東京都港区海岸 1-16-1　ニューピア竹芝サウスタワービル 10F
電話 03（5402）8200
大　阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36　新大阪トラストタワー 10F
電話 06（6350）6868
名古屋営業所／〒451-6038　愛知県名古屋市西区牛島町 6-1　名古屋ルーセントタワー 38F
電話 052（569）6300

目次

特長 1
アプリケーション 1
概要 1
代表的アプリケーション 1
関連製品 1
改訂履歴 2
仕様 3
5V 動作時の電気的特性....3
30V 動作時の電気的特性....5
絶対最大定格....7
熱抵抗 7
ESD に関する注意....7
ピン配置およびピン機能の説明....8
代表的な性能特性....10
動作原理 20
入力電圧ノイズ....20
入力電流ノイズ....20
入力バイアス電流....20
熱電対効果....21
消費電力....22
電気的過負荷と入力保護 23
シャットダウン・モード 24
アプリケーション情報 25
チョッパー並列接続によるノイズの改善 25
ハンダ・パッドのレイアウト....26
代表的なアプリケーション回路および伝達関数....26
関連製品....27
外形寸法....28
オーダー・ガイド 29

改訂履歴

4/2020—Revision 0: Initial Version

仕様

5V 動作時の電気的特性

特に指定のない限り、T_A = 25ºC、電源電圧（V_S）= ±2.5V（V^+ = +2.5V および V^- = −2.5V）、コモンモード電圧（V_{CM}）=出力電圧（V_{OUT}）= 0V。

表 1.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT CHARACTERISTICS						
Offset Voltage[1]	V_{OS}			±0.5	±4	µV
		−40°C ≤ T_A ≤ +125°C			±5	µV
Offset Voltage Drift[1]	TCV_{OS}	−40°C ≤ T_A ≤ +125°C			0.01	µV/°C
Input Bias Current[2]	I_B			100	300	pA
		−40°C ≤ T_A ≤ +125°C			600	pA
Input Offset Current[2]	I_{OS}			200	600	pA
		−40°C ≤ T_A ≤ +125°C			800	pA
Input Voltage Range	IVR	−40°C ≤ T_A ≤ +125°C	−2.6		+1	V
Common-Mode Rejection Ratio	CMRR	V_{CM} = −2.6 V to +1 V	124	146		dB
		V_{CM} = −2.5 V to +1 V, −40°C ≤ T_A ≤ +125°C	124			
Input Resistance	R_{IN}					
Differential				47		kΩ
Common Mode				100		GΩ
Input Capacitance	C_{IN}					
Differential				13		pF
Common Mode				20		pF
Open-Loop Voltage Gain	A_V	V_{OUT} = −2.3 V to +2.3 V, load resistance (R_L) = 1 kΩ	125	150		dB
		−40°C ≤ T_A ≤ +125°C	125			dB
OUTPUT CHARACTERISTICS						
Output Voltage Swing Low	V_{OL}	V_{OL} = V_{OUT} − V^-				
		No load		12	20	mV
		No load, −40°C ≤ T_A ≤ +125°C			30	mV
		Sink current (I_{SINK}) = 1 mA		52	75	mV
		I_{SINK} = 1 mA, −40°C ≤ T_A ≤ +125°C			100	mV
		I_{SINK} = 5 mA		215	300	mV
		I_{SINK} = 5 mA, −40°C ≤ T_A ≤ +125°C			400	mV
Output Voltage Swing High	V_{OH}	V_{OH} = V^+ − V_{OUT}				
		No load		1.3	10	mV
		No load, −40°C ≤ T_A ≤ +125°C			20	mV
		Source current (I_{SOURCE}) = 1 mA		22	40	mV
		I_{SOURCE} = 1 mA, −40°C ≤ T_A ≤ +125°C			55	mV
		I_{SOURCE} = 5 mA		106	150	mV
		I_{SOURCE} = 5 mA, −40°C ≤ T_A ≤ +125°C			200	mV
Short-Circuit Current	I_{SC}	Sourcing	+25	+36		mA
		Sinking	−25	−30		mA

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	V_S = 4.5 V to 36 V	140	168		dB
		−40°C ≤ T_A ≤ +125°C	140			dB
Supply Current per Amplifier	I_S			4.5	4.8	mA
		−40°C ≤ T_A ≤ +125°C			6	mA
Shutdown Amplifier Current				4.5	6	µA
		−40°C ≤ T_A ≤ +125°C			7.5	µA
DYNAMIC PERFORMANCE						
Gain Bandwidth Product	GBP			5		MHz
Slew Rate						
Rising	SR_{RISE}	G = −1, R_L = 10 kΩ		1.85		V/µs
Falling	SR_{FALL}	G = −1, R_L = 10 kΩ		1.8		V/µs
Internal Chopping Frequency	f_C			330		kHz
INPUT NOISE						
Spectral Density						
Current	i_n	1 kHz		1		pA/√Hz
Voltage	e_n	1 kHz		4.2		nV/√Hz
Voltage	$e_{n\ P\text{-}P}$	0.1 Hz to 10 Hz		88		nV p-p
	$e_{n\ RMS}$	0.1 Hz to 10 Hz		13.3		nV rms
SHUTDOWN CHARACTERISTICS		−40°C ≤ T_A ≤ +125°C				
Shutdown Threshold ($\overline{SD}$ − SDCOM)						
Low	V_{SDL}				0.8	V
High	V_{SDH}		2			V
SDCOM Voltage Range			−2.5		+0.15	V
$\overline{SD}$ Current	$I_{\overline{SD}}$	$V_{\overline{SD}}$ − V_{SDCOM} = 0 V	−1.5	−0.5		µA
SDCOM Current	I_{SDCOM}	$V_{\overline{SD}}$ − V_{SDCOM} = 0 V		3	6	µA

[1] これらのパラメータは、設計により確保されています。自動試験時には、熱電対効果の影響によりこの電圧レベルの測定はできません。V_{OS}は、試験装置の能力限界まで使用して測定した値です。
[2] 入力バイアス電流と入力オフセット電流は、100MΩ ‖ 51pF の等価ソース・インピーダンスを使用して測定した値です。

30V 動作時の電気的特性

特に指定のない限り、T_A = 25ºC、V_S = ±15V（V^+ = +15V および V^- = −15V）、V_{CM} = V_{OUT} = 0V。

表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
INPUT AND DC CHARACTERISTICS						
Offset Voltage[1]	V_{OS}			±0.5	±5	µV
		−40°C ≤ T_A ≤ +125°C			±7	µV
Offset Voltage Drift[1]	TCV_{OS}	−40°C ≤ T_A ≤ +125°C			±0.02	µV/°C
Input Bias Current[2]	I_B			125	300	pA
		−40°C ≤ T_A ≤ +125°C			600	pA
Input Offset Current[2]	I_{OS}			250	600	pA
		−40°C ≤ T_A ≤ +125°C			800	pA
Input Voltage Range	IVR	−40°C ≤ T_A ≤ +125°C	−15.1		+13.5	V
Common-Mode Rejection Ratio	CMRR	V_{CM} = −15.1 V to +13.5 V	140	160		dB
		V_{CM} = −15 V to +13.5 V, −40°C ≤ T_A ≤ +125°C	140			
Input Resistance	R_{IN}					
Differential				47		kΩ
Common Mode				100		GΩ
Input Capacitance	C_{IN}					
Differential				13		pF
Common Mode				20		pF
Open-Loop Voltage Gain	A_V	V_{OUT} = −14.75 V to +14.75 V, R_L = 10 kΩ	140	160		dB
		−40°C ≤ T_A ≤ +125°C	140			dB
OUTPUT CHARACTERISTICS						
Output Low Voltage Swing	V_{OL}	V_{OL} = V_{OUT} − V^-				
		No load		12	20	mV
		No load, −40°C ≤ T_A ≤ +125°C			30	mV
		I_{SINK} = 1 mA		50	75	mV
		I_{SINK} = 1 mA, −40°C ≤ T_A ≤ +125°C			100	mV
		I_{SINK} = 5 mA		215	300	mV
		I_{SINK} = 5 mA, −40°C ≤ T_A ≤ +125°C			400	mV
Output High Voltage Swing	V_{OH}	V_{OH} = V^+ − V_{OUT}				
		No load		2.5	10	mV
		No load, −40°C ≤ T_A ≤ +125°C			20	mV
		I_{SOURCE} = 1 mA		25	40	mV
		I_{SOURCE} = 1 mA, −40°C ≤ T_A ≤ +125°C			55	mV
		I_{SOURCE} = 5 mA		110	150	mV
		I_{SOURCE} = 5 mA, −40°C ≤ T_A ≤ +125°C			200	mV
Short-Circuit Current	I_{SC}	Sourcing	+25/	+36/		mA
		Sinking	−25	−30		mA
POWER SUPPLY						
Power Supply Rejection Ratio	PSRR	V_S = 4.5 V to 36 V	140	168		dB
		−40°C ≤ T_A ≤ +125°C	140			dB
Supply Current per Amplifier	Is			4.5	5	mA
		−40°C ≤ T_A ≤ +125°C			6	mA
Shutdown Amplifier Current				10	15	µA
		−40°C ≤ T_A ≤ +125°C			20	µA

Parameter	Symbol	Test Conditions/Comments	Min	Typ	Max	Unit
DYNAMIC PERFORMANCE						
Gain Bandwidth Product				5		MHz
Slew Rate						
Rising	SR_{RISE}	$A_V = -1$, $R_L = 10\ k\Omega$		1.85		V/µs
Falling	SR_{FALL}	$A_V = -1$, $R_L = 10\ k\Omega$		1.8		V/µs
Internal Chopping Frequency	f_C			330		kHz
EMI Rejection Ratio +IN	EMIRR	Input voltage (V_{IN}) = −10 dBm peak, frequency (f) = 400 MHz		80		dB
		V_{IN} = −10 dBm peak, f = 900 MHz		140		dB
		V_{IN} = −10 dBm peak, f = 1800 MHz		90		dB
		V_{IN} = −10 dBm peak, f = 2400 MHz		94		dB
INPUT NOISE						
Spectral Density						
Current	i_n	1 kHz		1		pA/√Hz
Voltage	e_n	1 kHz		4.2		nV/√Hz
Voltage	$e_{n\ P\text{-}P}$	0.1 Hz to 10 Hz		88		nV p-p
	$e_{n\ RMS}$	0.1 Hz to 10 Hz		13.3		nV rms
SHUTDOWN CHARACTERISTICS		−40°C ≤ T_A ≤ +125°C				
Shutdown Threshold ($\overline{SD}$ − SDCOM)						
Low	V_{SDL}				0.8	V
High	V_{SDH}		2			V
SDCOM Voltage Range			−15		+12.65	V
$\overline{SD}$ Current	$I_{\overline{SD}}$	$V_{\overline{SD}} - V_{SDCOM} = 0$ V	−1.5	−0.5		µA
SDCOM Current	I_{SDCOM}	$V_{\overline{SD}} - V_{SDCOM} = 0$ V		3	6	µA

[1] これらのパラメータは、設計により確保されています。自動試験時には、熱電対効果の影響によりこの電圧レベルの測定はできません。V_{OS}は、試験装置の能力限界まで使用して測定した値です。
[2] 入力バイアス電流と入力オフセット電流は、100MΩ || 51pF の等価ソース・インピーダンスを使用して測定した値です。

絶対最大定格

表 3.

Parameter	Rating
Supply Voltage, V^+ to V^-	40 V
Input Voltage	
+IN and −IN[1]	V^- − 0.3 V to V^+ + 0.3 V
$\overline{SD}$ and SDCOM	V^- − 0.3 V to V^+ + 0.3 V
Input Current	
+IN and −IN[1]	±10 mA
$\overline{SD}$ and SDCOM	±10 mA
Output Short-Circuit Duration[2]	Indefinite
Temperature Range	
Operating	−40°C to +125°C
Junction	−65°C to +150°C
Storage	−65°C to +150°C
Lead Temperature, Soldering (10 sec)	300°C
Electrostatic Discharge (ESD)	
Human Body Model (HBM)	4.0 kV
Field Induced Charge Device Model (FICDM)[3]	2.0 kV

[1] 入力電流は 10mA 以下に制限してください。入力電圧は電源電圧を 300mV 以上超えてはなりません。これらの制限は、入力ピンの ESD 保護機能によって決まります。

[2] 出力が短絡したままになる場合には、ジャンクション温度を絶対最大定格未満に保つためにヒート・シンクが必要になる可能性があります。

[3] 適用規格 JESD22-C101（JEDEC の ESD FICDM 規格）。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。この規定はストレス定格のみを指定するものであり、この仕様の動作のセクションに記載する規定値以上でのデバイス動作を定めたものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

熱抵抗

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

θ_{JA}は、ジャンクションから周辺への熱抵抗です。

θ_{JC}は、ジャンクションからケースへの熱抵抗です。CP-8-29 などの露出パッド付きパッケージの θ_{JC} では、パッケージ底面の露出パッドにのみヒート・シンクが取り付けられています。

表 4. 熱抵抗

Package Type[1]	θ_{JA}	θ_{JC}	Unit
R-8	120	39	°C/W
RM-8	163	40	°C/W
CP-8-29	43	5.5	°C/W

[1]JEDEC 規格の 4 層高有効熱伝導率ボードを使用して測定しています。

ESD に関する注意

ESD（静電放電）の影響を受けやすいデバイスです。

電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

ピン配置およびピン機能の説明



図 3. 8 ピン SOIC_N のピン配置

表 5. 8 ピン SOIC_N のピン機能の説明

ピン番号	記号	説明
1	$\overline{SD}$	シャットダウン制御ピン。
2	−IN	アンプの反転入力。
3	+IN	アンプの非反転入力。
4	V^-	負側電源。
5	NIC	内部では未接続。このピンは内部接続されていません。
6	OUT	アンプ出力。
7	V^+	正側電源。
8	SDCOM	$\overline{SD}$のリファレンス電圧。



図 4. 8 ピン MSOP のピン配置

表 6. 8 ピン MSOP のピン機能の説明

ピン番号	記号	説明
1	$\overline{SD}$	シャットダウン制御ピン。
2	−IN	アンプの反転入力。
3	+IN	アンプの非反転入力。
4	V^-	負側電源。
5	NIC	内部では未接続。このピンは内部接続されていません。
6	OUT	アンプ出力。
7	V^+	正側電源。
8	SDCOM	$\overline{SD}$のリファレンス電圧。



図 5. 8 ピン LFCSP のピン配置

表 7. 8 ピン LFCSP のピン機能の説明

ピン番号	記号	説明
1	$\overline{SD}$	シャットダウン制御ピン。
2	−IN	アンプの反転入力。
3	+IN	アンプの非反転入力。
4	V^-	負側電源。
5	NIC	内部では未接続。このピンは内部接続されていません。
6	OUT	アンプ出力。
7	V^+	正側電源。
8	SDCOM	$\overline{SD}$のリファレンス電圧。
9	EPAD	露出パッド。露出パッドは V^-に接続してください。

代表的な性能特性

特に指定のない限り、T_A = 25ºC。



図 6. 入力オフセット電圧（V_{OS}）の分布、V_S = ±2.5V
（N はアンプの総数、μ は平均値、σ は標準偏差）



図 7. V_{OS} の分布、V_S = ±15V



図 8. 入力オフセット・ドリフト（TCV_{OS}）の分布、V_S = ±2.5V



図 9. TCV_{OS} の分布、V_S = ±15V



図 10. V_{OS} と V_{CM} の関係、V_S = 5V



図 11. V_{OS} と V_{CM} の関係、V_S = 30V



図 12. V_{OS} と V_S の関係



図 13. V_{OS} の長時間ドリフト



図 14. I_B の温度特性



図 15. I_B と V_{CM} の関係、V_S = 5V



図 16. I_B と V_{CM} の関係、V_S = 30V



図 17. I_B と V_S の関係



図 18. 0.1Hz～10Hz、入力換算電圧ノイズ、V_S = ±2.5V



図 21. 総入力電圧ノイズの周波数特性



図 19. 0.1Hz～10Hz、入力換算電圧ノイズ、V_S = ±15V



図 22. 入力換算電流ノイズ密度の周波数特性（C_{EXT} は外部容量）



図 20. 入力換算電圧ノイズ密度の周波数特性、V_S = ±15V



図 23. CMRR の周波数特性



図 24. PSRR の周波数特性



図 25. クローズドループ・ゲインの周波数特性
（C_F は帰還コンデンサ、$R_{L, EFF}$ は実効負荷抵抗）



図 26. ゲインおよび位相の周波数特性、V_S = ±2.5V
（C_L は負荷容量）



図 27. ゲインおよび位相の周波数特性、V_S = ±15V



図 28. 正弦波入力におけるシャットダウン時のトランジェント、
V_S = ±2.5V



図 29. 正弦波入力におけるシャットダウン時のトランジェント、
V_S = ±15V



図 30. クローズドループ出力インピーダンス（Z_{OUT}）の周波数特性、V_S = ±2.5V



図 31. クローズドループ Z_{OUT} の周波数特性、V_S = ±15V



図 32. シャットダウン時における Z_{OUT} の周波数特性



図 33. 全高調波歪み+ノイズ（THD + N）と出力振幅の関係（f_{IN} は入力周波数）



図 34. THD + N の周波数特性



図 35. 無歪み最大出力振幅の周波数特性



図 36. 様々な温度での I_S と V_S の関係



図 37. I_S の温度特性



図 38. 様々な温度でのシャットダウン I_S と V_S の関係



図 39. 様々な温度での I_S と $\overline{SD}$ − SDCOM 電圧の関係、V_S = ±2.5V



図 40. 様々な温度での I_S と $\overline{SD}$ − SDCOM 電圧の関係、V_S = ±15V



図 41. $\overline{SD}$および SDCOM 電流と $\overline{SD}$ − SDCOM 電圧の関係



図 42. $\overline{SD}$および SDCOM 電流と V_S の関係



図 43. 位相反転なし



図 44. 様々な温度での V_{OH} と I_{SOURCE} の関係、V_S = ±2.5V



図 45. 様々な温度での V_{OH} と I_{SOURCE} の関係、V_S = ±15V



図 46. 様々な温度での V_{OL} と I_{SINK} の関係、V_S = ±2.5V



図 47. 様々な温度での V_{OL} と I_{SINK} の関係、V_S = ±15V



図 48. I_{SC} の温度特性、V_S = ±2.5V



図 49. I_{SC} の温度特性、V_S = ±15V



図 50. 大信号応答、V_S = ±2.5V



図 51. 大信号応答、V_S = ±15V



図 52. 小信号応答、V_S = ±2.5V



図 53. 小信号応答、V_S = ±15V



図 54. 小信号オーバーシュートと C_L の関係、V_S = ±2.5V



図 55. 小信号オーバーシュートと C_L の関係、V_S = ±15V



図 56. 出力の直列抵抗（R_S）と C_L および
オーバーシュートの関係



図 57. 大信号の立上がりセトリング・トランジェント



図 58. 大信号の立下がりセトリング・トランジェント



図 59. EMI 除去比（EMIRR）+IN の周波数特性
（$V_{IN, PEAK}$ はピーク入力電圧、$V_{OUT, DC}$ は DC 出力電圧）



図 60. 立下がりの出力過負荷回復、V_S = ±2.5V



図 62. 立上がりの出力過負荷回復、V_S = ±2.5V



図 61. 立下がりの出力過負荷回復、V_S = ±15V



図 63. 立上がりの出力過負荷回復、V_S = ±15V

動作原理

ブロック図とクランプ回路を図 64 に示します。



図 64. ブロック図とクランプ回路（SD は内部シャットダウン）

入力電圧ノイズ

ADA4523-1 のようなチョッパー安定化アンプは、DC とフリッカ・ノイズを混合してより高い周波数にすることでオフセットと 1/f ノイズを低減します。標準的なチョッパー安定化アンプでは、この処理によりチョッピング周波数とその奇数次高調波にアイドル・トーンが発生します。

ADA4523-1 では、このようなスプリアス・アーチファクトをオフセット電圧以下まで抑制する回路を使用しています。330kHz のチョッピング周波数で発生する標準的なリップルの振幅は 1µV rms 以下です。

ADA4523-1 の入力電圧ノイズ・スペクトル密度を図 20 に示します。更にノイズを低減させる必要がある場合は、アプリケーション情報のセクションの図 75 を参照してください。

入力電流ノイズ

高いソース・インピーダンスを持つアプリケーションでは、入力電流ノイズが全出力ノイズに大きな影響を与える可能性があります。このため、アンプの入力に配置された回路部品とノイズ電流の相互作用を考慮することが重要です。

ADA4523-1 の入力電流ノイズ・スペクトル密度を図 22 に示します。この測定は、図 65 に示す回路で行われ、0pF のシャント容量（C_{EXT}）を使用しています。この特性曲線に 1/f ノイズの特徴は見られません。すべてのゼロ・ドリフト・アンプと同様に、オフセット・ゼロに調整された周波数では大きな電流ノイズ成分が生じます。詳細については、入力バイアス電流のセクションで説明します。

電流ノイズが $2qI_B$ にならないことに注意してください（q は電子の電荷で、1.6 × 10^{-19} クーロン）。この式は、バイポーラ・トランジスタのベース電流やダイオードの電流に対して成立しますが、入力をスイッチングするチョッパー・アンプや自動ゼロ調整アンプのほとんどでは、電流ノイズの構成要素の中でショット・ノイズは支配的ではありません。



図 65.入 力電流ノイズ・スペクトルの試験回路

入力バイアス電流

ADA4523-1 の入力バイアス電流は、リーク電流とチャージ・インジェクション電流の 2 つの異なる電流で構成されます。リーク電流は温度と共に増加しますが、スイッチング入力によるチャージ・インジェクション電流は温度に対して比較的一定です。この 2 つの電流の合計値と温度の関係を図 14 に示します。

入力バイアス電流の挙動と誤差への影響は、ソース・インピーダンスの特性に依存します。表 1 および表 2 に仕様規定されている入力バイアス電流では、ソース・インピーダンスは、C_{EXT} でバイパスされた高い抵抗値が使用されており、構成は図 65 と同様です。図 66 に、入力換算電流誤差としての実効 DC 誤差（出力 DC 電圧誤差をゲインで割り、更にソース抵抗で割った値）を C_{EXT} の関数として示します。容量が増加するにしたがって実効 DC 誤差は減少します。また、図 67 に示すように、C_{EXT} を増加すると入力換算電流ノイズ密度も減少します。



図 66. 実効 I_B と C_{EXT} の関係



図 67. C_{EXT} = 0pF および C_{EXT} = 50pF での
入力換算電流ノイズ密度の周波数特性

入力容量のもう 1 つの機能は、チャージ・インジェクションの影響を低減することです。チャージ・インジェクションによる電流は、330kHz のチョッピング周波数とその高調波による周波数成分を持っています。これらの周波数成分は、時間領域において電流パルスとして現れます（チョッピング周波数に基づく一定の間隔で発生）。この小さな電流パルスがソース・インピーダンス、またはゲイン設定用の抵抗と相互作用すると電圧スパイクが発生し、クローズドループ・ゲインによって増幅されます。

ソース・インピーダンスが高い場合、330kHz のチョッピング周波数が出力スペクトラムに現れます。これはクロック・フィードスルーとして知られています。過度のクロック・フィードスルーを防止するには、ゲイン設定用の抵抗とソース・インピーダンスをできる限り小さくします。ソース・インピーダンスの DC 抵抗成分を高くする必要がある場合は、ソース・インピーダンスの両端にコンデンサを接続して AC インピーダンスを低減し、入力電圧スパイクの振幅を小さくします。クロック・インジェクションの影響を減らすもう 1 つの方法は、オペアンプ出力の後段で帯域幅を制限することです。

2 つの入力からのインジェクション電流は、大きさは同じですが方向が反対です。そのため、チョッピング動作が I_B の主な原因である場合、両方の入力でインピーダンスを一致させてもオフセット電圧における I_B の影響は相殺できません。

50ºC より高い温度では、ESD 保護ダイオードのリーク電流が入力バイアス電流において支配的になり始め、高温では指数関数的に増加し続けます。ADA4523-1 には入力バイアス相殺回路が内蔵されており、温度によるリーク電流の増加を最小限に抑え、全温度範囲で入力バイアス電流を低い値に保ちます。インジェクション電流と異なり、リーク電流は両方の入力で同じ方向です。そのため、リーク電流による出力誤差は、2 つの入力で観測されるソース・インピーダンスを一致させることで軽減できます。50ºC より低い温度では、リーク電流の影響を相殺するためにソース・インピーダンスのマッチングを行うと、チャージ・インジェクション電流による $2I_B \times R$ のオフセット電圧誤差が残ります。例えば、I_B = 100pA および R = 10kΩ の場合、誤差は 2µV です。

熱電対効果

マイクロボルト・レベルの精度を達成するには、熱電対効果を考慮する必要があります。異種金属を接続すると熱電接点が形成され、温度に依存する微小な電圧が発生します。これはゼーベック効果として知られています。このような熱による電磁場（EMF）は、低ドリフト回路では支配的な誤差要因になります。

コネクタ、スイッチ、リレーの接点、ソケット、抵抗、およびハンダは、すべて大きな熱 EMF を発生させる候補となります。異なるメーカーの銅線を接合するだけでも 200nV/ºC の熱 EMF が発生することがあります。これは、ADA4523-1 で仕様規定された最大ドリフトの 10 倍以上です。図 68 と図 69 に、熱 EMF によって発生する電圧と温度に対する感度を示します。



図 68. 異なるメーカーによる 2 本の銅線を
接合したときに発生する熱 EMF



図 69. ハンダと銅の接点で生じる熱 EMF

熱電対による誤差を最小限に抑えるため、回路基板のレイアウトと部品の選定に注意を払う必要があります。オペアンプの入力信号経路内の接点の数を最小限に抑え、コネクタ、ソケット、スイッチ、およびリレーは可能な限り使用しないことを推奨します。これらの部品が必要な場合は、熱 EMF 特性の低い部品を選定してください。更に、回路基板の熱勾配を考慮して、両方の入力で接点の数、種類、レイアウトを一致させてください。避けられない接点があるときは、相殺するためにダミーの接点を意図的に導入することも可能です。

空気の流れも熱勾配を生じさせるため、測定システムで大きなノイズを発生させる可能性があります。影響を受けやすい回路では、空気の流れが生じないようにすることが重要です。そうすることで、多くの場合、熱電対によるノイズを大幅に低減できます。

これらの技術の概要を図 70 に示します。

消費電力

ADA4523-1 は、36V の総電源で動作する場合があるため、アンプの消費電力に注意を払う必要があります。高電圧で高負荷を駆動する場合は、パッケージの θ_{JA} を使用してダイの温度上昇を見積もり、ジャンクション温度が仕様規定された制限を超えないようにする必要があります。また、消費電力が大きくなると予測される場合には、PCB を金属で覆うかヒート・シンクを使用することを検討してください。

ADA4523-1 の LFCSP は、標準的なアンプと比較してパッケージの熱抵抗が低く、露出パッドが放熱を促進します。底面の露出パッドは PCB にハンダ付けする必要があります。また、露出パッドは内部で V^- に接続されているため、露出パッドと V^- を接続する必要があります。更に効率的に放熱するには、露出パッドと接続する PCB の金属を可能な限り大きな面積にすることを推奨します。

ADA4523-1 パッケージの熱情報については、熱抵抗のセクションを参照してください。



[1]CUT SLOTS IN PCB FOR THERMAL ISOLATION.
[2]INTRODUCE DUMMY JUNCTIONS AND COMPONENTS TO OFFSET UNAVOIDABLE JUNCTIONS OR CANCEL THERMAL EMFS.
[3]ALIGN INPUTS SYMMETRICALLY WITH RESPECT TO THERMAL GRADIENTS.
[4]INTRODUCE DUMMY TRACES AND COMPONENTS FOR SYMMETRICAL THERMAL HEAT SINKING.
[5]LOADS AND FEEDBACK CAN DISSIPATE POWER AND GENERATE THERMAL GRADIENTS. BE AWARE OF THEIR THERMAL EFFECTS.
[6]COVER CIRCUIT TO PREVENT AIR CURRENTS FROM CREATING THERMAL GRADIENTS.

21094-074

図 70. 熱電対による誤差を最小化する技術

電気的過負荷と入力保護

絶対最大定格を超えることのないようにしてください。入力ピンと出力ピンには電源レールを超える電圧を印加しないようにしてください。40V に近い電源電圧のときは特に注意が必要です。ADA4523-1 の入力は、ESD ダイオードと ESD クランプによって内部で保護されています（図 64 参照）。入力が電源レールの範囲外で駆動されると、図 71 に示すように大きな電流が入力に流入します。



図 71. 電源レール範囲外での入力電流と入力電圧の関係、ESD 保護ダイオードの順方向バイアス電圧

+IN と−IN の間に大きな差動入力電圧が印加されると、図 72 に示すような入力バイアス電流が発生します。ADA4523-1 の入力 ESD クランプ構造により、+IN と−IN のバイアス電流は非対称になります。+IN と−IN の間に大きな差動入力電圧が印加されると、更に電源からソース電流が流入します。そして、この電流は−IN を通ってデバイスから流出します。



図 72. 様々な温度での+IN および-IN の入力電流と差動入力電圧の関係

過電圧の状態が避けられない場合は、過電圧が印加されるピンに直列抵抗（R_{IN}）を接続して異常電流 $I_{OVERLOAD}$ を絶対最大定格以下に制限することで、デバイスが損傷する可能性を低くできます（図 73 参照）。



図 73. 抵抗を使用して入力電流を制限

電流制限用の抵抗は、入力バイアス電流との相互作用によってノイズや誤差電圧が追加されないように、低い値のものを使用してください。1kΩ 以下の抵抗であれば、ノイズや精度に大きな影響は与えません。適切な抵抗値を選定するには、内部 ESD ダイオード特性を示した図 71 と図 72 を参照してください。

保護回路を使用することで、過酷な環境下では更に信頼性を向上させることができます。低リーク・ダイオード（Nexperia BAV199）を使用して入力を保護する回路を図 74 に示します。R2 が外付けダイオードを保護し、R1 が内部ダイオードを流れる電流を制限します。この回路では、外付けの保護ダイオードによって既に印加電圧が低減されているため、R1 を小さくすることができます。



図 74. 外付けダイオードを使用した入力保護回路

内部 ESD ダイオードのリーク電流が入力バイアス電流で支配的となる高温アプリケーションでは、帰還経路に入力バイアスを相殺する抵抗を追加することで低減できる可能性があります。

シャットダウン・モード

ADA4523-1 は、低消費電力アプリケーション向けにシャットダウン・モードを備えています。オフ状態では、アンプは両方ともシャット・オフされており、各アンプには 20µA（全温度範囲での最大値）以下の電源電流しか流れません。また、オフ状態では、両方の出力は外部回路に対して高インピーダンスを示します。

オフ状態の間、アンプの出力が高インピーダンスとなっていても、入力差動クランプと帰還抵抗を流れる入力信号によって出力が変動する可能性があります。（差動クランプの位置は図 64 を参照してください。）また、抵抗値に応じて大きな電流が入力ソースから流れる可能性があります。

シャットダウンの制御には、独立したロジック $\overline{\text{SD}}$リファレンス電圧入力ピン（SDCOM）とシャットダウン・ピン（$\overline{\text{SD}}$）を使用します。これにより、低電圧のデジタル・コントロール・ロジックをオペアンプの高電圧電源レールとは独立して動作させることができます。シャットダウン・コントロール・ロジックと動作範囲の概要を表 8 および表 9 に示します。

表 8. シャットダウン・コントロール・ロジック

Shutdown Pin Condition	Amplifier State
$\overline{\text{SD}}$ = float, SDCOM = float	On
$\overline{\text{SD}}$ − SDCOM ≥ 2 V	On
$\overline{\text{SD}}$ − SDCOM ≤ 0.8 V	Off

表 9. シャットダウン・ピンの動作電圧範囲

Mnemonic	Minimum	Maximum
$\overline{\text{SD}}$ − SDCOM	−0.2 V	+5.2 V
SDCOM	V^-	V^+ − 2.35 V
$\overline{\text{SD}}$	V^-	V^+

シャットダウン機能が不要な場合は、$\overline{\text{SD}}$と SDCOM をフロート状態のままにしておきます。内部回路により、アンプは自動的にオン状態に維持します。

ノイズの多い環境で動作させるときは、ノイズによってシャットダウン・モードの状態が変化しないように $\overline{\text{SD}}$と SDCOM の間にコンデンサを追加することを推奨します。

$\overline{\text{SD}}$と SDCOM の電圧が電源レールを超える危険性がある場合は、シャットダウン・ピンに直列抵抗を追加して電流を制限することを推奨します。

アプリケーション情報

チョッパー並列接続によるノイズの改善

複数のアンプを並列に接続して使用することで、電流ノイズは大きくなりますが、電圧ノイズを低減できます。なぜなら、各アンプの入力信号には相関がありますが、各アンプの電圧ノイズ源は無相関であるからです。相関関係にある信号のパワーが N 倍されると、相関関係にないノイズのパワーは√N 倍になります。結果的に、S/N 比は√*N* 倍改善することになります。

並列接続されたアンプの入力電流の総量は、各アンプの入力電力の合計であるため、それに対応して電流ノイズも大きくなります。

ADA4523-1 のようにアンプの電流ノイズが電圧ノイズよりずっと小さい場合、電流ノイズは大きなインピーダンスを通過しないため、電圧ノイズを低減する代わりに電流ノイズが高くなってもメリットがあります。

図 75 に示す回路の合計ゲインは次式のとおりです。

$A_V = (R2/R1 + 1) \times (R4/R3 + 1)$

並列接続されたアンプの数を N とすると、並列接続による入力換算ノイズの変化は次のようになります。

0.1Hz～10 Hz *Noise* = 88nV p-p/√*N*

$e_n = (4.2\text{nV}/\sqrt{\text{Hz}})/\sqrt{N}$

$i_n = \sqrt{N} \times 1\text{pA}/\sqrt{\text{Hz}}$

$I_B = N \times 300\text{pA}$（25ºC での最大値）

図 75 のように N = 4 の場合、結果は以下のようになります。

0.1Hz～10 Hz *Noise* = 44nV p-p

$e_n = 2.1\text{nV}/\sqrt{\text{Hz}}$

$i_n = 2\text{pA}/\sqrt{\text{Hz}}$

$I_B = 300\text{pA}$（25ºC での最大値）

ノイズや I_B による誤差に大きな影響を与えずに個々のアンプ出力を分離するため、図 75 の中の R5 は数百 Ω にする必要があります。

出力アンプの選定は、ヘッドルーム、精度、そしてノイズの問題に関しても重要です。図 75 の LTC2057HV は 60V のヘッドルームを備えているため、幅広い信号振幅を許容すると共に、ゼロ・ドリフト入力により大きなオフセットが追加されることもありません。

LTC2057HV の入力信号がこのアンプ自体の入力ノイズ電圧（11nV/√Hz）より大きくなるよう、並列接続されたアンプ段で十分なゲインが得られる場合は、総出力における LTC2057HV のノイズの影響は低減されます。出力アンプがノイズに与える影響を最小限に抑えるには、1 段目のゲイン（R2/R1 + 1）を√N よりもずっと大きな値にしてください。



図 75. チョッパー並列接続によるノイズの改善

ハンダ・パッドのレイアウト

8 ピン SOIC_N、8 ピン MSOP、および 8 ピン LFCSP の推奨ハンダ・パッド・レイアウトを図 76、図 77、および図 78 に示します。図面は実寸ではありません。寸法はすべてミリ、またはミリ／（インチ）で示しています。



図 76. R-8（8 ピン SOIC）の推奨ハンダ・パッド・レイアウト



図 77. RM-8（8 ピン MSOP）の推奨ハンダ・パッド・レイアウト



図 78. CP-8-29（8 ピン LFCSP）の推奨ハンダ・パッド・レイアウト、ハンダ付けしない領域にはハンダ・マスクを使用

代表的なアプリケーション回路および伝達関数

図 79 にローサイド電流検出アンプの回路を示します。



図 79. ローサイド電流検出アンプ回路
（I_{SENSE} は検出電流、V_{SENSE} は I_{SENSE} によって発生する検出電圧、R_{SENSE} は検出抵抗）

図 80 にローサイド電流検出アンプの伝達関数を示します。



図 80. ローサイド電流検出アンプの伝達関数、R_{SENSE} = 1kΩ

関連製品

表 10. ゼロ・ドリフト・オペアンプ製品

デバイス	e_n（1kHz 時）	GBP（MHz）	V_S の範囲（V）	アンプごとの I_S（mA）	機能
ADA4523-1	4.2 nV/√Hz	5	4.5 to 36	4.5	レール to レール出力（RRO）
ADA4528-1/ADA4528-2	5.6 nV/√Hz	3.4	2.2 to 5.5	1.5	シングル／デュアル、レール to レール入出力（RRIO）
ADA4522-1/ADA4522-2/ADA4522-4	5.8 nV/√Hz	2.7	4.5 to 55	0.9	シングル／デュアル／クワッド、RRO、電磁干渉（EMI）フィルタ付き
LTC2058	9 nV/√Hz	2.5	4.75 to 36	0.95	デュアル、RRO、シャットダウン機能付き
LTC2057HV	11 nV/√Hz	1.5	4.75 to 60	1	RRO、シャットダウン機能付き
ADA4254	17 nV/√Hz	1.8 for G = 1 V/V	10 to 56	注 1 を参照 [1]	高電圧、低消費電力、プログラマブル・ゲイン計装アンプ
AD8628/AD8629/AD8630	22 nV/√Hz	2.5	2.7 to 5.5	1.0	単電源、AEC-Q100、RRIO
LTC2050HV	1.5 µV p-p[2]	3	2.7 to 12	1.5	RRO、拡張製品グレード（−55ºC～+150ºC）の入手可能
LTC2051/LTC2052	1.5 µV p-p[2]	3	2.7 to 12	1.5	デュアル／クワッド、RRO
LTC2053-SYNC	2.5 µV p-p[2]	0.2	2.7 to 11	0.85	計装アンプ、抵抗でプログラム可能、RRIO、外部クロック同期

[1] ADA4254 の電源電流は、個々の電源（VDDH、VSSH、DVDD、AVDD）ごとに仕様規定されています。標準的な電源電流値は、I_{VDDH} = 600µA、I_{VSSH} = 780µA、I_{DVDD} = 150µA、I_{AVDD} = 980µA です。
[2] 1kHz の入力電圧ノイズ密度の代わりに、0.01Hz～10Hz の総入力電圧ノイズを記載

外形寸法



図 81. 8 ピン・リードフレーム・チップスケール・パッケージ［LFCSP］
3mm × 3mm ボディ、0.75mm パッケージ高
（CP-8-29）
寸法：mm



図 82. 8 ピン、ミニ・スモール・アウトライン・パッケージ［MSOP］
（RM-8）
寸法単位：mm



図 83. 8 ピン、標準スモール・アウトライン・パッケージ［SOIC_N］
ナロー・ボディ（R-8）
寸法単位：mm（括弧内はインチ）

オーダー・ガイド

Model[1]	Temperature Range	Package Description	Package Option	Marking Code
ADA4523-1BCPZ	−40°C to +125°C	8-Lead Lead Frame Chip Scale Package [LFCSP]	CP-8-29	Y77
ADA4523-1BCPZ-RL7	−40°C to +125°C	8-Lead Lead Frame Chip Scale Package [LFCSP]	CP-8-29	Y77
ADA4523-1BRMZ	−40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	Y77
ADA4523-1BRMZ-RL7	−40°C to +125°C	8-Lead Mini Small Outline Package [MSOP]	RM-8	Y77
ADA4523-1BRZ	−40°C to +125°C	8-Lead Standard Small Outline Package [SOIC_N]	R-8	
ADA4523-1BRZ-RL7	−40°C to +125°C	8-Lead Standard Small Outline Package [SOIC_N]	R-8	

[1] Z = RoHS 準拠製品