

# 4 チャンネル、16 ビット 連続時間データ・アクイジション

**ADC** 

データシート

**ADAR7251** 

#### 特長

低ノイズ:最大ゲイン設定時の入力換算電圧ノイズは 2.4nV/√Hz

広い信号帯域幅: 500kHz (サンプル・レート 1.2MSPS、 分解能 16 ビットの場合)

サポートするその他のサンプル・レート: 300kSPS、450kSPS、600kSPS、900kSPS、1.8MSPS

4系統の差動同時サンプリング・チャンネル

アクティブなアンチエイリアシング・フィルタは不要 ゲイン範囲 45dB(6dB ステップ)の LNA と PGA 選択可能なイコライザ

シリアルとパラレルの両方のモードをサポートする柔軟な データ・ポート

FMCW レーダー・システム向けに FSK モードをサポート 1.5V リファレンスを内蔵

内蔵オシレータ/PLL 入力: 16MHz~54MHz 高速シリアル・データ・インターフェース

SPI制御 2つの汎用入出力

48 ピン LFCSP SS パッケージ

温度範囲:-40℃~+125℃

3.3V の単電源で動作

車載アプリケーション向けに性能を評価済み

#### アプリケーション

車載用 LSR システム データ・アクイジション・システム

#### 概要

ADAR7251 は、車載用 LSR-FMCW や FSK-FMCW レーダー・システムなどのアプリケーション向けに特に設計された、 16 ビット、4 チャンネルの同時サンプリング A/D コンバータ(ADC)です。4 つのチャンネルにはそれぞれ、ロー・ノイズ・アンプ(LNA)、プログラマブル・ゲイン・アンプ(PGA)、イコライザ、マルチビット  $\Sigma$ - $\Delta$  ADC、およびデシメーション・フィルタが内蔵されています。

フロント・エンド回路は外部パッシブ・コンポーネントをほとんど必要とせず、MMIC 出力に直接接続できるよう設計されています。ADAR7251 を使用することにより、高次のアンチエイリアシング・フィルタ、ドライバ・オペアンプ、および外部バイポーラ電源が不要となります。ADAR7251 はまたチャンネル間ドリフトのマッチングも正確に行います。

ADAR7251 はフェーズ・ロック・ループ (PLL) をオンチップ に搭載し、多様なクロック周波数に対応することによりシステムの柔軟性を高めています。FSK-FMCW レーダーなどのアプリケーションでは、CONV\_START入力信号と DATA\_READY 出力 信号により ADC と外部ランプとが同期します。

ADAR7251 の 300kSPS から 1.8MSPS までの間でプログラム可能なサンプル・レートでシリアルおよびパラレルのインターフェースをサポートし、またシステム内のデジタル・シグナル・プロセッサ (DSP) やマイクロコントローラ・ユニット (MCU)とも容易に接続することができます。

アナログ・デバイセズ社は、提供する情報が正確で信頼できるものであることを期していますが、その情報の利用に関して、あるいは利用によって 生じる第三者の特許やその他の権利の侵害に関して一切の責任を負いません。また、アナログ・デバイセズ社の特許または特許の権利の使用を明示 的または暗示的に許諾するものでもありません。仕様は、予告なく変更される場合があります。本紙記載の商標および登録商標は、それぞれの所有 者の財産です。※日本語版資料はREVISION が古い場合があります。最新の内容については、英語版をご参照ください。

Rev. 0

©2014 Analog Devices, Inc. All rights reserved.

本 社/〒105-6891

東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03 (5402) 8200

大 阪営業所/〒532-0003

大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 電話 06 (6350) 6868

名古屋営業所/〒451-6038

愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F 電話 052 (569) 6300

## 目次

	1
アプリケーション	1
概要	1
改訂履歴	3
機能ブロック図	4
仕様	5
アナログ・チャンネル	5
デジタル入出力	6
電源	7
デジタル・フィルタ	8
SPI ポートのタイミング	8
シリアル/ペリフェラル・パラレル・インターフェース (PPI)ポートのタイミング	8
絶対最大定格	. 11
熱抵抗	. 11
ESD に関する注意	. 11
ピン配置およびピン機能の説明	. 12
代表的な性能特性	. 14
用語の定義	. 17
動作原理	. 18
低速ランプ・レーダーのアナログ・フロント・エンド	. 18
メイン・チャンネルの概要	. 18
<b>Σ-Δ</b> 変調とデジタル・フィルタリング	
	. 18
差動入力構成	
	. 19
差動入力構成	. 19 . 19
差動入力構成イコライザ(EQ)	. 19 . 19 . 20
差動入力構成イコライザ (EQ) LNA/PGA、EQ、または入力キャパシタの使用	. 19 . 19 . 20
差動入力構成イコライザ (EQ)LNA/PGA、EQ、または入力キャパシタの使用リファレンス	. 19 . 19 . 20 . 20
差動入力構成イコライザ (EQ) LNA/PGA、EQ、または入力キャパシタの使用 リファレンス 補助 ADC	. 19 . 20 . 20 . 20
差動入力構成イコライザ (EQ) LNA/PGA、EQ、または入力キャパシタの使用 リファレンス 補助 ADC 電源	. 19 . 20 . 20 . 20 . 21
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 20 . 21 . 21
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 20 . 21 . 21
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 20 . 21 . 21 . 21 . 21
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23 . 33 . 34
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23 . 33 . 34
差動入力構成イコライザ (EQ)	. 19 . 20 . 20 . 21 . 21 . 21 . 23 . 23 . 33 . 34 . 37

PLL 制御レジスタ3	88
PLL ステータス・レジスタ3	8
マスタ・イネーブル・スイッチ・レジスタ3	39
ADC イネーブル・レジスタ3	39
パワー・イネーブル・レジスタ4	10
ASIL エラー・クリア・レジスタ	<b>‡</b> 1
エラー・マスク選択レジスタ4	12
ASIL エラー・フラグ・レジスタ4	13
ASIL エラー・コード・レジスタ4	13
CRC 値、ビット [7:0] レジスタ	14
CRC 値レジスタ	14
レジスタ・マップ・コンテンツの CRC 値計算を開始するレ	
レジスタ・マップ CRC 計算完了レジスタ	
レジスタ・マップ CRC 値、ビット [7:0] レジスタ4	
レジスタ・マップ CRC 値、ビット [15:8] レジスタ4	
ロー・ノイズ・アンプ・ゲイン・コントロール・レジスタ.4	16
プログラマブル・ゲイン・アンプ・ゲイン・コントロール・ レジスタ4	
ADC 1~ADC 4 までの信号パス・レジスタ	
デシメータ・レート・コントロール・レジスタ	
ハイパス・フィルタ・コントロール・レジスタ	
DAQモード・コントロール・レジスタ5	
デシメータ切り捨てコントロール・レジスタ	
シリアル出力ポート・コントロール・レジスタ	
パラレル・ポート・コントロール・レジスタ	
ADC デジタル出力モード・レジスタ5	
補助 ADC 読出し値レジスタ	
補助 ADC サンプル・レート選択レジスタ	
補助 ADC モード・レジスタ	
MPx ピン・モード・レジスタ	
MP 書込み値レジスタ	
MP 読出し値レジスタ	
SPI CLK ピン駆動強度およびスルー・レート・レジスタ5	
SPI MISOピン駆動強度およびスルー・レート・レジスタ	
SPI SSピン・ドライブ強度およびスルー・レート・レジスタ	
	60
SPI_MOSI ピン・ドライブ強度およびスルー・レート・レジスタ	
ADDR15 ピン・ドライブ強度およびスルー・レート・レジス	
ADDRIS こン・ドライフ強度およいヘルー・レード・レックタ	
	7
6	
FS_ADC ピン・ドライブ強度およびスルー・レート・レジス	
SONI CTARTING ASSESSMENT OF THE PROPERTY OF TH	
CONV_STARTピン・ドライブ強度およびスルー・レート・レ	V

SCLK_ADC ピン・ドライブ強度およびスルー・レート・スタ	
ADC_DOUTx ピン・ドライブ強度およびスルー・レート・ ジスタ	・レ
DATA_READY ピン・ドライブ強度およびスルー・レートレジスタ	
XTAL イネーブルおよび駆動レジスタ	68
ADC テスト・レジスタ	69
デジタル・フィルタ同期イネーブル・レジスタ	70


CRCイネー	ブル/ディスエーブル・レジスタ	70
代表的なアプリ	リケーション回路	71
外形寸法		72
オーダー・フ	ガイド	72
オートモーラ	ティブ製品	72

#### 改訂履歴

11/14—Revision 0: Initial Version

Rev. 0 - 3/72 -

## 機能ブロック図



Rev. 0 - 4/72 -

## 仕様

## アナログ・チャンネル

特に指定のない限り、AVDDx = 3.3V、DVDDx = 1.8V、IOVDDx = 3.3V、 $V_{REF}$  = 1.5V 内部/外部リファレンス、 $f_{SAMPLE}$  = 1.2MSPS、 $T_{AMB}$  =  $-40^{\circ}$ C  $\sim$  +125 $^{\circ}$ C。

表 1.

パラメータ	テスト条件/コメント	Min	Тур	Max	単位
DYNAMIC PERFORMANCE					
Input Referred Noise Spectral Density					
Frequency = $100 \text{ Hz}$					
	ゲイン = 9dB		44.7		nV/√Hz
	ゲイン = 15dB		23.6		nV/√Hz
	ゲイン=21dB		15		nV/√Hz
	ゲイン = 27dB		12		nV/√Hz
	ゲイン = 33dB		11.3		nV/√Hz
	ゲイン = 39dB		10.9		nV/√H2
	ゲイン = 45dB		10.8		nV/√H2
Frequency = 1 kHz					
	ゲイン = 9dB		16		nV/√Hz
	ゲイン = 15dB		8.7		nV/√H2
	ゲイン=21dB		5.4		nV/√H2
	ゲイン = 27dB		4.3		nV/√H2
	ゲイン = 33dB		4		nV/√H:
	ゲイン = 39dB		3.86		nV/√H2
	ゲイン = 45dB		3.83		nV/√H2
Frequency = 100 kHz					
	ゲイン=9dB		9.7		nV/√H:
	ゲイン = 15dB		5.2		nV/√H:
	ゲイン = 21dB		3.3		nV/√H:
	ゲイン = 27dB		2.67		nV/√H:
	ゲイン=33dB		2.5		nV/√H2
	ゲイン = 39dB		2.44		nV/√H:
	ゲイン = 45dB		2.4		nV/√H2
Equalizer Corner Frequency	設定 1 EQ00		54		kHz
	設定 2 EQ01		45		kHz
	設定 3 EQ10		37		kHz
	設定 4 EQ11		32		kHz
Signal to Noise Ratio (SNR)	入力信号なし、0dBFSを基準	88	94		dB
Spurious-Free Dynamic Range (SFDR)	-3dBFS 入力、100kHz の場合	68	82		dB
Total Harmonic Distortion Plus Noise (THD + N)	-3dBFS 入力、100kHz の場合		-80	-66	dB
	-1dBFS 入力、100kHz の場合		−77	-62	dB
Channel to Channel Crosstalk	50kHz、-3dBFS 入力の場合		-94	-89	dB
Interchannel Gain Mismatch	JUNIE JUDI B / C/J V/ J/ J/ G	-0.5	0	+0.5	dB
Interchannel Phase Mismatch		0.5	0.04	, 0.5	Degree
DC Offset			-72		dBFS
Power Supply Rejection	リップル =100mV rms(1kHz 時に AVDDx にて)		65		dB

Rev. 0 - 5/72 -

パラメータ	テスト条件/コメント	Min	Тур	Max	単位
ANALOG INPUT			71		
Full-Scale Differential Voltage	ゲイン = 0dB (LNA および PGA をバイ パス)		5.6		V p-p
	ゲイン = 9dB		1.987		V p-p
	ゲイン = 15dB		0.995		V p-p
	ゲイン = 21dB		0.498		V p-p
	ゲイン = 27dB		249		mV p-p
	ゲイン = 33dB		124		mV p-p
	ゲイン = 39dB		62		mV p-p
	ゲイン = 45dB		31		mV p-p
Common-Mode Rejection Ratio (CMRR)	1kHz 時		68		dB
Gain Error		-0.8		+0.8	dB
Input Resistance	シングル・エンド		2860		Ω
	差動		5720		Ω
VOLTAGE REFERENCE IN/OUT (V <sub>REF</sub> )	CMピンにて		1.5		V
CONVERSION SAMPLE RATE					
Sample Rate		0.3	1.2	1.8	MSPS
Input Signal Bandwidth		150	600	900	kHz
PLL					
Input Frequency		16		54	MHz
Output Frequency (Internal)			115.2		MHz
Lock Time			1		ms
LDO					
REGOUT_DIGITAL Output Voltage	内蔵デジタル・コアにのみ使用		1.8		V
Line Regulation	AVDDx を入力とした場合	2.97	3.3	3.63	V
Load Regulation	内蔵デジタル・コアにのみ使用		1		%
AUXILIARY ADC					
Full-Scale Input			3.3		V p-p
Sample Rate		112.5		450	kHz
Resolution			8		bits
INL			0.5		LSB
DNL			1		LSB
Input Resistance <sup>1</sup>	スイッチング周波数 112.5kHz でのスイ ッチド・キャパシタ		1.2		ΜΩ

<sup>「</sup>シミュレーションに基づく。

## デジタル入出力

 $DVDDx = 1.8V, IOVDDx = 3.3V, C_{LOAD} = 22pF$ 

## 表 2.

Parameter	Symbol	Test Conditions/Comments	Min	Тур	Max	Unit
INPUT VOLTAGE						
High Level	$V_{IH}$		$0.7 \times IOVDDx$			V
Low Level	$V_{IL}$				$0.3 \times IOVDDx$	V
OUTPUT VOLTAGE						
High Level	$V_{OH}$	$I_{OH} = 1 \text{ mA}$	IOVDDx - 0.60			V
Low Level	$V_{OL}$	$I_{OL} = 1 \text{ mA}$			0.4	V
INPUT CAPACITANCE					5	pF
INPUT LEAKAGE CURRENT					±10	μΑ

Rev. 0 - 6/72 -

### 電源

特に指定のない限り AVDDx = 3.3V、DVDDx = 1.8V、IOVDDx = 3.3V、 $f_s$  = 1.2MHz(マスタ・モード)、19.2MHz マスタ・クロック入力にて PLLイネーブル、-3dBFS、すべてのチャンネルに 100kHz の入力。

表 3.

パラメータ	テスト条件/コメント	Min	Тур	Max	単位
DVDD	オンチップ LDO	1.62	1.8	1.98	V
Current					
Normal Operation	f <sub>s</sub> = 1.2MHz 時の DVDDx(外部)		32		mA
Power-Down	マスタ・クロックなしスタンバイ		80		μΑ
AVDD		2.97	3.3	3.6	V
Current					
Normal Operation	4 チャンネル ADC、DVDDx(内部)、f <sub>s</sub> = 1.2MHz		115		mA
	省電力モード		87		mA
Power-Down	マスタ・クロックなしで RESET/PWDNピンをローに保持		1.1		mA
	マスタ・クロックありで RESET/PWDNピンをローに保持		1.1		mA
IOVDD		2.97	3.3	3.6	V
Current	入力マスタ・クロック = 19.2MHz				
N 10 6	4 チャンネル ADC、シリアル・モード、データ・ラインあたり 2				
Normal Operation	チャンネル				
	$f_S = 1.2MHz$		4		mA
	$f_S = 900kHz$		3.4		mA
	$f_s = 600 \text{kHz}$		2.7		mA
	$f_S = 300kHz$		2		mA
	4チャンネル ADC、パラレル・モード、バイト・ワイド・フォーマット				
	$f_S = 1.8MHz$		2.8		mA
	$f_S = 1.2MHz$		2.3		mA
	$f_{S} = 900kHz$		2		mA
	$f_s = 600kHz$		1.7		mA
	$f_S = 300kHz$		1.3		mA
Power-Down	マスタ・クロックなしで RESET/PWDN ピンをローに保持		335		μΑ
	マスタ・クロックありで RESET/PWDN ピンをローに保持		360		μΑ
POWER DISSIPATION					
Normal Operation	入力マスタ・クロック = 19.2MHz				
	f <sub>s</sub> = 1.2MHz 時の DVDDx(内部)、4 チャンネル ADC		400		mW
	f <sub>S</sub> = 1.2MHz 時の DVDDx(外部)、4 チャンネル ADC		294		mW
Power-Down, All Supplies	マスタ・クロックありで RESET/PWDNピンをローに保持		5		mW

Rev. 0 - 7/72 -

## デジタル・フィルタ

#### 表 4.

パラメータ	モード	係数	Min	Тур	Max	単位
ADC DECIMATION FILTER	f <sub>S</sub> =1.2MHz 時、デシメーション・レシ					
	オ = 48					
At $f_S = 1.2$ MHz, Decimation						
Ratio = 48						
Pass Band	-0.1dB コーナ	$0.166 \times f_S$		200		kHz
Pass-Band Droop	600kHz 時			-1.4		dB
Stop Band		$0.666 \times f_S$		800		kHz
Stop-Band Attenuation				70		dB
Group Delay				95		μs
High-Pass Filter						
Corner Frequency	-3dB、8段階にプログラム可能		0.729		93.3	Hz
Attenuation	代表的な性能特性のセクションの図 24					
	を参照してください。					

## SPI ポートのタイミング

DVDDx = 1.8V, IOVDDx = 3.3V,  $C_{LOAD} = 22pF$ ,  $I_{OUT} = \pm 1mA$ 

#### 表 5.

			限界値	1	
パラメータ	概要	Min	Тур	Max	単位
SPI PORT	図2参照				
$t_{CCPH}$	SPI_SCLK ハイ	50			ns
$t_{CCPL}$	SPI_SCLK 🗆 —	50			ns
$f_{SPI\_CLK}$	SPI_SCLK 周波数			10	MHz
$t_{CDS}$	SPI_MOSI セットアップから SPI_SCLK 立上がりまで	10			ns
$t_{\mathrm{CDH}}$	SPI_SCLK 立上がりからの SPI_MOSI ホールド時間	10			ns
$t_{CLS}$	SPI_SS セットアップから SPI_SCLK 立上がりまで	10			ns
$t_{CLH}$	SPI_SCLK 立上がりからの SPI_SSホールド時間	40			ns
$t_{\rm CLPH}$	SPI_SS/>イ	10			ns
$t_{CDH}$	SPI_SCLK 立上がりからの SPI_MISO ホールド時間			30	ns
$t_{COD}$	SPI_SCLK 立下がりからの SPI_MISO 遅延時間			30	ns
$t_{COTS}$	SPI_SS立上がりから SPI_MISO トライステートまでの時間			30	ns

## シリアル/ペリフェラル・パラレル・インターフェース (PPI) ポートのタイミング

 $DVDDx = 1.8V, \ IOVDDx = 3.3V, \ C_{LOAD} = 22pF, \ I_{OUT} = \pm 1mA$ 

#### 表 6.

			限界值		
パラメータ	概要	Min	Тур	Max	単位
INPUT MASTER CLOCK (MCLKIN)					
Duty Cycle	MCLKIN デューティ・サイクル(MCLKIN が 256 $\times$ $f_s$ 、384 $\times$ $f_s$ 、512 $\times$ $f_s$ 、768 $\times$ $f_s$ の場合)	40		60	%
$f_{MCLKIN}$	MCLKIN 周波数、MCLK モードの PLL	16		54	MHz
RESET					
Reset Pulse, t <sub>RESET</sub>	RESET/PWDNをローに保持	15			ns
PLL					
Lock Time				1	ms

Rev. 0 - 8/72 -

			限界値		
パラメータ	概要	Min	Тур	Max	単位
ADC SERIAL PORT MASTER MODE	図3参照				
$t_{SCKH}$	SCLK_ADC ハイ、スレーブ・モード	10			ns
$t_{SCKL}$	SCLK_ADC ロー、スレーブ・モード	10			ns
$t_{\mathrm{DS}}$	立上がりから ADC_DOUTx セットアップまでの時間、スレーブ・モード	10			ns
$t_{ m DH}$	SCLK_ADC 立上がりからの ADC_DOUTx ホールド時間、スレーブ・モード	5			ns
$t_{\mathrm{DD}}$	SCLK_ADC 立下がりからの ADC_DOUTx 遅延時間			18	ns
$t_{ m FSH}$	SCLK_ADC 立上がりからの FS_ADC ホールド時間			18	ns
$t_{FSS}$	SCLK_ADC 立下がりからの FS_ADC セットアップ時間			1	ns
ADC SERIAL PORT SLAVE MODE	図 4 参照				
$t_{SCKH}$	SCLK_ADC ハイ、スレーブ・モード	7			ns
$t_{SCKL}$	SCLK_ADC ロー、スレーブ・モード	7			ns
$t_{ m DS}$	ADC_DOUTx 有効化から SCLK_ADC 立上がりまでの時間、スレーブ・モード	11			ns
$t_{\mathrm{DH}}$	SCLK_ADC 立上がりからの ADC_DOUTx ホールド時間、スレーブ・ モード	11			ns
$t_{\mathrm{DD}}$	SCLK_ADC 立下がりからの ADC_DOUTx 遅延時間			2	ns
$t_{ m FSH}$	SCLK_ADC 立上がりからの FS_ADC ホールド時間			1	ns
$t_{ m FSS}$	SCLK_ADC 立下がりからの FS_ADC セットアップ時間			1	ns
PARALLEL MODE, BYTE WIDE FORMAT	図 5 参照、CONV_STARTを使用する場合はCONV_STARTとDATA_READY のタイミングの関係について図 6 を参照				
$t_{SCKH}$	SCLK_ADC ハイ、マスタ・モード	28			ns
$t_{SCKL}$	SCLK_ADC ロー、マスタ・モード	28			ns
$t_{ m DS}$	SCLK_ADC 立上がりからの ADC_DOUTx セットアップ時間、マスタ・モード	7			ns
$t_{\mathrm{DH}}$	SCLK_ADC 立上がりからの ADC_DOUTx ホールド時間、マスタ・モード	5			ns
$t_{ m DD}$	左揃え (LJ) モードの場合、SCLK_ADC 立下がりからの ADC DOUTx 遅延時間			6	ns
	- I <sup>2</sup> Sモードの場合、SCLK ADCの1周期をLJモードのt <sub>DD</sub> に追加				
$t_{CSDR}$				1.215	μs
DATA ACQUISITION (DAQ) MODE	CONV_START立下がりから DATA_READY 立上がりまでの時間、図 6 参照				
$t_{ m DRH}$	CONV START立上がりから DATA READY 立下がりまでの時間			0.44	μs
t <sub>CSDR</sub>	DAO16モード (16アクイジション・クロック・サイクル)			1.215	μs
	DAQ24モード (24アクイジション・クロック・サイクル)			1.8	μs
	DAO32モード (32アクイジション・クロック・サイクル)			2.43	μs

## タイミング図





図 2. SPI ポートのタイミング

Rev. 0 – 9/72 –

## **ADAR7251**



Rev. 0 – 10/72 –

## 絶対最大定格

表 7.

24.11	
Parameter	Rating
AVDDx to AGNDx, DGNDx	-0.3 V to +3.63 V
DVDDx to AGNDx, DGNDx	-0.3 V to +1.98 V
IOVDDx to AGNDx, DGNDx	-0.3 V to +3.63 V
AGNDx to DGNDx	-0.3 V to +0.3 V
Analog Input Voltage to AGNDx	-0.3 V to +3.63 V
Digital Input Voltage to DGNDx	-0.3 V to +3.63 V
Digital Output Voltage to DGNDx	-0.3 V to +3.63 V
Input Current to Any Pin Except Supplies	±10 mA
Operating Temperature Range (Ambient)	-40°C to +125°C
Junction Temperature Range	-40°C to + 150°C
Storage Temperature Range	−65°C to +150°C
RoHS-Compliant Temperature Soldering	260°C
Reflow	

上記の絶対最大定格を超えるストレスを加えると、デバイスに 恒久的な損傷を与える可能性があります。これはストレス定格 のみを定めたものであり、本規格の動作セクションに記載する 規定値以上でデバイスが正常に動作することを示唆するもので はありません。長時間にわたり絶対最大定格を超えた状態で使 用した場合、製品の信頼性に影響が及ぶことがあります。

### 熱抵抗

 $\theta_{JA}$ はジャンクションと周囲の間の熱抵抗、  $\theta_{JC}$ はジャンクションとケースの間の熱抵抗を表します。特性はいずれも JESD51 準拠の標準的な JEDEC 基板でのものです。

#### 表 8. 熱抵抗

2( ) //(() 2) (				
Package Type	$\theta_{JA}^{1}$	$\theta_{JC}^{1}$	Unit	
48-Lead LFCSP_SS	25	1	°C/W	

<sup>&</sup>lt;sup>1</sup>JEDEC 2S2P 規格基板。

### ESD に関する注意




ESD (静電放電) の影響を受けやすいデバイスです。 電荷を帯びたデバイスや回路ボードは、検知されない まま放電することがあります。本製品は当社独自の特

許技術であるESD保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESDに対する適切な予防措置を講じることをお勧めします。

Rev. 0 – 11/72 –

## ピン配置およびピン機能の説明



NOTES

1. THE EXPOSED PAD ON THE BOTTOM OF THE PACKAGE MUST BE
SOLDERED TO THE GROUND PLANE ON THE BOARD FOR POWER DISSIPATION.

図 7. ピン配置

表 9 ピン機能の説明

ピン番号	記号	タイプ <sup>1</sup>	概要
	EPAD		露出パッド。パッケージ底部の露出パッドは放熱のためグランド・プレーンにハンダ付けする必要があります。
1	AGND1 <sup>2</sup>	PWR	アナログ・グラウンド。このピンは ADAR7251 内のすべてのアナログ・ブロックのグラウンド基準ポイントとなります。
2	AIN3P	AIN	差動アナログ・チャンネル3への非反転入力。
3	AIN3N	AIN	差動アナログ・チャンネル3への反転入力。
4	AIN4P	AIN	差動アナログ・チャンネル 4 への非反転入力。
5	AIN4N	AIN	差動アナログ・チャンネル4への反転入力。
6	AUXIN1	AIN	補助 ADC アナログ入力 1。シングルエンド・アナログ入力チャンネル。
7	AUXIN2	AIN	補助 ADC アナログ入力 2。シングルエンド・アナログ入力チャンネル。
8	CM	AIO	ADC リファレンス出力。このピンから AGNDx へ、10μF キャパシタを 100nF キャパシタと並列接続します。
9	AGND2 <sup>2</sup>	PWR	アナログ・グラウンド。このピンは ADAR7251 内のすべてのアナログ・ブロックのグラウンド基準ポイントとなります。
10	BIASN	AOUT	内部バイアス・ジェネレータ。0.47μF キャパシタを使用して AGNDx をデカップリングします。
11	BIASP	AOUT	内部バイアス・ジェネレータ。0.47μF キャパシタを使用して AVDDx をデカップリングします。
12	AVDD1	PWR	アナログ電源電圧、3.3V。この電源ピンは AGNDx とデカップリングします。図 60 参照。
13	PLLGND	PWR	PLLのアナログ・グラウンド。基板上のグランド・プレーンに直接接続します。
14	PLLFILT	AIN	PLLへのフィルタ・コンポーネント接続部。図 60 参照。
15	PLLVDD	PWR	アナログ PLL へのアナログ電源、 $3.3$ V。 $0.1$ μF 多層セラミック・キャパシタ(MLCC)を使用して PLLGND ピン(ピン $13$ )をデカップリングします。AVDDx または外部 $3.3$ V 電源に接続します。 $0.1$ クリーンな $3.3$ V 電源を得るため、また PLL の性能を適切に発揮するため、フィルタを追加することを推奨します。
16	XIN/MCLKIN	AIN	内部発振器入力/クロック入力。外部の水晶発振器を使用する場合は XIN ピンと XOUT ピンの間に接続してください。水晶発振器を使用しない場合は MCLKIN ピンにシングルエンドのクロックを供給する必要があります。ADAR7251 は 16MHz~54MHz のクロック周波数に対応しています。
17	XOUT	AOUT	外部水晶発振器のための内部発振器出力接続部。
18	AVDD2	PWR	アナログ電源電圧、3.3V。この電源ピンは AGNDx とデカップリングします。 図 60 参照。
19	REGOUT_DIGITAL	PWR	内蔵デジタル・コアのための LDO レギュレータ出力(代表値 1.8V)。DGNDx とデカップリングします。 図 60 参照。内蔵レギュレータを使用する場合、デジタル・コアに 1.8V を供給するため REGOUT_DIGITAL を DVDDx ピンに接続します。
20	DGND1 <sup>3</sup>	PWR	デジタル・グラウンド。このピンは ADAR7251 のデジタル回路のグラウンド基準ポイントとなります。

Rev. 0 – 12/72 –

ピン番号	記号	タイプ 1	概要
21	DVDD1	PWR	デジタル・コア電源入力。DVDDx と DGNDx ピンの間にデカップリング・キャパシタを接続します。図 60 参照。このピン上の電圧は 1.8V です。内蔵 LDO を使用しない場合、このピンは REGOUT_DIGITAL (ピン 19) または外部の 1.8V 電源に接続することができます。
22	DATA_READY	DOUT	ADC変換データ・レディ出力。システム内の DSP 汎用入出力 (GPIO) に接続します。
23	DGND2 <sup>3</sup>	PWR	デジタル・グラウンド。このピンは ADAR7251 のデジタル回路のグラウンド基準ポイントとなります。
24	DVDD2	PWR	デジタル・コア電源入力。DVDDx と DGNDx ピンの間にデカップリング・キャパシタを接続します。図 60 参照。このピン上の電圧は 1.8V です。内蔵 LDO を使用しない場合、このピンは REGOUT_DIGITAL (ピン 19) または外部の 1.8V 電源に接続することができます。
25	IOVDD1	PWR	ロジック電源入力。このピンに供給される電圧により、インターフェースの動作電圧が決定されます。 IOVDDx と DGNDx ピンの間にデカップリング・キャパシタを接続します。図 60 参照。
26	ADC_DOUT0	DOUT	ADC データ出力 (シリアル・モード) または ADC データ出力ビット 0 およびビット 8 (PPI モード)。機能に関しては ADC のシリアル・モードのセクションと ADC PPI (バイト・ワイド・モード) のセクションを参照してください。
27	ADC_DOUT1	DOUT	ADC データ出力 (シリアル・モード) または ADC データ出力ビット 1/9 (PPIモード)。機能に関しては ADC のシリアル・モードのセクションと ADC PPI (バイト・ワイド・モード) のセクションを参照してく ださい。
28	ADC_DOUT2/GPIO1	DOUT	ADC データ出力ビット $2$ およびビット $10$ (PPI モード) /汎用入出力 $1$ 。機能に関しては ADC のシリアル・モードのセクションを参照してください。
29	ADC_DOUT3/GPIO2	DOUT	ADC データ出力ビット 3 およびビット 11 (PPI モード) /汎用入出力 2。機能に関しては ADC PPI (バイト・ワイド・モード) のセクションを参照してください。
30	ADC_DOUT4	DIO	ADC データ出力ビット 4 およびビット 12 (PPI モード)。機能に関しては ADC PPI (バイト・ワイド・モード)のセクションを参照してください。
31	ADC_DOUT5	DIO	ADC データ出力ビット 5 およびビット 13 (PPIモード)。機能に関しては ADC PPI (バイト・ワイド・モード)のセクションを参照してください。
32	ADDR15/ ADC_DOUT6	DIO	SPI 制御インターフェースのためのデバイス・アドレス設定/PPIモードでの ADC データ出力ビット 6 と ビット 14。このピンは SPI デバイス・アドレスのビット 1 を設定します。10kΩ プルダウンまたはプルアップ抵抗を使用し、DGNDx か IOVDDx のいずれかに接続します。機能に関しては ADC PPI (バイト・ワイド・モード) のセクションを参照してください。
33	FS_ADC/ ADC_DOUT7	DIO	デフォルト ADC データ (シリアル・モード) のアクティブ・ロー・フレーム同期化信号/ADC データ出力ビット 7およびビット 15 (PPI モード) 。機能に関しては ADC PPI (バイト・ワイド・モード) のセクションを参照してください。
34	SCLK_ADC	DIO	ADC データ出力のためのシリアル・ビット・クロック(シリアル・モードおよび PPI モード)。このピン はスレーブ・モードでは入力、マスタ・モードでは出力となります。
35	CONV_START	DIN	DAQ/PPI/シリアル・モードでの ADC 変換開始 (アクティブ・ロー)。アクティブ・ロー信号によって ADC 変換が開始されます。詳細については動作原理のセクションを参照してください。
36	DGND3 <sup>3</sup>	PWR	デジタル・グラウンド。このピンは ADAR7251 のデジタル回路のグラウンド基準ポイントとなります。
37	IOVDD2	PWR	ロジック電源入力。このピンに供給される電圧により、インターフェースの動作電圧が決定されます。 IOVDDx と DGNDx ピンの間にデカップリング・キャパシタを接続します。図 60 参照。
38	SPI_MISO	DOUT	SPI 制御インターフェース・スレーブ・データ出力。
39	SPI MOSI	DIN	SPI 制御インターフェース・スレーブ・データ入力。
40	SPI CLK	DIN	SPI制御インターフェース・シリアル・クロック入力。
41	SPI_SS	DIN	SPI 制御インターフェース・スレーブ選択(アクティブ・ロー入力)。外部 $10k\Omega$ プルアップ抵抗を IOVDDx に接続します。
42	FAULT	DOUT	デジタル出力。このピンは故障状態時にアクティブになります。外部 $10k\Omega$ プルアップ抵抗を $10VDDx$ に接続します。このピンは故障発生時のマイクロコントローラまたは $10VDDx$ の割込み入力として使用できます。
43	RESET/PWDN	DIN	アクティブ・ロー・リセット入力/パワー・ダウン。ADAR7251は AVDDx が指定された動作範囲内となるまで、RESET入力をローに維持するためリセット信号を必要とします。ローに維持されている場合、このピンは ADAR7251 をパワー・ダウン・モードに設定します。
44	AIN1P	AIN	差動アナログ・チャンネル1の非反転入力。
45	AIN1N	AIN	差動アナログ・チャンネル1の反転入力。
46	AIN2P	AIN	差動アナログ・チャンネル2の非反転入力。
47	AIN2N	AIN	差動アナログ・チャンネル2の反転入力。
48	AVDD3	PWR	アナログ電源電圧。このピンは AGNDx とデカップリングします。

<sup>&</sup>lt;sup>1</sup> PWR は電源またはグラウンド・ピン、AIN はアナログ入力、AIO はアナログ入出力、AOUT はアナログ出力、DIN はデジタル入力、DOUT はデジタル出力、DIO はデジタル入出力です。

Rev. 0 – 13/72 –

<sup>&</sup>lt;sup>2</sup> AGNDx (AGND1 と AGND2) のピンはすべて内部で短絡されており、基板上の単一のグランド・プレーンに接続することを推奨します。詳細については PCB レイアウト時のガイドラインのセクションを参照してください。

<sup>&</sup>lt;sup>3</sup> DGNDx (DGND1、DGND2、DGND3) のピンはすべて内部で短絡されており、基板上の単一のグランド・プレーンに接続することを推奨します。詳細については PCB レイアウト時のガイドラインのセクションを参照してください。

## 代表的な性能特性




図 8.  $f_S$  = 300kHz にて-60dBFS、100kHz 入力のときの FFT




図 9. f<sub>S</sub> = 450kHz にて-60dBFS、100kHz 入力のときの FFT




図 10. f<sub>s</sub> = 600kHz にて-60dBFS、100kHz 入力のときの FFT




図 11. f<sub>s</sub> = 900kHz にて-60dBFS、100kHz 入力のときの FFT




図 12. f<sub>S</sub> = 1.2MHz にて-60dBFS、100kHz 入力のときの FFT




図 13. f<sub>S</sub> = 1.8MHz にて-60dBFS、100kHz 入力のときの FFT

Rev. 0 – 14/72 –




図 14. f<sub>S</sub> = 758kHz にて-60dBFS、100kHz 入力、 DAQ16 のときの FFT




図 15.  $f_S$  = 380kHz にて-60dBFS、100kHz 入力、 DAQ24 のときの FFT




図 16. f<sub>s</sub> = 200kHz にて-60dBFS、10kHz 入力、 DAQ32 のときの FFT




図 17. f<sub>S</sub> = 200kHz にて-60dBFS、10kHz 入力、 DAQ16 のときの FFT




図 18. f<sub>S</sub> = 200kHz にて-1dBFS、10kHz 入力、 DAQ16 のときの FFT






図 19. f<sub>S</sub> = 1.2MHz にて-1dBFS、100kHz 入力のときの FFT

Rev. 0 – 15/72 –








図 22.  $f_S$  = 1.2MHz での ADC デジタル・フィルタの周波数応答




図 23. f<sub>s</sub> = 1.2MHz での ADC デジタル・フィルタ通過帯域




図 24. ADC ハイパス・フィルタの周波数応答

Rev. 0 — 16/72 —

## 用語の定義

#### 積分非直線性 (INL)

INL は ADC 伝達関数の両エンドポイントを結ぶ直線からの最大偏差です。ADAR7251 の場合、伝達関数の両エンドポイントはゼロ・スケール(最初のコード遷移から½ LSB 下のポイント)とフルスケール(最後のコード遷移から½ LSB 上のポイント)です。

#### 微分非直線性(DNL)

ADC の 2 つの隣接コード間における ILSB 変化の測定値と理論値の差です。

#### オフセット誤差

オフセット誤差は、最初のコード遷移 ((00…000) ~ (00… 001)) の理論値 (グラウンド+0.5LSB など) からの差です。

#### ゲイン誤差

ADAR7251 の場合、ゲイン誤差は、オフセット誤差を調整した後の最後のコード遷移((111…110)~(111…111))の理想値( $V_{REF}$  - 1.5LSB など)からの差です。

#### S/N 比

S/N比は実際の入力信号の rms 値と、高調波と直流を除くナイキスト周波数以下の他のすべてのスペクトル成分との比率です。 SNR 値はデシベル(dB)で表されます。

#### 全高調波歪み (THD)

THD は高調波の rms 値の総和と基本波の比です。ADAR7251 の場合、THD は次のように定義されます。

$$THD(dB) = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + V_5^2 + V_6^2}}{V_1}$$

ここで、

V1 は基本波の rms 振幅、

 $V_2$ 、 $V_3$ 、 $V_4$ 、 $V_5$ 、 $V_6$ は2番目から6番目までの高調波の rms 振幅です。

#### ダイナミック・レンジ (DNR)

-60 dBFS の入力レベル(フルスケール入力に対して-60 dB)時に THD + Nを dB を単位として測定します。次に測定した THD + N値に 60 dB を加えてデシベルで表します。例えば、-60 dBFS 入力時に測定された THD + N値が 36 dB なら、DNR は 60 + 36 = 96 dB となります。

#### ピーク高調波またはスプリアス・ノイズ

ピーク高調波またはスプリアス・ノイズは、基本波 rms 値に対する ADC 出力スペクトル内の (DC を除いて fs/2 まで) 次に大きい成分の rms 値の比として定義されます。一般に、この仕様の値はスペクトル内の最大の高調波により決定されますが、高調波がノイズ・フロアに埋め込まれている ADC の場合はノイズ・ピークになります。

Rev. 0 – 17/72 –

## 動作原理

## 低速ランプ・レーダーのアナログ・フロント・ エンド

ADAR7251 の最も一般的な用途は、低速ランプ周波数変調連続波、または周波数偏移変調レーダー(LSR-FMCW または FSK-FMCW)です。図 28 に 4 チャンネル・アプリケーションの LSR/FSK レーダーの典型的なブロック・ダイアグラムを示しています。シグナル・チェーンには、それぞれ LNA、PGA、および  $\Sigma$ - $\Delta$  ADC を含む最大 8 つのチャンネルが必要とされる場合があります。ADAR7251 の入力チャンネルはいずれも入力信号を同時にサンプリングします。ADAR7251 はまた、LSR レーダー・システムに必要な、2 チャンネルの補助 8 ビット ADC および 2 つの GPIO も備えています。

#### メイン・チャンネルの概要

ADAR7251 には、 $\Sigma$ - $\Delta$  入力ピンへのフィードとなる完全差動 LNA と PGA、および  $\Sigma$ - $\Delta$  変調器出力上で必要なフィルタリングを行うためのデジタル・フィルタ・ブロックも搭載されています。この  $\Sigma$ - $\Delta$  変換手法を追加されたデジタル・フィルタリングと共に使用することにより、アナログ入力がそれと同等のデジタル・ワードへと変換されます。ADAR7251 は内蔵の 1.5V リファレンス電圧を使用します。

#### Σ-Δ 変調とデジタル・フィルタリング

変調器に適用された入力波形がサンプリングされ、それと等価のデジタル・ワードが変調器クロックと等しいレートでデジタル・フィルタに出力されます。変調器のクロックは  $48 \times fs$  (57.6MHz クロック信号、 $f_{ICLK}$ 、 $f_s=1.2$ MHz) で決定されます。オーバーサンプリングを使用することにより、量子化ノイズが幅広い帯域にわたって広がります(図 25 参照)。これにより、対象とする帯域に含まれるノイズのエネルギーが減少します。量子化ノイズを更に減らすため 3 次変調器が使用され、ノイズのエネルギーの大半が信号帯域外にシフトするようノイズ・スペクトルの形状を変更します(図 26 参照)。

変調器の後に置かれたデジタル・フィルタが大きな帯域外の量子化ノイズを除去し(図 27 参照)、またフィルタ入力時のデータ・レートをデシメーション・レートに応じて出力時には1.2MHzにまで引き下げます。

ADAR7251 の総チャンネル・ノイズは、帯域幅の仕様と選択されたアナログ入力範囲に依存します。ADAR7251 からの出力時のデータ・レートは、アプリケーションごとに必要に応じて更に引き下げることが可能です。連続時間変調器により、ADAR7251 への入力の高次アンチエイリアス・フィルタが不要になります。ADAR7251 に内蔵された連続時間  $\Sigma$ - $\Delta$  変調器は、オーバーサンプリングによるアンチエイリアシング機能をもともと備えています。このデバイスは 48 倍のオーバーサンプリングを使用します。これにより ADC への入力におけるフィルタリングの必要が軽減されます。一般的にはシングル・ポールのパッシブ抵抗キャパシタ(RC)で十分です。




図 25. Σ-Δ ADC、量子化ノイズ




図 26. Σ-Δ ADC、ノイズ・シェーピング




図 27. Σ-Δ ADC、デジタル・フィルタ・カットオフ周波数




図 28. レーダー・システムの概要

Rev. 0 — 18/72 —

#### 差動入力構成

ADAR7251 のメインの ADC 入力チャンネルは、LNA、PGA、連続時間 Σ-Δ ADC、および LNA の入力においてコモンモード電圧を設定する内部バイアス抵抗から構成されています。PGA には低振幅、高周波数の信号を増幅するイコライザ(EQ) が含まれています。一般に車載レーダーでは、ADAR7251 のアナログ入力はミキサー出力に直接接続されます(図 29 参照)。外付けフィルタの追加が必要な場合には C1、C2、および C3 キャパシタが利用できます。これらのキャパシタは、R1、R2、およびミキサー出力のインピーダンスと共に、ADC への入力から直流成分と高周波ノイズを除去する外部フィルタを構成します。




図 29. 一般的な差動入力チャンネルの構成

モノリシックなマイクロ波集積回路(MMIC)ミキサー出力インピーダンス  $R_M$  と C3 キャパシタは、ADAR7251 への入力から高周波スプリアスを減らすシングル・ポール、ローパス・フィルタを構成します。C1 と C2 の 2 つのキャパシタと ADAR7251 に内蔵された R1 および R2 抵抗により、入力信号から直流成分を除去するハイパス・フィルタが得られます。

それぞれの  $\Sigma$ - $\Delta$  ADC 入力の上段には、専用の LNA と PGA ゲイ ン・ステージが付随します。この可変ゲイン設定により、 ADAR7251 は様々なソースからの信号を増幅することが可能で す。ADAR7251 ではそのダイナミック・レンジの広さを活用す るため、最も適切なゲイン設定を選ぶことができる柔軟性を備 えています。LNA ステージのゲインはレジスタ 0x100 を使用し て 6dB 刻みで設定できます。デフォルトのゲイン値は 6dB です。 PGA のゲインはレジスタ 0x101 を使用して独立に設定すること ができ、デフォルトのゲインは 2.92dB です。LNA + PGA の合計 ゲイン範囲は36dBです。これらのゲイン設定は、ADAR7251の アナログ入力範囲およびチャンネル・ノイズ規格と共に仕様の セクションに記載されています(表1参照)。LNA + PGA のデ フォルトのゲインは 9dB (2.8 倍) のため、フルスケールの差動 入力信号は 0.7V rms です。ただし直接のパスが選択されて LNA + PGA がバイパスされる場合、ADC へのフルスケール入力信号 は2V rms の差動となります。

#### ハイパス・フィルタ(HPF)

外部入力カップリング・キャパシタは、ADAR7251 の入力インピーダンスと共に一次のパッシブ・ハイパス・フィルタを構成します。このフィルタはまた、必要な場合には高い周波数を増幅するパッシブ・イコライザとしても使用できます。コーナ周波数は以下の式を使って目的の周波数に設定します。

 $f_{3dB} = 1/(2 \times \pi \times RI \times CI)$ 

ここで RI = R2 (代表値) は 2.86k $\Omega$ 、C2 = CI です(2.9 参照)。

#### ローパス・フィルタ(LPF)

ローパス・フィルタは差動入力ピンの間にキャパシタを追加して得られます。フィルタのコーナ周波数は ADC を駆動するソース抵抗の値に基づいて決まります。コーナ周波数は以下の式を使って目的の周波数に設定します。

 $f_{3dB} = 1/(4 \times \pi \times R_M \times C3)$ 

ここで  $R_M$  (代表値) は MMIC 出力のソース抵抗です。

#### 入力のルーティング

図 30 に ADAR7251 内部の代表的な 2 チャンネル入力ブロックをマルチプレクサおよび入力信号ルーティングと共に示します。 見やすさのため図 30 の接続はシングルエンドとして示していますが、実際にはこれらは差動です。

入力信号は LNA + PGA または LNA + PGA + EQ を経由して、あるいは直接に ADC へルーティングすることができます。 ADC への入力時のマルチプレクサ選択にはレジスタ 0x102 を使用します。 ADC への入力は隣接するチャンネル間で入れ替えることができ、例えばチャンネル 1 を ADC2 に、チャンネル 2 を ADC1 に送ることが可能です。また補助入力 1 と補助入力 2 は ADC に直接送ることができます。この場合、AUXIN1 が非反転入力、AUXIN2 が反転入力となって差動ペアを構成します。デフォルトのパスは LNA + PGA + ADC です。




図 30. 代表的な 2 チャンネル入力ブロック

## イコライザ (EQ)

LNA + PGA からの出力はイコライザ・ブロックにルーティングすることができます。LSR-FMCW レーダー・システムでは、レーダーと対象物との距離が信号の振幅に影響します。対象物が遠くにある場合には周波数がより高く、振幅は小さくなります。EQ はこのような信号を増幅するため、周波数に応じたゲインを備えています。これによりシステムは遠くの対象物の検出が容易になります。優れたノイズ性能を確保するためには、シグナル・チェーンの最初に超低ノイズの LNA を置くこと、および高精度の ADC アーキテクチャを採用することが求められます。レジスタ 0x102 内で EQ パスを有効にしてください。この EQ は一次のハイパス・タイプです。カットオフ周波数は 32kHz(デフォルト)、37kHz、45kHz、54kHz のいずれかです。カットオフ周波数はレジスタ 0x301 の EQ\_CAP\_CTRL、ビット [1:0] で選択します(代表的な性能特性のセクションの図 20 を参照してください)。

Rev. 0 – 19/72 –

#### LNA/PGA、EQ、または入力キャパシタの使用

入力パッシブ・フィルタは、LNA + PGA と EQ と共に、システムが必要とする周波数応答の設定に使用できます。代表的な例は図 31、図 32、および図 33 を参照してください。

図 31 は入力カップリング・キャパシタの値を可変とし、LNA + PGA ゲインと EO を固定した場合の周波数応答を示しています。

図32はLNA+PGAゲインを可変とし、入力カップリングとEQを固定した場合の周波数応答を示しています。図33はEQの設定を可変とし、入力カップリング・キャパシタとLNA+PGAゲインを固定した場合の周波数応答を示しています。




図 31. カップリング・コンデンサを変えた場合の周波数応答




図 32. カップリング・ゲインを変えた場合の周波数応答




図 33. カップリング EQ を変えた場合の周波数応答

#### リファレンス

ADAR7251の内部リファレンスは 1.5V に設定されています。この 1.5V リファレンスは CM ピンから取得できます。10μF MLCC と 100nF MLCC とを並列で使用して CM ピンと AGNDx ピンをデカップリングします。1.5V リファレンスは電流量に制限があり、外部負荷を駆動するようには設計されていません。このリファレンスを外部回路に使用する場合は外部のバッファ回路を使用してください。必要な場合は内部リファレンスの電圧を外部的からオーバードライブすることが可能です。


#### 補助 ADC

ADAR7251 にはシステム内での低周波数ハウスキーピング機能 のため、2 チャンネルの補助逐次比較レジスタ (SAR) ADC が 用意されています。その機能には直流電圧モニタリングと温度 モニタリングが含まれます。この補助 ADC は電源に AVDDx を 使用するため、電圧の範囲は OV から AVDDx までに限定されま す。この ADC は 2 系統の補助入力をサンプリングするためマル チプレクシングを使用します。変換対象の入力は ADC の前に置 かれたマルチプレクサによって選択されます。ADC のサンブ ル・レートは 112.5kHz から 450kHz までの間で選択可能です。 デフォルトのサンプル・レートは 112.5kHz です。2 チャンネル の動作が選択されている場合、設定されたサンプル・レートが 有効なサンプル・レートとなります。片方のチャンネルのみが 選択されている場合、有効なサンプル・レートは設定された値 の2倍となります。ADCの分解能は8ビット、ADCからの出力 はストレート・バイナリです。ADC からの出力は内部レジスタ に保管され、これは SPI ポート経由で読み出されます。レジス タ 0x200 には入力 1 と入力 2 の最新の変換値が保存されます。ま たレジスタ 0x201 には直近のサンプル値が保存されます。

ADC のサンプル・レートはレジスタ 0x210 を使用して選択することができ、レジスタ 0x211 は ADC への入力選択に使用されます。デフォルトでは AUXINx ピンがサンプリングされます。AUX\_ADC\_MODE ビット (レジスタ 0x211 のビット 0) が「1」に設定されている場合、サンプリングは 1 系統の入力についてのみ 2 倍のサンプル・レートを使用して行われます。補助 ADCは連続ではないため、エイリアス防止のため入力信号の帯域が制限されており、時分割多重化が行われていることに留意してください。

補助 ADC への入力はスイッチド・キャパシタ・タイプであり、したがってサンプリング・フェーズ中の入力インピーダンスは容量性となります。サンプル値が内部で保持される前に入力が安定するよう、代表的な信号源インピーダンスは  $1k\Omega$  未満としてください。ADC への入力の信号源には、基板上の寄生容量を除き最低 20pF を駆動可能であることが求められます。

Rev. 0 – 20/72 –



#### 電源

ADAR7251 は以下の 3 つの電源を使用します。すなわち、AVDDx用の3.3V、DVDDx用の1.8V、IOVDDx用の3.3Vです。AVDDxとIOVDDxへの供給はデバイスに対して行う必要がありますが、DVDDxピンへの供給は内部 LDO により生成するか、あるいは LDO をオフに設定して外部から行うことが可能です。

AVDDx ピンは ADC のアナログ・コアに、DVDDx ピンは ADC のデジタル・コアに供給します。IOVDDx ピンは ADAR7251 の デジタル入出力ピンに供給します。

ADC の性能を最大限に引き出すため、すべての電源は  $0.1\mu F$  と  $10\mu F$  X7R MLCC を使用してグラウンドとデカップリングします。このデバイスの底部には露出したパッドがあります。これはサーマル・ビアのあるグランド・プレーンに接続する必要があります。すべてのグラウンド・ピンは基板上の単一のグランド・プレーンへ、それぞれのピンへのパスが最短となるよう接続する必要があります。

#### LDO を置き換える

内部 LDO はデジタル・コアに必要な DVDDx 電圧(1.8V)を生成します。LDO は供給される AVDDx(3.3V)を 1.8V にレギュレーションします。デジタル・コアにクリーンな電力を供給するため、外部のデカップリング・キャパシタが必要です。デジタル・コア に内部の 1.8V 電源を使用する場合、REGOUT\_DIGITAL ピンを外部で DVDDx ピンに接続する必要があります。高周波ノイズをデカップリングするため、1nF MLCCを  $0.1\mu F$  および  $10\mu F$  キャパシタと並列で使用することを推奨します。

### クロック条件

仕様規定された動的性能を実現するため、XIN/MCLKIN と XOUT ピンに外部の水晶発振器を使用してください。あるいは MCLKIN 入力に MCU/DSP コントローラ経由でシングルエンド のクロックを供給してください。ADAR7251 には、システム内 のクロックまたは外部の水晶発振器から供給される、16MHz~54MHz の範囲のクロック周波数を受け入れる PLL ブロックが内蔵されています。XIN/MCLKIN ピンには外部クロックを接続し、また 0V~3.3Vp-p の範囲とする必要があります。

#### 水晶発振器

外部の水晶発振器は XIN ピンと XOUT ピン経由で接続できます。 水晶発振器を使用する場合、レジスタ 0x292 を使用して水晶発 振器ブロックを有効にします。水晶発振器の出力は PLL への入 力となります。サポートされる周波数範囲の代表値は 16MHz~ 54MHz です。水晶発振器には製造元の推奨に従い負荷キャパシ タ C1 および C2 を選択します。R1 の値は水晶発振器の定格電流 に基づいて決定します。




図 35. 水晶発振器

#### PLL

PLL は内部のブロックに安定したクロックを供給します。これは XIN/MCLKIN ピンへのクロック入力をリファレンスとして使用し、コア・クロックを生成します。PLL はインテジャーかフラクショナル・モードのいずれかに設定します。PLL の乗算器と除算器 (X、R、M、N) は、レジスタ 0x000 からレジスタ 0x003 までを使用してプログラムします。PLL は外部ソースから直接供給される、あるいは XIN/MCLKIN と XOUT ピンに接続された水晶発振器を使用した 16MHz~54MHz の範囲の入力周波数を受け入れます。PLL の出力周波数は 115.2MHz に固定されています。




図 36. PLL のブロック図

PLL は外部のループ・フィルタを必要とします。このフィルタは固定されています(図 37 参照)。温度に敏感なアプリケーションでは、ループ・フィルタのコンポーネントを適切に選ぶ必要があります。最適な温度性能を得るため、PLL ループ・フィルタ・キャパシタは NPO タイプとします。




図 37. PLL ループ・フィルタ

基板上の他の信号源からのクロストークを防止するため、PLL ループ・フィルタは PLLFILT ピンの近くに配置します。また PLLVDD 電源が PLL とデカップリングされているよう留意してください。PLLVDD ピンの近くには、X7R MLCC またはそれ以上の InF の誘電 MLCC を、0.1µF および 10µF キャパシタと並列で追加することを推奨します。詳細については PCB レイアウト時のガイドラインのセクションを参照してください。

Rev. 0 – 21/72 –

表 10 に PLL の設定に使用するレジスタを示します。

表 10. PLL 設定に使用するレジスタ

2( · · · · · p)	()C. ()()()	
レジスタ	レジスタ名	概要
0x000	CLK_CTRL	PLL 出力を内蔵のマスタ・クロッ クに使用するか、あるいは PLL を バイパスします
0x001	PLL_DEN	フラクショナル・パート (M) の 16ビット分母を設定します
0x002	PLL_NUM	フラクショナル・パート (N) の 16ビット分子を設定します
0x003	PLL_CTRL	PLL モード、PLL イネーブル、4 ビット・インテジャー乗算器 (R)、および 4 ビット・インテジャー除算器 (X) を設定します
0x005	PLL_LOCK	PLL ロックのステータスをチェッ クします

PLL はインテジャーとフラクショナルのいずれのモードでも使用できます。

#### インテジャー・モード

インテジャー・モードは、以下の式に従い、入力クロックの周波数が PLL 出力周波数の整数倍であるときに使用します:

 $f_{PLL} = (R/X) \times f_{IN}$ 

ここで  $f_{PLL} = 115.2$ MHz です。

例えば f<sub>IN</sub> = 19.2MHz の場合、

(R/X) = f<sub>PLL</sub> (PLL から必要な出力) |f<sub>IN</sub> = 6

したがって R と X は以下のとおり設定されます: R = 6、X = 1 (デフォルト)。

クロックを PLL 経由でルーティングするには、まずレジスタ 0x000 を 0x0001 に設定します。

インテジャー・モードでは  $N \ge M$  の値は無視されます。 レジス 90x001 とレジスタ 0x002 はデフォルトのままにしてください。

表 11 にレジスタ 0x003 のビットの名称、機能、および必要な設定を示しています。

表 11. 抵抗 0x0003 に必要な書込み(インテジャー・モード)

ビット	ビット名	機能	必要な設 定値
[15:11]	PLL_INTEGER_DIV	R値を設定	00110
[7:4]	PLL_INPUT_PRESCALE	X値を設定	0001
1	PLL_TYPE	PLL をインテ	0
		ジャー・モー	
		ドに設定	
0	PLL_EN	PLL を有効化	1

レジスタ 0x003 を 001100000000001、すなわち 0x3011 に設定します。PLL のステータスを確認するにはレジスタ 0x0005 を読み出します。

#### フラクショナル・モード

フラクショナル・モードは、XIN/MCLKIN での利用可能なクロック入力が目的の PLL 出力周波数の分数倍であるときに使用します。PLL 周波数は次式で表されます。

 $f_{PLL} = f_{IN} \times (R + (N/M)) / X$ 

例えばXIN/MCLKIN=16MHzなら、PLLからの出力は115.2MHz となります。

R、N、および M の値は以下の式で求められます。

 $f_{PLL} = f_{IN} \times (R + (N/M)) / X$ 

ここで:

 $f_{PLL} = 115.2 \text{MHz}_{\circ}$ 

 $f_{IN} = 16 \text{MHz}_{\circ}$ 

R、N、M、および X の値は以下の式で求められます。

(R + (N/M))/X = 115.2 MHz/16 MHz = 7.2 = 7 + (2/10)

したがって R、X、N、および M は以下のとおり定められます。 R=7、X=1(デフォルト)、N=2、M=10。

クロックを PLL 経由でルーティングするには、まずレジスタ 0x000 を 0x0001 に設定します。フラクショナル・モードにおいて必要なレジスタ設定は表 12 を参照してください。

レジスタ 0x003 を 0011100000000001、 すなわち 0x3813 に設定します。PLL のステータスを確認するにはレジスタ 0x005 を読みます。

#### PLL のロック状況取得

レジスタ 0x005 は PLL のステータスをチェックするための読出し専用レジスタです。 PLL の設定を書き込んだ後は、PLL がロックされていることを確認するため PLL ロック・ステータス・ビットを読出すことを推奨します。 PLL\_LOCK ビットの値が「1」のときは PLL がロックされています。

表 12. フラクショナル・モードで必要なレジスタ書込み

レジスタ	ビット	ビット名	機能	必要な設定値
0x0001	[15:0]	PLL_DEN	M値を設定	0000000000001010 (that is, 0x000A)
0x0002	[15:0]	PLL_NUM	N値を設定	00000000000000010 (that is, 0x0002)
0x0003	[15:11]	PLL_INTEGER_DIV	R値を設定	00111
	[7:4]	PLL_INPUT_PRESCALE	X値を設定	0001
	1	PLL_TYPE	PLL をフラクショナ	1
			ル・モードに設定	
	0	PLL_EN	PLL を有効化	1

Rev. 0 – 22/72 –

#### **GPIO**

ADAR7251 にはピン 28 とピン 29 の 2 つの GPIO があります。こ れらのピンは2つの機能を持っています。すなわちPPIモードで は ADC のデータ出力ピン、シリアル・モードでは GPIO として 機能します。これらのピンは入力と出力のいずれにも設定でき、 また SPI 制御インターフェースを通じてリードバックやプログ ラミングができます。レジスタ 0x250 とレジスタ 0x251 はそれ ぞれ GPIO1 と GPIO2 の設定に使用します。これらのピンの代表 的な用途には、ロジック信号のステータスのモニタリングや外 部デバイスの制御があります。GPIO ピンは低速のシリアル通信 に使用します。GPIO ピンの設定は、GPIO 設定レジスタである レジスタ 0x250 とレジスタ 0x251 に書き込むことによって行い ます。これらのレジスタでは GPIO ピンは多目的 (MPx) ピンと して参照されることに留意してください。各GPIOピンにはそれ ぞれに関連付けられたビットが GPIO 設定レジスタ内に存在し、 ピンのステータス、GPIO が入力と出力のいずれで使用されるか、 およびバウンス防止期間を定義しています。レジスタ 0x260 は GPIO1 にレジスタ 0x261 は GPIO2 に 1 または 0 を出力するため 使用できます。レジスタ 0x270 とレジスタ 0x271 はそれぞれ、 GPIO1と GPIO2 からの読出し値を供給します。

#### ADC のデータ・ポート

ADAR7251 のデジタル・インターフェース・ポートは、システム内で ADC のデータにアクセスし、また DSPやマイクロコントローラに接続するための、複数の選択肢を提供します。このデジタル・インターフェース・ポートはシリアル・モードとパラレル・モードのいずれにも設定可能です。

このデータシートの以降の記述では、多機能ピンに関連するテキストと図は該当する機能に即して示されていることにご留意ください。

### ADC のシリアル・モード

ADC のシリアル・ポートは、変換開始ピン(CONV START)、 フレーム同期ピン(FS\_ADC/ADC\_DOUT7)、ビット・クロッ ク・ピン (SCLK\_ADC)、および 2 系統のデータ出力ピン (ADC\_DOUT0 と ADC\_DOUT1) を使用します。システム内で 必要ない場合は CONV STARTは無効に設定できます。このシ リアル・ポートはマスタとスレーブのいずれのモードにも設定 可能です。ADC からの出力データは2の補数、16ビットのバイ ナリです。フレーム同期とビット・クロック・ピンの方向はモ ードの設定により変わります。マスタ・モードでは ADAR7251 がこれらの信号を生成しますが、スレーブ・モードでは外部の DSP からこれらの信号が供給されます。ADC DOUT0 ピンと ADC DOUT1 ピンは、マスタかスレーブのいずれのモードにお いても常に出力に設定されています。データのフォーマットは MSB ファーストに固定されています。シリアル・ポートへの電 力は IOVDDx 電源から供給されます。クロックとデータ出力で のジッタを防止するため、このピンでは必ず高周波ノイズをデ カップリングしてください。100nF MLCC を IOVDDx に可能な 限り近くなるよう接続し、DGNDx ピンと基板のグランド・プレ ーンに直接接続することを推奨します。

ビット・クロック・レートは 40MHz の範囲にあるため、基板上でのパターンには十分な注意が必要です。ビット・クロックとデータ・ピン(ADC\_DOUTx)は、伝送経路に配慮した上で配線パターンを作成する必要があります。クロックが複数のデバイスに接続されている場合、反射を減らすためスタブを適切に終端する必要があります。これらのピンについてはマイクロストリップまたはストリップラインのパターンを推奨します。レ

ジスタ 0x0280~レジスタ 0x292 を使い、デジタル出力ピンの駆動強度を高めます。ADAR7251 は4つの ADC から構成されています。データは ADC\_DOUT0 と ADC\_DOUT1 ピンの 2 つのペアから得られます。すなわち、2 チャンネル・モードでは ADC\_DOUT0 のチャンネル 1 とチャンネル 2、および ADC\_DOUT1 のチャンネル 3 とチャンネル 4 です。それぞれのチャンネルは 16 ビットを使用するため、2 つのチャンネルでは 32 ビットが必要です。ADC のサンプル・レートはフレーム同期信号(FS\_ADC)により設定されます。したがってサンプル・レートが 1.2MHz の場合の代表的なビット・クロック・レートは以下のとおりとなります。

 $32 \times 1.2$ MHz = 38.4MHz

#### ADC のシリアル・マスタ・モード

マスタ・モードでは、ADC はビット・クロック(SCLK\_ADC)信号とフレーム同期(FS\_ADC)信号を生成します。シリアル・モードでのサンプル・レートは最大1.2MHzに制限されています。シリアル・データには、ADC\_DOUTO およびADC\_DOUTI の2つのピンが用意されています。デフォルトではそれぞれのピンで2チャンネルの出力を行います。これに加え、4つのチャンネルはすべてひとつのデータ・ピンADC\_DOUTOから出力可能です。ビット・クロック・レートはサンプル・レート、およびデータ・ピンあたり使用されるチャンネルの数に依存します。利用可能な選択肢は表13を参照してください。図38にADCをシリアル・マスタ・モードに設定した場合の代表的な接続図を示します。

表 13. ADC シリアル・モードで選択可能な ビット・クロック・レート・オプション

Number of Channels per ADC_DOUT0/ADC_DOUT1 Pin	FS_ADC (MHz)	SCLK_ADC (MHz)
2	0.3	9.6
4	0.3	19.2
2	0.45	14.4
4	0.45	28.8
2	0.6	19.2
4	0.6	38.4
2	0.9	28.8
4	0.9	57.6
2	1.2	38.4
4	1.2	Not applicable
2	1.8	57.6 <sup>1</sup>
4	1.8	Not applicable

<sup>&</sup>lt;sup>1</sup>マスタ・モードでのみサポート。

Rev. 0 – 23/72 –




図 38. ADC シリアル・マスタ・モードの代表的な接続図

図 41 と図 42 は、 $\overline{\text{CONV\_START}}$ 信号を使用しない場合のシリアル・モードでの波形を示しています。

# CONV\_STARTを使用する ADC シリアル・マスタ・モード


ADC は ADC の変換データを FMCW システムに使用される外部 ランプ信号と同期させるため CONV\_START信号を供給します。 CONV\_START信号の有効/無効を設定するには CS OVERRIDE ビット (レジスタ 0x1C2、ビット1) を使用します。このビット はデフォルトでは無効に設定されています。CS OVERRIDE ビ ットが ADC シリアル・マスタ・モードで有効に設定されている 場合、シリアル・ポートは外部の DSP または MCU システムか らの CONV START信号を待ちます。CONV START信号はシス テム内でのランプ信号開始を示すために使用されます。 CONV START信号はアクティブ・ローであり、IOVDDx に外付 けプルアップ抵抗が必要です。CONV START 信号がハイのと き ADC は内部で動作し続けますが、シリアル・ポートからのデ ータとクロックの出力は行われません。したがってこの信号が ロジック・ハイのとき外部 DSP へのデータ出力は行われません。 CONV\_START信号がランプ信号の開始を示すローとなった場合、 シリアル・ポートはクロックとデータの出力を開始します。外 部 DSP はフレーム同期とシリアル・クロックに基づき、ADC 上 のデータを取得することができます。このデータは外部のラン プ信号と同期しています。

ADC シリアル・マスタ・モードを CONV\_STARTと共に使用する場合の注意事項を以下に示します。

- 最初のサンプル・データは不完全なことがあるため無視する必要があります。これは CONV\_START信号は ADC の内部クロックとは同期しておらず、内部のフレーム同期信号の途中からデータを要請する可能性があるためです。
- 内蔵デジタル・フィルタとシリアル・ポート・ロックとの 同期には、レジスタ 0x30E のデジタル・フィルタ同期イネ

ーブル・ビットが使用されます。このビットはデフォルトで有効に設定されているため、デジタル・フィルタはシリアル・ポート・クロックと同期しようとします。シリアル・マスタ・モードでは、レジスタ 0x30Eに 0x0000 と書き込んでこのビットを無効にする必要があります。この作業は重要なステップです。デジタル・フィルタは既に内蔵シリアル・ポート・クロックに同期されており、

CONV\_START信号による外部からの非同期的な要求に対応 して再度同期する必要はないためです。波形は図 39 を参照 してください。



NOTES

- 1. IGNORE FIRST AND LAST SAMPLES BECAUSE CONV\_START IS NOT SYNCHRONOUS TO INTERNAL ADC CLOCK.
- 図 39. CONV\_STARTを使用する ADC シリアル・マスタ・モードの 代表的なタイミング波形




図 40. CONV\_START を使用する ADC シリアル・マスタ・モード

Rev. 0 – 24/72 –




図 41. ADC DOUTx ピンあたり 2 チャンネルのシリアル・モード




図 42. ADC\_DOUTx ピンあたり 4 チャンネルのシリアル・モード




図 43. ADC シリアル・スレーブ・モードの代表的な接続図

#### ADC シリアル・スレーブ

図 43 に ADC をシリアル・スレーブ・モードに設定した場合の代表的な接続図を示します。このモードではフレーム同期ピンとビット・クロック・ピンの方向が変わります。いずれのピンも入力であり、外部 DSP からのビット・クロックとフレーム同期信号を供給する必要があります。ADC\_DOUT0 とADC\_DOUT1 ピンは常に出力として使用されます。データ・フォーマットは MSB ファーストに固定されています。ADC にはポート同期のため、DSP からのマスタ・クロックを供給する必要があります。

#### ADC PPI (バイト・ワイド・モード)

ADC PPI モードはパラレル・バイト・ワイド・モードであり、このモードではデバイスが常にマスタとなります。このモードでは ADC はビット・クロックとデータを出力します。変換開始信号 (CONV\_START) を選択した場合には ADC のポートにこ

の信号を供給します。これにより変換プロセスが開始されます。 ADC は変換データの準備を終えたのち、DSP にデータ・レデ ィ・ステータスを伝えるため DATA READY ピンをハイに設定 します。ADC は次にビット・クロック SCLK\_ADC を供給しま す。データはビット・クロックの立上がりエッジで得られます。 このモードでサポートされる最大サンプル・レートは3.6MHzで す。このデータは ADC DOUTO から ADC DOUT7 までのピンを 通じて一度に1バイトずつ取得できます。ADCのデータは2の 補数、16 ビット・バイナリですが、16 ビットのデータは上位バ イトと下位バイトの2つのバイト(それぞれ8ビット幅)に分 割されます。上位バイトが先に出力され、下位バイトがそれに 続きます。ビット・クロック (SCLK ADC) のレートはサンプ ル・レートの設定に依存します。利用可能な選択肢は表 14 を参 照してください。PPIモードではFS\_ADC出力は利用できないこ とに注意してください。このモードは DSP のポートが 38.4MHz のデータ・レートに対応できない場合に役立つことがあります。

Rev. 0 – 25/72 –

このデータ・レートはシリアル・ポートのデータ・レートを下回りますが、データに使用するピンはより多くなります。

表 14. ADC PPI バイト・ワイド・モードで選択可能な ビット・クロック・レート

Number of	FS_ADC	SCLK_ADC	Data Outrut Dina
Channels	(MHz)	(MHz)	Data Output Pins
2	1.2	4.8	ADC_DOUT0 through ADC_DOUT7
4	1.2	9.6	ADC_DOUT0 through ADC_DOUT7
2	1.8	7.2	ADC_DOUT0 through ADC_DOUT7
4	1.8	14.4	ADC_DOUT0 through ADC_DOUT7

他にサポートされているサンプル・レートは 300kHz、600kHz、900kHz、2.4MHz、および 3.6MHz です。サポートされている最高のシリアル・クロックは 57.6MHz です。ただしサンプル・レートが 1.2MHz を超えると ADC の分解能が低下します。最高サンプル・レートの 3.6MHz では ADC の分解能は 11 ビットに制限されます。

図 44 に PPI マスタ・モードでの ADC の代表的な接続図を示します。

図 45 と図 46 では PPI 2 チャンネルと PPI 4 チャンネルでの波形 を示しています。




図 44. ADC PPI マスタ・モードの代表的な接続図




図 45. PPI、2 チャンネル

Rev. 0 — 26/72 —




表 15. ADC PPI ニブル・ワイド・モードで選択可能なビット・クロック・レート

Number of Channels	FS_ADC (MHz)	SCLK_ADC (MHz)	Data Output Pins
2	1.2	9.6	
4	1.2	19.2	ADC DOUTO the control ADC DOUT?
2	1.8	14.4	ADC_DOUT0 through ADC_DOUT3
4	1.8	28.8	

#### ADC PPI ニブル・ワイド・モード

ADC PPI ニブル・ワイド・モードとバイト・ワイド・モードと の違いは、前者ではデータがニブル (一度に 4 ビット) で伝送 されるのに対し、後者ではバイト・ワイド (一度に 8 ビット) として伝送されることです。マスタ・モードでは ADC はビッ ト・クロックとデータを出力します。ADC のポートに変換開始 信号 (CONV START) を送信すると変換プロセスが開始されま す。ADC は変換データの準備を終えたのち、DSP にそのことを 伝えるため DATA READY ピンをハイに設定します。ADC は次 にビット・クロック SCLK ADC を供給します。データはビッ ト・クロックの立上がりエッジで得られます。このモードでサ ポートされる最大サンプル・レートは3.6MHzです。このデータ は ADC DOUT0 から ADC DOUT3 までのピンを通じて一度に 1 ニブルずつ取得できます。16 ビットのデータはそれぞれ 4 ビッ ト幅の 4 つのニブルに分割されます。上位ニブルが先に出力さ れ、下位ニブルがそれに続きます。ビット・クロック (SCLK) のレートはサンプル・レートの設定に依存します。利用可能な 選択肢は表 15 をご参照ください。このモードは DSP が 8 ビット 幅のデータ・ポートをサポートできない場合に役立つことがあ ります。データ・レートはPPIバイト・ワイド・モードの2倍で すが、4本のピンが使用せずに済みます。

#### DAQモード

DAQモードは特に FSK レーダー・アプリケーションを対象として設計されています。このモードでは ADC は FSK のクロックに

同期します。シリアルと PPI モードのいずれもサポートされますが、マスタ・モードに限定されます。ADC シリアル・マスタ・モード(図 48参照)と PPI マスタ・モード(図 44参照)の代表的な接続が有効です。 DAQ シリアル・モードでは SCLK\_ADC は 38.4MHz に固定されますが、PPI モードではクロック・レートの調整が可能です。

図 50 にデータ・ラインあたり 2 チャンネルの場合の、DAQ シリアル・モードの代表的な動作シーケンスを示します。




図 47. PPI ニブル・ワイド・モードの代表的な接続図

Rev. 0 – 27/72 –

Data Sheet ADAR7251




図 48. DAQ シリアル・マスタ・モードの代表的な接続図




図 49. PPI、4 チャンネル・ニブル・ワイド・モード





図 50. DAQ シリアル・マスタ、ピンあたり 2 チャンネル

Rev. 0 — 28/72 —



CONV\_START信号がハイからローに切り替わると変換プロセスが開始されます。ADCの信号はDATA\_READY信号をハイに設定します。データは次回のクロック・サイクルで得られます。シリアル・モードではピンあたり2チャンネルが、PPIモードではピンあたり2または4チャンネルがサポートされます。データに必要な合計時間(tDATA)はSCLK周波数により決まります。この値はシリアル・モードでは一般的に32ビット・クロック・サイクル、PPIモードでは(チャンネル数の2倍)のビット・クロック・サイクルです。最大のデータ・レートは2チャンネル、PPI、16サイクル・アクイジション・モードの57.6MHzです。DAQシリアル・モードの最大データ・レートは38.4MHzでこれは固定されています。DAQモードでのADCのサンプル・レートはCONV\_START信号の周波数によって決まります。DAQモードでのサンプリング周波数は以下のように計算されます

 $f_{S DAQ\_MODE} = 1/(t_{CONV} + t_{WAIT})$ 

ここで

 $t_{DATA} < t_{CONV}$ .

tconvは変換に必要な時間、

twastは次の変換が開始されるまでに必要な待ち時間、

tDATA は ADC DOUTx ピン上でデータが得られる時間です。

表 16 に DAQ モードでサポートされるモードと代表的なアクイジション時間を示します。

表 16. DAQ モードでのアクイジション時間

Acquisition Cycles	t <sub>CONV</sub> (µs)
16	1.2
24	1.8
32	2.4

#### 4 つを超えるチャンネルを持つシステムのための 複数の ADAR7251 デバイス使用

ADAR7251 のシリアル・ポートは、4 つを超えるチャンネルを必要とするアプリケーションにも対応できるよう柔軟に設計されています。代表的な接続図を図 52 に示しています。




図 52.8 チャンネルのシステムに複数の ADAR7251 デバイスを接続

両方のデバイスの PLL を同期するため、複数の ADAR7251 デバイスをひとつの SPI マスタとクロック発振器を使用して設定できます。システムが正しく動作するよう、どちらの ADC も同一の基板上に、互いに数インチ以内に配置することを推奨します。どちらのデバイスもマスタとして動作しますが、スレーブである DSP へのビット・クロックとフレーム同期信号の供給はひとつの ADAR7251 からのみ行われます。この接続方法では DSP 上の追加のシリアル・ポート(SPORT)を使用せずに済む場合があります。これは両方の PLL がひとつのマスタ・クロックに同期されており、単一の SPI マスタを使用して同時に有効化され

Rev. 0 – 29/72 –

るためです。SPI 書込みは両方のデバイスに対して同時に行う必要があります。このためには両方のデバイスの SPI\_SSピンを同時に選択する必要があります。ただし SPI 読出しはそれぞれのデバイスごとに独立して行うことができます。

#### SPI 制御ポート

ADAR7251の制御ポートは4線式SPIを使用します。このSPIポートは ADAR7251の内蔵レジスタを設定します。SPI はレジスタの読出しと書込み機能を使用できます。すべてのレジスタは16ビット幅です。SPI 制御ポートはモード 11(クロック極性=1、およびクロック・フェーズ=1)、スレーブ・オンリー・モードをサポートしているため、動作にはシステム内にマスタを必要とします。レジスタへのアクセスはデバイスへのマスタ・クロックなしでは行えません。制御ポートのスピードを最大限に発揮するため、最初にPLLを設定することを推奨します。このポートの電力は IOVDDx から供給され、制御信号は IOVDDx の制限値内にあることが必要です。このシリアル制御インターフェースは、GPIO や補助 ADC など、ADAR7251 の補助機能の制御にも使用できます。

表 17 に SPI モードでの制御ポートの機能を示します。

表 17. 制御ポートのピン機能

20 11.1	11 mp / 1 0 /		
ピン			ピン・
番号	記号	ピン機能	タイプ
32	ADDR15	SPIのためのデバイス・アドレス	Input
		を設定	
38	SPI_MISO	ADAR7251 からの SPI ポート出	Output
		力データ	
39	SPI_MOSI	ADAR7251 への SPI ポート入力	Input
		データ	
40	SPI_CLK	ADAR7251 への SPI クロック	Input
41	SPI_SS	ADAR7251への SPI スレーブ・	Input
		セレクト	

SPI ポートは SPI\_SS、SPI\_CLK、SPI\_MOSI、および SPI\_MISO から構成された、4線式インターフェースを使用します。SPI ポートは常にスレーブ・ポートです。SPI\_SS(スレーブ・セレクト)はデバイスを選択します。SPI\_CLK はデバイスへのシリアル・クロック入力で、すべてのデータ転送(SPI\_MOSI とSPI\_MISO の両方)はこのクロック信号に基づいて行われます。SPI\_MOSI ピンはオンチップのレジスタをアドレス指定し、そのレジスタにデータを転送します。SPI\_MISO ピンはオンチップのレジスタからのデータを出力します。

トランザクションの最初には SPI\_SS がローに、最後にはハイになります。SPI\_CLK 信号は SPI\_CLK のローからハイへの遷移時に SPI\_MOSI のサンプリングを行うため、デバイスに書き込まれるデータはこのエッジを通じて安定している必要があります。SPI\_CLK の立下がりエッジでは SPI\_MISO からシフト・アウトするため、SPI\_CLK の立上がりエッジにおいてマイクロコントローラなどの受信側デバイスとクロックを合わせる必要があります。SPI\_MOSI 信号は ADAR7251 へのシリアル入力データを担い、SPI\_MISO 信号は ADAR7251 からのシリアル出力データを担います。SPI\_MISO 信号は読出し動作が要求されるまでトライステートに維持されます。これにより、他の SPI 対応ペリフェラルの SPI\_MISO ポートに直接接続し、同じシステム制御ポートを共有することができます。すべての SPI トランザクシ

ョンは表 19 に示す共通の基本フォーマットを使用します。図 2 に SPI ポートのタイミング図を示します。すべてのデータは MSB ファーストで書き込む必要があります。

#### デバイス・アドレス R/W

SPIトランザクションの最初のバイトの LSB は RWビットです。このビットにより、通信が読出し(ロジック・レベル 1)か書込み(ロジック・レベル 0)かが決まります。このフォーマットを表 18 に示します。

表 18. SPI アドレスと R/Wバイト・フォーマット

	5			- · · · ·		<u> </u>	
Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0	0	0	0	0	0	ADDR15	R/W

ADDR15 ピン(ピン 32)はデバイスのアドレスを決定します。デバイスは電源投入時にこのピンのステータスを読出し、そのデバイス・アドレスを使用します。プルダウン抵抗をグラウンドに、またはプルアップ抵抗を IOVDDx ピンに使用してデバイス・アドレスを設定するには、 $47k\Omega$  の標準的な抵抗を使用する必要があります。ピン 32 は多機能であり、PPI モードでのデータ出力にも使用されます。デバイスが SPI 書込みと SPI 読出しのいずれに使用されるかは R/Wビットの設定により決定されます。R/Wビットが「0」に設定されているときは SPI 書込みに、「1」に設定されているときは SPI 読出しに使用されます。

#### レジスタ・アドレス

レジスタ・アドレスは 16 ビット幅です。レジスタは 0x000 から 開始されます。

#### データ・バイト

レジスタ・データ・フィールドは16ビット幅です。

#### **CRC**

ADAR7251 にはデバイスとの間の SPI 読出しと書込み、および データ通信エラー検出のため、16 ビットの巡回冗長検査 (CRC) チェック機能が用意されています。CRC はデフォルトで有効に 設定されていますが、不要な場合は無効に設定することもできます。


CRC を無効化するにはレジスタ 0xFD00 に 0x0001 と書き込みます。この SPI 書込みにより CRC 機能が無効化されます。CRC が無効の場合、SPI 読出しと書込みは従来通り行われます。

表 19に CRC なしの代表的なシングル読出し/ 書込みのバイト・シーケンスを示します。このシーケンスは一般に 40 クロック・サイクルまたは 5 バイトを必要とします。代表的な 5 バイト・シーケンスはデバイス・アドレスのためのバイト 0 と R/Wから構成されます。次の 2 つのバイトであるバイト 1 とバイト 2 にはレジスタのアドレスが含まれ、レジスタとのデータのやり取りを担うバイト 3 とバイト 4 がそれに続きます。

レジスタへのシングル・ワード SPI 書込み動作のタイミング図の例を図 53 に示します。図 54 はシングル・ワード SPI 読出しを示しています。読出し動作においては、SPI\_MISO ピンはバイト3の最初に高インピーダンス(high-Z)から出力へと移行します。

図 55 と図 56 に複数バイトの SPI 読出しと書込みの代表的シーケンスを示します。

Rev. 0 - 30/72 -






図 54. ADAR7251 クロッキングからの SPI 読出し(シングル・ワード読出しモード)、CRC なし




図 55. ADAR7251 への SPI 書込み (複数バイト)、CRC なし




図 56. ADAR7251 からの SPI 読出し(複数バイト)、CRC なし

表 19. シングル SPI の書込みまたは読出しフォーマット

Operation	Byte 0	Byte 1	Byte 2	Byte 3	Byte 4
Write	Device Address[6:0], $R/\overline{W} = 0$	Register Address[15:8]	Register Address[7:0]	Data[15:8]	Data[7:0]
Read	Device Address[6:0], $R/\overline{W} = 1$	Register Address[15:8]	Register Address[7:0]	Data[15:8]	Data[7:0]

#### 表 20. レジスタへのシングル・ワード書込み、CRC あり

Device Address	Register Address	Register Data	CRC
1 byte	2 bytes	2 bytes	2 bytes
00	XXXX <sup>1</sup>	XXXX <sup>1</sup>	XXXX <sup>1</sup>

¹Xは、ドント・ケアを意味します。

Rev. 0 - 31/72 -

CRC が有効な場合、SPI 書込みの中にレジスタ・バイトとデータ・バイトに続けて 16 ビット CRC を含める必要があります。 有効な CRC ビットを含まない SPI 書込みは無視されます。シングルおよび複数レジスタに対する CRC ありの SPI 書込みは以下のとおりです:

- 1. CRC はデバイス・アドレス・バイトを除くデータから計算 されます。
- 2. 使用される CRC 多項式は  $(x^{16}+x^{15}+x^{12}+x^7+x^6+x^4+x^3+1)$  で、これは xC86Ch です。
- 3. 計算された 2 つの 16 ビット CRC バイトは、レジスタ・ア ドレス・バイトおよびデータ・バイトと共に SPI 書込みに 添付する必要があります。

SPI 読出しは 8 バイトに制限されています (表 22 参照)。

CRC を実現するには 3 つのレジスタを同時に読み出す必要があります。デバイス・アドレスはこの 8 バイトからは除外されます。8 バイト (レジスタ・アドレス 2 バイト+レジスタ・データ6 バイト) に続く最後の 2 つのバイトは CRC です。

SPI 書込みに無効な CRC が含まれていた場合、直近の SPI トランザクションから予想される CRC 値がレジスタ 0x084 とレジスタ 0x085 に保存されます。レジスタ 0x084 には下位バイト、レジスタ 0x085 には上位バイトが保存されます。下位と上位のバイトを合わせたものが SPI書込みシーケンスの 16 ビット CRC 値を構成します。

レジスタ 0x086 はレジスタ・マップ全体の CRC 計算を有効にします。この設定はデフォルトで有効になります。レジスタ 0x087 には CRC 計算ステータスを示すフラグが保存されます。値が「1」のときは CRC 計算の準備ができていることを示します。

またレジスタ・マップ全体の CRC 値はレジスタ 0x088 とレジスタ 0x089 に保存されます。レジスタ 0x088 には下位バイト、レジスタ 0x089 には上位バイトが保存されます。

レジスタ 0x084、レジスタ 0x085、レジスタ 0x087、レジスタ 0x088、およびレジスタ 0x089 は読出し専用です。

図 57 と図 58 に CRC を使用する場合の SPI 読出しと書込み動作を示します。

表 21. CRC を使用する複数レジスタ書込み

Device Address	Register Address	Register Data	Register Data	Register Data	CRC
1 byte	2 bytes	2 bytes	2 bytes	2 bytes	2 bytes
00	XXXX <sup>1</sup>	$XXXX^1$	$XXXX^1$	$XXXX^1$	$XXXX^1$

¹Xは、ドント・ケアを意味します。

#### 表 22. CRC を使用するレジスタ読出し

Device Address	Register Address	Register Data	Register Data	Register Data	CRC
1 byte	2 bytes	2 bytes	2 bytes	2 bytes	2 bytes
01	XXXX <sup>1</sup>	$XXXX^1$	$XXXX^1$	$XXXX^1$	$XXXX^1$

¹Xは、ドント・ケアを意味します。




図 57. SPI への CRC を使用するシングル・ワード書込み





図 58. CRC 付き SPI 読出し

Rev. 0 - 32/72 -

## PCB レイアウト時のガイドライン

プリント回路基板(PCB)のレイアウトは重要な考慮事項であり、またデカップリング・キャパシタの配置も同じく重要です。 図 59 にいくつかのデカップリング・キャパシタの配置を示しています。AVDDx、DVDDx、IOVDDx、CM、BIASP、BIASN、REGOUT\_DIGITAL、および PLLFILT のデカップリング・キャパシタはデバイスの近くに配置する必要があります。1nF MLCCと 100nF MLCCはデバイスと同一レイヤ上のそれぞれのピン近くに配置します。10μF バルク・キャパシタはこれよりはピンから遠い場所に配置することができます。デバイス底面にある露出パッドは、PCB のグランド・プレーンにサーマル・ピアと共にハンダ付けする必要があります。サーマル・パッドの推奨フ

ットプリントは http://www.analog.com/jp/content/package-information/fca.html を参照してください。一般に推奨される基板スタック構成は 4 レイヤで、最上位と最下位のレイヤは信号、2 番目のレイヤはグランド・プレーン、3 番目のレイヤはパワー・プレーンに使用します。EMI と熱性能を最大限に確保するため、グランド・プレーンは破損なく連続していることを確認してください。基板レイアウトにおいては、信号の完全性を維持するため、SCLK\_ADC信号と ADC\_DOUTx 信号を伝送ラインとして使用してください。



Rev. 0 - 33/72 -

## レジスタの一覧

表 23. レジスタの一覧

表 23.	レジスタの-	- 覧							•						
Reg	Name	Bits	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW			
0x000	CLK_CTRL	[15:8] [7:0]					RESERVED[15:8] /ED[7:0]			PLL BYPASS	0x0001	RW			
0.001	DIT DEN	ļ -				KESEKV				PLL_BYPASS	0.0000	DW			
0x001	PLL_DEN	[15:8] [7:0]					PLL_DEN[15:8] PLL_DEN[7:0]				0x0000	RW			
0x002	PLL NUM	[15:8]					PLL NUM[15:8]				0x0000	RW			
0.0002	LE_ITOM	[7:0]					PLL NUM[7:0]				OXOGOG	10,11			
0x003	PLL CTRL	[15:8]			PLL INTEGI	ER DIV			RESERVED[2:0	1	0x0000	RW			
	_	[7:0]		PLL_INP	UT_PRESCAL		RESERVED	RESERVED	PLL_TYPE	PLL_EN	1				
0x005	PLL LOCK	[15:8]				]	RESERVED[15:8]				0x0000	R			
		[7:0]					/ED[7:0]			PLL_LOCK					
0x040	MASTER_	[15:8]				]	RESERVED[14:7]				0x0000	RW			
	ENABLE	F7. 03	RESERVED[6:0] MASTER_EN												
		[7:0]				RESERV				MASTER_EN		┷			
0x041	ADC_ENABLE		LN PG4 E	LNI DG2 EN	LNI DG2 EN	LN DG1 EN	RESERVED	ADG2 EN	ADG2 EN	ADGI EN	0x00FF	RW			
		[7:0]	LN_PG4_E N	LN_PG3_EN	LN_PG2_EN	LN_PG1_EN	ADC4_EN	ADC3_EN	ADC2_EN	ADC1_EN					
0x042	POWER_ ENABLE	[15:8]		I		RESERVED			CLOCK_ LOSS EN	RESERVED	0x03FF	RW			
		[7:0]	FLASH_	LDO_EN	AUXADC_E	MP_EN	DIN_EN	POUT_EN	SOUT_EN	CLKGEN_EN	1				
0.000	LOW CLEAD	F1 5 01	LDO_EN		N		DECEDIFICACI				0.000	DIV			
0x080	ASIL_CLEAR	[15:8] [7:0]					RESERVED[14:7] /ED[6:0]			ASIL CLEAR	0x0000	RW			
0x081	ACH MACK						RESERVED[9:2]			ASIL_CLEAR	0x0000	RW			
UXU81	ASIL_MASK	[15:8] [7:0]	RESERV	VED[1:0]	CLK LOSS	BRN GOOD		VR GOOD MA	OVERTEMP	CRC MASK	UX0000	KW			
		[7.0]	KLSLK	VLD[1.0]	MASK	MASK	MASK	SK SK	MASK	eke_wirtsk					
0x082	ASIL_FLAG	[15:8]					RESERVED[14:7]				0x0000	R			
		[7:0]				RESERV	/ED[6:0]			ASIL_FLAG					
0x083	ASIL_ERROR	[15:8]			7		RESERVED[9:2]				0x0000	R			
		[7:0]	RESER	VED[1:0]	CLK_LOSS_ ERROR	BRN_ERROF	R BRP_ERROR	VR_GOOD_ ERROR	OVERTEMP_ ERROR	CRC_ERROR					
0x084	CRC_VALUE_ L	[15:8]			1=	1	RESERVED[7:0]		1		0x0000	R			
		[7:0]		CRC VALUE L											
0x085	CRC_VALUE_	[15:8]					RESERVED[7:0]				0x0000	R			
	Н	oz									-				
	n	[7:0]					CRC_VALUE_H					+			
0x086	RM_CRC_ ENABLE	[15:8]				j	RESERVED[14:7]				0x0000	RW			
		[7:0]				RESERV	/ED[6:0]			RM_CRC_ ENABLE					
0x087	RM_CRC_DO	[15:8]				]	RESERVED[14:7]			•	0x0000	R			
	NE	[7.0]				DECEDA	/EDIC.01			RM_CRC_DO	-				
		[7:0]				KESEK	/ED[6:0]			NE RM_CRC_DO					
0x088	RM_CRC_	[15:8]					RESERVED[7:0]			•	0x0000	R			
	VALUE_L	[7.0]													
0.000	DM CDC	[7:0]					M_CRC_VALUE_L				0.0000	- D			
0x089	RM_CRC_ VALUE H	[15:8]					RESERVED[7:0]				0x0000	R			
	_	[7:0]				RN	M_CRC_VALUE_H				1				
0x100	LNA_GAIN	[15:8]					RESERVED				0x0000	RW			
		[7:0]	LNA4	_GAIN	LNA	A3_GAIN	LNA	2_GAIN	LNA	1_GAIN					
0x101	PGA_GAIN	[15:8]					RESERVED				0x0000	RW			
		[7:0]	PGA4	_GAIN	PGA	A3_GAIN	PGA	.2_GAIN	PGA	l_GAIN					
0x102	ADC_	[15:8]	RESERVED		ADC4_SR	C	RESERVED		ADC3_SRC		0x2222	RW			
0.102	ROUTING1_4	[7:0]	RESERVED		ADC2 SR	C	RESERVED		ADC1 SRC		-				
			KESEKVED		ADC2_3R				ADCI_SIC		0.0002	RW			
Ov 140	DECIM DATE	1[15.0]					RESERVED[12:5]				0x0003	0x0003	0X0003	0x0003	KW
0x140	DECIM_RATE	[15:8] [7:0]			RESERVE	D[4:0]			DECIM RATE						
	_	[7:0]			RESERVE		RESERVEDIS:11		DECIM_RATE		0x0018	P.W			
	DECIM_RATE HIGH_PASS	[7:0] [15:8]	RESERVED	PHASE EO	RESERVE		RESERVED[8:1] HP SHIFT		DECIM_RATE	ENABLE HP	0x0018	RW			

Reg	Name	Bits	Bit 7 Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x143	ACK_MODE	[15:8]	1	_	RE	SERVED[9:2]	1		1	0x0000	RW
0.144	TRIBLE A TE	[7:0]	RESERVED[1:0]	ACI	K_CYCLES	SERVIEDITA (1	ACK_OUT_RATE		ACK_MODE	0.0002	DIV
0x144	TRUNCATE_ MODE	[15:8]			RES	SERVED[13:6]				0x0002	RW
		[7:0]		]	RESERVED[5:0]			TRUN	C_MODE		
0x1C0	SERIAL_MOD E	[15:8]			I	RESERVED				0x0000	RW
		[7:0]	RESERVED CLK_SRC	LRCLK_ MODE	LRCLK_POL	BCLK_POL	DATA_FMT	TDM	_MODE		
0x1C1	PARALLEL_	[15:8]	'	'	RES	SERVED[12:5]	'			0x0000	RW
	MODE	[7:0]		RESERVI	ED[4:0]		PAR_NIBBLE	PAR_ENDIAN	PAR_ CHANNELS		
0x1C2	OUTPUT_MO DE	[15:8]			RES	SERVED[13:6]				0x0000	RW
	DE	[7:0]		]	RESERVED[5:0]			CS_OVERRID	O OUTPUT_MO DE	-	
0x200	ADC_READ0	[15:8]		]	RESERVED[5:0]			-	ALUE[9:8]	0x0000	R
		[7:0]			ADO	C_VALUE[7:0]			-		
0x201	ADC_READ1	[15:8]		]	RESERVED[5:0]			ADC_V	ALUE[9:8]	0x0000	R
0.210	A D.C. CREED	[7:0]				C_VALUE[7:0]				0.0000	DXX
0x210	ADC_SPEED	[15:8] [7:0]		]	RESERVED[5:0]	SERVED[13:6]		ADC	SPEED	0x0000	RW
0x211	ADC MODE	[15:8]				SERVED[12:5]			_	0x0000	RW
	_	[7:0]		RESERVI			AUX_INF	PUT_SEL	AUX_ADC_ MODE		
0x250	MP0_MODE	[15:8]			RE	SERVED[8:1]			Mode	0x0000	RW
		[7:0]	RESERVED[0]		DEBOU	NCE_VALUE		MP_	_MODE		
0x251	MP1_MODE	[15:8] [7:0]	RESERVED[0]	RESERVED[8:1]           RESERVED[0]         DEBOUNCE_VALUE         MP_MODE						0x0000	RW
0x260	MP0 WRITE	[15:8]	RESERVED[0]	RESERVED[14:7]					_INODE	0x0000	RW
0.4200	WI O_WIGHT	[7:0]			RESERVEI				MP_REG_WRI		1000
0x261	MP1_WRITE	[15:8]			RES	SERVED[14:7]			IL	0x0000	RW
		[7:0]			RESERVEI	<b>D</b> [6:0]			MP_REG_WRI TE		
0x270	MP0_READ	[15:8]				SERVED[14:7]				0x0000	R
		[7:0]			RESERVEI	D[6:0]			MP_REG_REA D		
0x271	MP1_READ	[15:8]				SERVED[14:7]			MD DEC DEA	0x0000	R
		[7:0]			RESERVEI	ני:ס]ע			MP_REG_REA D		
0x280	SPI_CLK_PIN					SERVED[12:5]	Tabl 2011 B111			0x0000	RW
0201	MICO DDI	[7:0]		RESERVI		DEDVEDI12.51	SPI_CLK_PULL	SPI_CI	K_DRIVE	0x0000	RW
UX281	MISO_PIN	[15:8] [7:0]		RESERVI		SERVED[12:5]	MISO PULL	MISC	DRIVE	Joxoooo	IK W
0x282	SS_PIN	[15:8]				SERVED[12:5]				0x0004	RW
		[7:0]		RESERVI	ED[4:0]		SS_PULL	SS_	DRIVE		
0x283	MOSI_PIN	[15:8] [7:0]		RESERVI		SERVED[12:5]	MOSI PULL	MOS	I DRIVE	0x0000	RW
0x284	ADDR15 PIN	[15:8]		RESERVI		SERVED[12:5]	WIOSI_I CEE	WOS	I_DIGIVE	0x0000	RW
0.7.2.0-4	ADDRIS_I IIV	[7:0]		RESERVI		DERVED[12.5]	ADDR15_PULL	ADDR	15_DRIVE	000000	10,11
0x285	FAULT_PIN	[15:8]			RES	SERVED[12:5]				0x0004	RW
		[7:0]		RESERVI			FAULT_PULL	FAUL	T_DRIVE		
0x286	FS_ADC_PIN	[15:8] [7:0]		RESERVI		SERVED[12:5]	FS_ADC_PULL	EC AD	OC DRIVE	0x0000	RW
0x287	CS PIN	[15:8]		KESEKVI		SERVED[12:5]	FS_ADC_FULL	rs_AL	C_DRIVE	0x0004	RW
0.7207	C5_1 IIV	[7:0]								0.00004	10,11
0x288	SCLK_ADC_PI	[15:8]			RES	SERVED[12:5]	1			0x0000	RW
	IN IN	[7:0]		RESERVI	ED[4:0]		SCLK_ADC_PU	SCLK_A	DC_DRIVE	1	
0x289	ADC_DOUT0_	[15:8]			RES	SERVED[12:5]	LL			0x0000	RW
	PIN	[7:0]		RESERVI	ED[4:0]		ADC_DOUT_	ADC DC	OUT DRIVE	-	
		[,,.v]		ALCEIX V I	[ ···v]		PULL	1.100_100	. J I_DKI VE		

Reg	Name	Bits	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Reset	RW
0x28A	ADC_DOUT1_ PIN	[15:8]					RESERVED[12:5]				0x0000	RW
		[7:0]			RESERV	VED[4:0]		ADC_DOUT_ PULL	ADC_DO	OUT_DRIVE		
	ADC_DOUT2_ PIN	[15:8]					RESERVED[12:5]	1			0x0000	RW
		[7:0]			RESERV	VED[4:0]		ADC_DOUT_ PULL	ADC_DO	OUT_DRIVE		
	ADC_DOUT3_ PIN	[15:8]					RESERVED[12:5]				0x0000	RW
		[7:0]			RESERV	VED[4:0]		ADC_DOUT_ PULL	ADC_DO	OUT_DRIVE		
0x28D	ADC_DOUT4_ PIN	[15:8]							0x0000	RW		
		[7:0]		PULL						OUT_DRIVE		
	ADC_DOUT5_ PIN	[15:8]		RESERVED[12:5]							0x0000	RW
		[7:0]			RESERV	VED[4:0]		ADC_DOUT_ PULL	ADC_DO	OUT_DRIVE		
0x291	DATA_READ Y_PIN	[15:8]					RESERVED[12:5]				0x0000	RW
		[7:0]			RESERV	VED[4:0]		DATA_READY_ PULL	DATA_RE	EADY_DRIVE		
0x292	XTAL_CTRL	[15:8]		RESERVED[13:6]							0x0000	RW
		[7:0]				RESERVED	[5:0]		XTAL_DRV	XTAL_ENB		
0x301	ADC_SETTIN G1	[15:8]				RESERVED[	15:10]		EQ_C	AP_CTRL	0x0304	RW
		[7:0] RESERVED[7:3]						PDETECT_EN	PERFOM_ IMPROVE1	RESERVED		
0x308	ADC_SETTIN G2	[15:8]		RESERVED[8:1]						0x0000	RW	
		[7:0]		RESERVI	ED[0]		P	ERFORM_IMPROV	E2			
0x30A	ADC_SETTIN G3	[15:8]					RESERVED[11:4]				0x0009	RW
		[7:0]		R	ESERVED[3:0]		PERFOR	M_IMPROVE5	RESERVED	PERFORM_ IMPROVE4		
0x30E	DEJITTER_ WINDOW	[15:8]					RESERVED[15:8]		0x0003	RW		
		[7:0]		R	ESERVED[7:4]			DEJIT	7			
0xFD0 0	CRC_EN	[15:8]					RESERVED[14:7]				0x0000	RW
		[7:0]				RES	SERVED[6:0]			CRC_EN		

# レジスタの詳細

### クロック・コントロール・レジスタ

アドレス: 0x000、リセット: 0x0001、レジスタ名: CLK\_CTRL

 815
 814
 813
 812
 811
 810
 89
 88
 87
 86
 85
 84
 83
 82
 81
 80

 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 1

1: Bypass PLL 0: Use PLL Clock

Use PLL or external pin clock

[0] PLL\_BYPASS

[15:1] RESERVED

表 24. CLK\_CTRL ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	PLL_BYPASS		PLLまたは外部ピン・クロックを使用。	0x1	RW
		1	PLL をバイパス。		
		0	PLLクロックを使用。		

#### PLL 分母レジスタ

アドレス: 0x001、リセット: 0x0000、レジスタ名: PLL\_DEN

	B15	B14	B13	B12	B11	B10	B9	B8	В7	B6	B5	B4	В3	B2	В1	В0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
-					1											

[15:0] PLL\_DEN

16bit Denominator for the PLL fractional part Range from 0x0001 thru 0xFFFF

0x0001 - 0xFFFF: Denominator value 1 - 65535

#### 表 25. PLL\_DEN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[15:0]	PLL_DEN		PLLのフラクショナル・パート範囲 0x0001~0xFFFF の 16 ビット分母。分母の値は 1 から 65,535 までです。	0x0	RW

#### PLL 分子レジスタ

アドレス: 0x002、リセット: 0x0000、レジスタ名: PLL\_NUM

B15	B14	B13	B12	B11	B10	B9	B8	B7	B6	B5	B4	В3	B2	В1	В0	
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
т —			•	·												

[15:0] PLL\_NUM

16bit Numerator for the PLL fractional part Range 0x0001 thru 0xFFFF

0x0001 - 0xFFFF: Numerator value 1 - 65535


#### 表 26. PLL\_NUM ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[15:0]	PLL_NUM	0x0001 to 0xFFFF	PLLのフラクショナル・パート範囲 0x0001~0xFFFF までのための 16 ビット分子。分子の値は 1 から 65,535 までです。	0x0	RW

Rev. 0 - 37/72 -

### PLL 制御レジスタ

アドレス:0x003、リセット:0x0000、レジスタ名:PLL\_CTRL




#### 表 27. PLL CTRL ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[15:11]	PLL_INTEGER_DIV		PLL 乗算器の整数部分。	0x00	RW
		0x1 to 0x1F	乗算器 1~31。		
[7:4]	PLL_INPUT_PRESCALE		PLL 入力プリスケーラ。	0x0	RW
		0x0 to 0xF	1~16のプリスケール値。		
1	PLL_TYPE		PLL の種類。	0x0	RW
		0	インテジャー・モードの PLL。		
		1	フラクショナル・モードの PLL。		
0	PLL_EN		PLLイネーブル。	0x0	RW
		0	PLLは無効。		
		1	PLL は有効。		

### PLL ステータス・レジスタ

アドレス: 0x005、リセット: 0x0000、レジスタ名: PLL LOCK




#### 表 28. PLL\_LOCK ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	PLL_LOCK		PLL ロック・ビット。	0x0	R
		0	PLL はロックされていません。		
		1	PLLはロックされています。		

Rev. 0 - 38/72 -

#### マスタ・イネーブル・スイッチ・レジスタ

アドレス:0x040、リセット:0x0000、レジスタ名: MASTER\_ENABLE




#### 表 29. MASTER ENABLE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	MASTER_EN		マスタ・イネーブル・スイッチ。	0x0	RW
		0	チップ全体が無効化されます。		
		1	チップ全体が有効化されます。		

#### ADC イネーブル・レジスタ

アドレス: 0x041、リセット: 0x00FF、レジスタ名: ADC ENABLE



#### 表 30. ADC ENABLE ビットの説明


ビット	ビット名	設定	概要	リセット	アクセス
7	LN_PG4_EN		LNA および PGA イネーブル・チャンネル 4。	0x1	RW
		0	LNA/PGA チャンネル 4 を無効化。		
		1	LNA/PGA チャンネル 4 を有効化。		
6	LN_PG3_EN		LNA および PGA イネーブル・チャンネル 3。	0x1	RW
		0	LNA/PGA チャンネル 3 を無効化。		
		1	LNA/PGA チャンネル 3 を有効化。		

Rev. 0 - 39/72 -

ビット	ビット名	設定	概要	リセット	アクセス
5	LN_PG2_EN		LNA および PGA イネーブル・チャンネル 2。	0x1	RW
		0	LNA/PGA チャンネル 2 を無効化。		
		1	LNA/PGA チャンネル 2 を有効化。		
4	LN_PG1_EN		LNA および PGA イネーブル・チャンネル 1。	0x1	RW
		0	LNA/PGA チャンネル 1 を無効化。		
		1	LNA/PGA チャンネル 1 を有効化。		
3	ADC4_EN		ADC 4イネーブル。	0x1	RW
		0	ADC 4 を無効化。		
		1	ADC 4 を有効化。		
2	ADC3_EN		ADC 3 イネーブル。	0x1	RW
		0	ADC 3 を無効化。		
		1	ADC 3 を有効化。		
1	ADC2_EN		ADC 2 イネーブル。	0x1	RW
		0	ADC 2 を無効化。		
		1	ADC 2 を有効化。		
0	ADC1_EN		ADC 1 イネーブル。	0x1	RW
		0	ADC 1 を無効化。		
		1	ADC 1 を有効化。		

### パワー・イネーブル・レジスタ

アドレス:0x042、リセット:0x03FF、レジスタ名:POWER\_ENABLE



### 表 31. POWER\_ENABLE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
9	CLOCK_LOSS_EN		クロック喪失を有効化します。	0x1	RW
		0	クロック喪失の検出を無効化します。		
		1	クロック喪失の検出を有効化します。		
7	FLASH_LDO_EN		フラッシュ LDO ブロック・イネーブル。	0x1	RW

Rev. 0 - 40/72 -

ビット	ビット名	設定	概要	リセット	アクセス
6	LDO_EN		LDO ブロック・イネーブル。	0x1	RW
		0	LDOブロック・ディスエーブル。		
		1	LDOイネーブル。		
5	AUXADC_EN		AUX ADC ブロック・イネーブル。	0x1	RW
		0	ADC 電源を無効化します。		
		1	ADC 電源を有効化します。		
4	MP_EN		多目的ピン・イネーブル。	0x1	RW
		0	GPIO ピン・ディスエーブル。		
		1	GPIO ピン・イネーブル。		
3	DIN_EN		シリアル入力ブロック・イネーブル。	0x1	RW
		0	シリアル入力ポートを無効化します。		
		1	シリアル入力ポートを有効化します。		
2	POUT_EN		パラレル出力ブロック・イネーブル。	0x1	RW
		0	パラレル出力ポートを無効化します。		
		1	パラレル出力ポートを有効化します。		
1	SOUT_EN		シリアル出力ブロック・イネーブル。	0x1	RW
		0	シリアル出力ポートを無効化します。		
		1	シリアル出力ポートを有効化します。		
0	CLKGEN_EN		クロック・ジェネレータ・ブロック・イネーブル。	0x1	RW
		0	クロック・ジェネレータを無効化します。		
		1	クロック・ジェネレータを有効化します。		

### ASIL エラー・クリア・レジスタ

アドレス:0x080、リセット:0x0000、レジスタ名: ASIL CLEAR

 B15
 B14
 B13
 B12
 B11
 B10
 B9
 B8
 B7
 B6
 B5
 B4
 B3
 B2
 B1
 B0

 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0
 0

[15:1] RESERVED RESERVED

\_[0] ASIL\_CLEAR Clear the ASIL errors

- 0: ASIL errors are reported
- Clears the ASIL error. Set back to ( after reading the ASIL register. If left at 1, no ASIL errors will be reported.


#### 表 32. ASIL CLEAR ビットの説明

± 02.710	Q. 7-10-12-14-17-17-18-18-18-18-18-18-18-18-18-18-18-18-18-							
ビット	ビット名	設定	概要	リセット	アクセス			
0	ASIL_CLEAR		自動車安全水準(ASIL)エラーをクリアします。	0x0	RW			
		0	ASIL エラーが報告されました。					
		1	ASIL エラーをクリアします。ASIL レジスタを読出し後ゼロに					
			戻します。「1」の状態のままでは ASIL エラーは報告されませ					
			$\lambda_{\circ}$					

Rev. 0 – 41/72 –

### エラー・マスク選択レジスタ

アドレス: 0x081、リセット: 0x0000、レジスタ名: ASIL\_MASK




#### 表 33. ASIL\_MASK ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
5	CLK_LOSS_MASK		クロック喪失エラー・マスク。	0x0	RW
		0	クロック喪失エラー・マスクなし。		
		1	クロック喪失エラー・マスクあり。		
4	BRN_GOOD_MASK		BIASN電圧エラー・マスク。	0x0	RW
		0	BIASN電圧エラー・マスクなし。		
		1	BIASN電圧エラー・マスクあり。		
3	BRP_GOOD_MASK		BIASP 電圧エラー・マスク。	0x0	RW
		0	BIASP 電圧エラー・マスクなし。		
		1	BIASP電圧エラー・マスクあり。		
2	VR_GOOD_MASK		リファレンス電圧エラー・マスク。	0x0	RW
		0	ファレンス電圧エラー・マスクなし。		
		1	ファレンス電圧エラー・マスクあり。		
1	OVERTEMP_MASK		加熱エラー・マスク。	0x0	RW
		0	過熱エラー・マスクなし。		
		1	過熱エラー・マスクあり。		
0	CRC_MASK		CRCエラー・マスク。	0x0	RW
		0	CRCエラー・マスクなし。		
		1	CRCエラー・マスクあり。		

Rev. 0 — 42/72 —

### ASIL エラー・フラグ・レジスタ

アドレス: 0x082、リセット: 0x0000、レジスタ名: ASIL\_FLAG




#### 表 34. ASIL FLAG ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	ASIL_FLAG		ASILエラー発生を示します。	0x0	R
		0	エラーなし。		
		1	ASILエラー。		

#### ASIL エラー・コード・レジスタ

アドレス: 0x083、リセット: 0x0000、レジスタ名: ASIL ERROR



#### 表 35. ASIL ERROR ビットの説明


ビット	ビット名	設定	概要	リセット	アクセス
5	CLK_LOSS_ERROR		クロック喪失エラー。	0x0	R
		0	クロックを利用できます。		
		1	クロック喪失エラー。		
4	BRN_ERROR		BIASNエラー。	0x0	R
		0	BIASN OK.		
		1	BIASNエラー。		
3	BRP_ERROR		BIASPエラー。	0x0	R
		0	BIASP OK₀		
		1	BIASPエラー。		
2	VR_GOOD_ERROR		電力リファレンス・エラー。	0x0	R
		0	電力リファレンス OK。		
		1	電力リファレンス・エラー。		

Rev. 0 - 43/72 -

ビット	ビット名	設定	概要	リセット	アクセス
1	OVERTEMP_ERROR		過熱エラー。	0x0	R
		0	ノーマル。		
		1	過熱エラー。		
0	CRC_ERROR		CRC エラー。	0x0	R
		0	CRCエラーなし。		
		1	CRC エラー。		

### CRC 値、ビット [7:0] レジスタ

アドレス: 0x084、リセット: 0x0000、レジスタ名: CRC\_VALUE\_L




[15:8] RESERVED RESERVED 00000000: RESERVED [7:0] CRC\_VALUE\_L CRC Value Lower Byte 0x00 - 0xFF: CRC Value Lower Byte

表 36. CRC VALUE Lビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[7:0]	CRC_VALUE_L		CRC 値の下位バイト。	0x0	R
		0x00 to 0xFF	CRC 値の下位バイト。		

### CRC 値レジスタ

アドレス: 0x085、リセット: 0x0000、レジスタ名: CRC\_VALUE\_H



[15:8] RESERVED RESERVED 00000000: RESERVED [7:0] CRC\_VALUE\_H CRC Value Upper Byte

0x00 - 0xFF: CRC Value Upper Byte


### 表 37. CRC\_VALUE\_H ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[7:0]	CRC_VALUE_H		CRC 値の上位バイト。	0x0	R
		0x00 to 0xFF	CRC 値の上位バイト。		

Rev. 0 — 44/72 —

#### レジスタ・マップ・コンテンツの CRC 値計算を開始するレジスタ

アドレス:0x086、リセット:0x0000、レジスタ名: RM\_CRC\_ENABLE




#### 表 38. RM CRC ENABLE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	RM_CRC_ENABLE		CRCイネーブル。	0x0	RW
		0	CRCイネーブル。		
		1	CRC を無効化。		

### レジスタ・マップ CRC 計算完了レジスタ

アドレス: 0x087、リセット: 0x0000、レジスタ名: RM\_CRC\_DONE



0: CRC Calculation Not Done

1: CRC Calculation Done

表 39.RM\_CRC\_DONE ビットの説明

[15:1] RESERVED

[15:8] RESERVED


RESERVED

RESERVED

ビット	ビット名	設定	概要	リセット	アクセス
0	RM_CRC_DONE		レジスタ・マップの CRC 計算を完了。	0x0	R
		0	CRC の計算は完了していません。		
		1	CRC の計算は完了しました。		

### レジスタ・マップ CRC 値、ビット [7:0] レジスタ

アドレス: 0x088、リセット: 0x0000、レジスタ名: RM\_CRC\_VALUE\_L



#### 表 40. RM CRC VALUE L ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[7:0]	RM_CRC_VALUE_L	0x0000 to 0xFFFF	レジスタ・マップ CRC 値の下位バイト。	0x0	R

- 45/72 -Rev. 0

### レジスタ・マップ CRC 値、ビット [15:8] レジスタ

アドレス:0x089、リセット:0x0000、レジスタ名:RM\_CRC\_VALUE\_H

B15 B14 B13 B12 B11 B10 В9 ВЗ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


[15:8] RESERVED RESERVED 00000000: RESERVED [7:0] RM\_CRC\_VALUE\_H Regmap CRC Value Upper Byte 0x0000-0xFFFF: Regmap CRC Value Upper Byte

#### 表 41. RM CRC VALUE Hビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[7:0]	RM_CRC_VALUE_H		レジスタ・マップ CRC 値の上位バイト。	0x0	R
		0x0000 to 0xFFFF	レジスタ・マップ CRC 値の上位バイト。		

### ロー・ノイズ・アンプ・ゲイン・コントロール・レジスタ

アドレス: 0x100、リセット: 0x0000、レジスタ名: LNA GAIN



#### 表 42. LNA GAIN ビットの説明


ビット	ドラト名 ビット名	設定	概要	リセット	アクセス
[7:6]	LNA4_GAIN		チャンネル4の LNA ゲイン。	0x0	RW
		00	ゲイン:2。		
		01	ゲイン:4。		
		10	ゲイン:8。		
		11	ゲイン:16。		
[5:4]	LNA3_GAIN		チャンネル 3 の LNA ゲイン。	0x0	RW
		00	ゲイン:2。		
		01	ゲイン:4。		
		10	ゲイン:8。		
		11	ゲイン:16。		

Rev. 0 — 46/72 —

ビット	ビット名	設定	概要	リセット	アクセス
[3:2]	LNA2_GAIN		チャンネル 2 の LNA ゲイン。	0x0	RW
		00	ゲイン:2。		
		01	ゲイン:4。		
		10	ゲイン:8。		
		11	ゲイン:16。		
[1:0]	LNA1_GAIN		チャンネル 1 の LNA ゲイン。	0x0	RW
		00	ゲイン:2。		
		01	ゲイン:4。		
		10	ゲイン:8。		
		11	ゲイン:16。		

### プログラマブル・ゲイン・アンプ・ゲイン・コントロール・レジスタ

アドレス:0x101、リセット:0x0000、レジスタ名:PGA\_GAIN



#### 表 43. PGA\_GAIN ビットの説明


ビット	ニ ビット名	設定	概要	リセット	アクセス
[7:6]	PGA4_GAIN		チャンネル4のPGAゲイン。	0x0	RW
		00	ゲイン:1.4。		
		01	ゲイン:2.8。		
		10	ゲイン:5.6。		
		11	ゲイン:11.2。		
[5:4]	PGA3_GAIN		チャンネル3のPGAゲイン。	0x0	RW
		00	ゲイン:1.4。		
		01	ゲイン:2.8。		
		10	ゲイン:5.6。		
		11	ゲイン:11.2。		
[3:2]	PGA2_GAIN		チャンネル2のPGAゲイン。	0x0	RW
		00	ゲイン:1.4。		
		01	ゲイン:2.8。		
		10	ゲイン:5.6。		
		11	ゲイン:11.2。		

Rev. 0 - 47/72 -

ビット	ビット名	設定	概要	リセット	アクセス
[1:0]	PGA1_GAIN		チャンネル 1 の PGA ゲイン。	0x0	RW
		00	ゲイン:1.4。		
		01	ゲイン:2.8。		
		10	ゲイン:5.6。		
		11	ゲイン:11.2。		

### ADC 1~ADC 4 までの信号パス・レジスタ

アドレス: 0x102、リセット: 0x2222、レジスタ名: ADC\_ROUTING1\_4



#### 表 44. ADC ROUTING1 4 ビットの説明


ビット	ニーニー ニービット名	設定	概要	リセット	アクセス
[14:12]	ADC4_SRC		ADC 4 の信号源。	0x2	RW
		000	ADC を無効化。		
		001	LNA PGA EQ パス。		
		010	LNA PGA パス(EQ をバイパス)。		
		011	LNA、PGA、および EQ をバイパス。		
		100	チャンネルをスワップ。		
		101	テスト・ピン使用。		
[10:8]	ADC3_SRC		ADC 3 の信号源。	0x2	RW
		000	ADC を無効化。		
		001	LNA PGA EQ パス。		
		010	LNA PGA パス(EQ をバイパス)。		
		011	LNA、PGA、および EQ をバイパス。		
		100	チャンネルをスワップ。		
		101	テスト・ピン使用。		

Rev. 0 — 48/72 —

ビット	ビット名	設定	概要	リセット	アクセス
[6:4]	ADC2_SRC		ADC 2 の信号源。	0x2	RW
		000	ADC を無効化。		
		001	LNA PGA EQ パス。		
		010	LNA PGA パス(EQ をバイパス)。		
		011	LNA、PGA、および EQ をバイパス。		
		100	チャンネルをスワップ。		
		101	テスト・ピン使用。		
[2:0]	ADC1_SRC		ADC 1 の信号源。	0x2	RW
		000	ADC を無効化。		
		001	LNA PGA EQ パス。		
		010	LNA PGA パス(EQ をバイパス)。		
		011	LNA、PGA、および EQ をバイパス。		
		100	チャンネルをスワップ。		
		101	テスト・ピン使用。		

### デシメータ・レート・コントロール・レジスタ

アドレス: 0x140、リセット: 0x0003、レジスタ名: DECIM RATE




#### 表 45. DECIM RATE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[2:0]	DECIM_RATE		デシメータ・レート。	0x3	RW
		000	予備。		
		001	予備。		
		010	1.8MSPS <sub>o</sub>		
		011	1.2MSPS <sub>o</sub>		
		100	900kSPS <sub>o</sub>		
		101	600kSPS <sub>o</sub>		
		110	450kSPS <sub>o</sub>		
		111	300kSPS <sub>o</sub>		

Rev. 0 - 49/72 -

### ハイパス・フィルタ・コントロール・レジスタ

アドレス: 0x141、リセット: 0x0018、レジスタ名: HIGH\_PASS



#### 表 46. HIGH\_PASS ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
6	PHASE_EQ		4次 EQ のイネーブル。	0x0	RW
		0	フェーズ EQ はオフ。		
		1	フェーズ EQ はオン。		
[5:1]	HP_SHIFT		ハイパス・フィルタのシフト値。	0x0C	RW
		00000	DC Cal モード。		
		01011	HP シフト値=11。		
		01100	HP シフト値=12。		
		01101	HP シフト値=13。		
		01110	HP シフト値=14。		
		01111	HP シフト値=15。		
		10000	HP シフト値=16。		
		10001	HP シフト値=17。		
		10010	HP シフト値=18。		
0	ENABLE_HP		ハイパス・フィルタのイネーブル。	0x0	RW
		0	HP フィルタはオフ。		
		1	HP フィルタはオン。		

Rev. 0 - 50/72 -

### DAQ モード・コントロール・レジスタ

アドレス: 0x143、リセット: 0x0000、レジスタ名: ACK\_MODE




#### 表 47. ACK\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[5:4]	ACK_CYCLES		DAQモードでのアクイジション・サイクル数を選択。	0x0	RW
		00	16 サイクルのアクイジション。		
		01	24 サイクルのアクイジション。		
		10	32 サイクルのアクイジション。		
		11	予備。		
[3:1]	ACK_OUT_RATE		DAQモードでのデータ出力レートを選択。	0x0	RW
		000	57.6MHz <sub>o</sub>		
		001	$38.4 \mathrm{MHz}_{\circ}$		
		010	$28.8 \mathrm{MHz}_{\circ}$		
		011	19.2MHz <sub>o</sub>		
		100	14.4MHz <sub>o</sub>		
		101	$9.6 \mathrm{MHz}_{\circ}$		
		110	$7.2 \mathrm{MHz}_{\circ}$		
		111	$4.8 \mathrm{MHz}_{\circ}$		
0	ACK_MODE		データ変換モードを選択。	0x0	RW
		0	デフォルトの連続モード。		
		1	DAQモード。		

Rev. 0 – 51/72 –

#### デシメータ切り捨てコントロール・レジスタ

アドレス: 0x144、リセット: 0x0002、レジスタ名: TRUNCATE\_MODE




### 表 48. TRUNCATE\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[1:0]	TRUNC_MODE		デシメータ・ワードの切り捨て方法。	0x2	RW
		00	LSBを切り捨て。		
		01	ゼロに丸める。		
		10	通常の丸め。		
		11	予備。		

### シリアル出力ポート・コントロール・レジスタ

アドレス: 0x1C0、リセット: 0x0000、レジスタ名: SERIAL MODE



#### 表 49. SERIAL\_MODE ビットの説明


ビット	ビット名	設定	概要	リセット	アクセス
6	CLK_SRC		SCLK_ADC のソース。	0x0	RW
		0	スレーブ。		
		1	マスタ。		
5	LRCLK_MODE		フレーム同期 (FS_ADC) モード。	0x0	RW
		0	50/50 デューティ・サイクル・クロック。		
		1	パルス。		

Rev. 0 – 52/72 –

ビット	ビット名	設定	概要	リセット	アクセス
4	LRCLK_POL		フレーム同期(FS_ADC)の極性。	0x0	RW
		0	負の極性。		
		1	正の極性。		
3	BCLK_POL		SCLK_ADC の極性。	0x0	RW
		0	負の極性。		
		1	正の極性。		
2	DATA_FMT		シリアル・データ・フォーマット。	0x0	RW
		0	左揃えフォーマット。		
		1	I2Sフォーマット – データは 1SCLK ピリオド遅延。		
[1:0]	TDM_MODE		フレームあたりチャンネル数とチャンネルあたり SCLK サイクル数。	0x0	RW
		00	2チャンネル、チャンネルあたり 16 ビット。		
		01	4チャンネル、チャンネルあたり16ビット。		
		10	予備。		
		11	予備。		

### パラレル・ポート・コントロール・レジスタ

アドレス: 0x1Cl、リセット: 0x0000、レジスタ名: PARALLEL\_MODE




#### 表 50. PARALLEL MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	PAR_NIBBLE		ニブル・モードを有効化。	0x0	RW
		1	バイト・モード。		
		0	ニブル・モード。		
1	PAR_ENDIAN		上位バイト/下位バイトの順番。	0x0	RW
		0	上位バイトを先に出力。		
		1	下位バイトを先に出力。		
0	PAR_CHANNELS		出力するチャンネル数。	0x0	RW
		1	2チャンネル。		
		0	4チャンネル。		

Rev. 0 - 53/72 -

#### ADC デジタル出力モード・レジスタ

アドレス: 0x1C2、リセット: 0x0000、レジスタ名: OUTPUT\_MODE




#### 表 51. OUTPUT\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
1	CS_OVERRIDE		CONV_STARTイネーブルまたはディスエーブル。	0x0	RW
		0	CONV_START機能は有効。		
		1	CONV_START機能は無効。		
0	OUTPUT_MODE		シリアル・モードまたはパラレル・モード。	0x0	RW
		0	シリアル・モード。		
		1	パラレル・モード。		

### 補助 ADC 読出し値レジスタ

アドレス:0x200、リセット:0x0000、レジスタ名:ADC\_READ0

このレジスタには該当するチャンネルの補助 ADC からの出力データが含まれます。2 つのチャンネルはそれぞれサンプル・フレームあたり 1 回更新されます。



#### 表 52. ADC READ0 ビットの説明

[15:10] RESERVED

000000: RESERVED

RESERVED


		A) 0							
ビット	ビット名	設定	概要	リセット	アクセス				
[9:0]	ADC_VALUE		ADC 入力値。ADC 入力からサンプリングしたデータの瞬時値です。	0x000	RW				

Rev. 0 - 54/72 -

**ADAR7251** 

アドレス: 0x201、リセット: 0x0000、レジスタ名: ADC READ1

このレジスタには該当するチャンネルの補助 ADC からの出力データが含まれます。2 つのチャンネルはそれぞれサンプル・フレームあた り1回更新されます。



[15:10] RESERVED RESERVED 000000: RESERVED

#### 表 53. ADC\_READ1 ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[9:0]	ADC_VALUE		ADC 入力値。ADC 入力からサンプリングしたデータの瞬時値です。	0x000	RW

### 補助 ADC サンプル・レート選択レジスタ

アドレス: 0x210、リセット: 0x0000、レジスタ名: ADC\_SPEED

このレジスタは補助 ADC のサンプル・レートを設定します。

	B15	B14	B13	B12	B11	B10	В9	B8	B7	B6	B5	В4	B3	B2	B1	В0	
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
					1												1
_																	

[15:2] RESERVED

\_[1:0] ADC\_SPEED ADC speed

00: 112.5 kHz Sample Rate

01: 225 kHz Sample Rate

10: 450 kHz Sample Rate

11: Reserved


#### 表 54. ADC\_SPEED ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[1:0]	ADC_SPEED		ADC のスピード。レートを 2 倍または半分にして補助 ADC からサンプリングを行い、レジスタをテストしてください。	0x0	RW
		00	サンプル・レート: 112.5kHz。		
		01	サンプル・レート: 225kHz。		
		10	サンプル・レート: 450kHz。		
		11	予備。		

- 55/72 -Rev. 0

### 補助 ADC モード・レジスタ

アドレス: 0x211、リセット: 0x0000、レジスタ名: ADC\_MODE




#### 表 55. ADC\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[2:1]	AUX_INPUT_SEL		AUX入力の選択。	0x0	RW
		00	AUXIN1 ピンを ADC に使用		
		01	AUXIN2 ピンを ADC に使用		
0	AUX_ADC_MODE		AUX ADC モード。	0x0	RW
		0	どちらのピンもサンプル・ピリオドあたり 1 回サンプリングされ		
			ます。		
		1	サンプル・ピリオドごとに片方のピンのみサンプリングされま		
			す。このピンは AUX_INPUT_SEL ビット [2:1] に基づいて選択		
			されます。		

### MPx ピン・モード・レジスタ

アドレス:0x250、リセット:0x0000、レジスタ名:MP0\_MODE




### 表 56. MP0\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[5:2]	DEBOUNCE_VALUE		バウンス防止時間の設定。	0x0	RW
		0001	0.3ms		
		0010	0.6ms		
		0011	0.9ms		
		0100	5.0ms		
		0101	10.0ms		
		0110	20.0ms		

Rev. 0 - 56/72 -

ビット	ビット名	設定	概要	リセット	アクセス
·		0111	40.0ms		
		0000	バウンス防止なし。		
[1:0]	MP_MODE		MPのモード設定。	0x0	RW
		01	ピンは入力に使用。		
		10	ピンは出力に使用。		
		00	ピンの主機能が選択されています。		

アドレス: 0x251、リセット: 0x0000、レジスタ名: MP1\_MODE




### 表 57. MP1\_MODE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[5:2]	DEBOUNCE_VALUE		バウンス防止時間の設定。	0x0	RW
		0001	0.3ms		
		0010	0.6ms		
		0011	0.9ms		
		0100	5.0ms		
		0101	10.0ms		
		0110	20.0ms		
		0111	40.0ms		
		0000	バウンス防止なし。		
[1:0]	MP_MODE		MPのモード設定。	0x0	RW
		01	ピンは入力に使用。		
		10	ピンは出力に使用。		
		00	ピンの主機能が選択されています。		

Rev. 0 – 57/72 –

#### MP 書込み値レジスタ

アドレス: 0x260、リセット: 0x0000、レジスタ名: MP0\_WRITE



[15:1] RESERVED 0000000000000000: RESERVED [0] MP\_REG\_WRITE Multi-purpose pin write value


0: MP pin output off

1: MP pin output on

#### 表 58. MP0 WRITE ビットの説明

ビット	 ビット名	設定	概要	リセット	アクセス
0	MP_REG_WRITE		多目的(MP)ピンの書込み値。	0x0	W
		0	MP ピン出力はオフ。		
		1	MP ピン出力はオン。		

アドレス: 0x261、リセット: 0x0000、レジスタ名: MP1\_WRITE



[0] MP\_REG\_WRITE Multi-purpose pin write value


0: MP pin output off 1: MP pin output on

表 59. MP1 WRITE ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	MP_REG_WRITE		多目的(MP)ピンの書込み値。	0x0	W
		0	MP ピン出力はオフ。		
		1	MP ピン出力はオン。		

### MP 読出し値レジスタ

アドレス: 0x270、リセット: 0x0000、レジスタ名: MP0 READ



[15:1] RESERVED RESERVED 0000000000000000: RESERVED

0: MP pin input low


1: MP pin input high

#### 表 60. MP0 READ ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	MP_REG_READ		多目的 (MP) ピンの読出し値。	0x0	R
		0	MP ピン入力はロー。		
		1	MP ピン入力はハイ。		

- 58/72 -Rev. 0

アドレス: 0x271、リセット: 0x0000、レジスタ名: MP1 READ




#### 表 61. MP1 READ ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	MP_REG_READ		多目的 (MP) ピンの読出し値。	0x0	R
		0	MP ピン入力はロー。		
		1	MP ピン入力はハイ。		

### SPI\_CLK ピン駆動強度およびスルー・レート・レジスタ

アドレス: 0x280、リセット: 0x0000、レジスタ名: SPI\_CLK\_PIN




#### 表 62. SPI CLK PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	SPI_CLK_PULL		SPI_CLK のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	SPI_CLK_DRIVE		SPI_CLK の駆動強度	0x0	RW
		00	最低。		
		01	低。		
		10	吉同。		
		11	最高。		

Rev. 0 - 59/72 -

### SPI\_MISO ピン駆動強度およびスルー・レート・レジスタ

アドレス:0x281、リセット:0x0000、レジスタ名: MISO\_PIN




#### 表 63. MISO\_PIN ビットの説明

L. L. L. A.				
ビット名	設定	概要	リセット	アクセス
MISO_PULL		SPI_MISO のプルダウン設定。	0x0	RW
	0	プルダウンは無効。		
	1	プルダウンは有効。		
MISO_DRIVE		SPI_MISO のドライブ強度。	0x0	RW
	00	最低。		
	01	低。		
	10	高。		
	11	最高。		
	MISO_PULL	MISO_PULL 0 1 MISO_DRIVE 00 01 11	MISO_PULL SPI_MISO のプルダウン設定。	MISO_PULL SPI_MISO のプルダウン設定。 0x0

# SPI\_SSピン・ドライブ強度およびスルー・レート・レジスタ

アドレス:0x282、リセット:0x0004、レジスタ名: SS\_PIN



#### 表 64. SS PIN ビットの説明


ビット	ビット名	設定	概要	リセット	アクセス
2	SS_PULL		SPI_SSのプルアップ設定。	0x1	RW
		0	プルアップは無効。		
		1	プルアップは有効。		

Rev. 0 — 60/72 —

ビット	ビット名	設定	概要	リセット	アクセス
[1:0]	SS_DRIVE		SPI_SSの駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

## SPI\_MOSI ピン・ドライブ強度およびスルー・レート・レジスタ

アドレス: 0x283、リセット: 0x0000、レジスタ名: MOSI\_PIN




#### 表 65. MOSI PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	MOSI_PULL		SPI_MOSI のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	MOSI_DRIVE		SPI_MOSI の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

### ADDR15 ピン・ドライブ強度およびスルー・レート・レジスタ

アドレス: 0x284、リセット: 0x0000、レジスタ名: ADDR15\_PIN

このレジスタは PPI モードでの ADC DOUT6 の駆動強度設定も制御します。




#### 表 66. ADDR15\_PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	ADDR15_PULL		ADDR15 のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADDR15_DRIVE		ADDR15 の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

### FAULTピン・ドライブ強度およびスルー・レート・レジスタ

アドレス: 0x285、リセット: 0x0004、レジスタ名: FAULT PIN



#### 表 67. FAULT PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	FAULT_PULL		FAULTのプルアップ設定。	0x1	RW
		0	プルアップは無効。		
		1	プルアップは有効。		

Rev. 0 — 62/72 —

ビット	ビット名	設定	概要	リセット	アクセス
[1:0]	FAULT_DRIVE		FAULTの駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	茼。		
		11	最高。		

### FS\_ADC ピン・ドライブ強度およびスルー・レート・レジスタ

アドレス:0x286、リセット:0x0000、レジスタ名:FS\_ADC\_PIN

このレジスタは PPI モードでの ADC DOUT7 のドライブ強度設定も制御します。





表 68. FS ADC PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	FS_ADC_PULL		FS_ADC のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	FS_ADC_DRIVE		FS_ADC の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

## CONV\_STARTピン・ドライブ強度およびスルー・レート・レジスタ

アドレス: 0x287、リセット: 0x0004、レジスタ名: CS\_PIN




#### 表 69. CS\_PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	CS_PULL		CONV_STARTのプルアップ設定。	0x1	RW
		0	プルアップは無効。		
		1	プルアップは有効。		
[1:0]	CS_DRIVE		CONV_STARTの駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

### SCLK\_ADC ピン・ドライブ強度およびスルー・レート・レジスタ

アドレス: 0x288、リセット: 0x0000、レジスタ名: SCLK ADC PIN



#### 表 70. SCLK ADC PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	SCLK_ADC_PULL		SCLK_ADC のプルダウン設定。	0x0	RW
		0	2 7 . 7 7 TOOM 7540		
		1	プルダウンは有効。		
[1:0]	SCLK_ADC_DRIVE		SCLK_ADC の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

Rev. 0 — 64/72 —

### ADC\_DOUTx ピン・ドライブ強度およびスルー・レート・レジスタ

以下のレジスタは ADC\_DOUTx ピンを参照します。対象範囲は ADC\_DOUT0~ADC\_DOUT5 です。表 71~表 76 のビット [1:0] とビット 2 については、ADC\_DOUT はレジスタ名で定義された ADC\_DOUTx ピンを意味します。

アドレス: 0x289、リセット: 0x0000、レジスタ名: ADC DOUTO PIN





表 71. ADC DOUTO PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

アドレス: 0x28A、リセット: 0x0000、レジスタ名: ADC\_DOUT1\_PIN




### 表 72. ADC\_DOUT1\_PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

Rev. 0 — 65/72 —


アドレス: 0x28B、リセット: 0x0000、レジスタ名: ADC DOUT2 PIN



#### 表 73. ADC DOUT2 PIN ビットの説明

-	/O_DOOTZ_I IIV と ク     ぱ L タ		柳西	انتظال	725
ビット	ビット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

アドレス: 0x28C、リセット: 0x0000、レジスタ名: ADC\_DOUT3\_PIN




#### 表 74. ADC DOUT3 PIN ビットの説明

ビット	ニーニービット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	峝。		
		11	最高。		

Rev. 0 — 66/72 —


アドレス: 0x28D、リセット: 0x0000、レジスタ名: ADC DOUT4 PIN



#### 表 75. ADC DOUT4 PIN ビットの説明

L I	L. 1. A.	=n.⇔	柳西	المسالا	775
ビット	ビット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	声。		
		11	最高。		

アドレス: 0x28E、リセット: 0x0000、レジスタ名: ADC\_DOUT5\_PIN




#### 表 76. ADC DOUT5 PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	ADC_DOUT_PULL		ADC_DOUT のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	ADC_DOUT_DRIVE		ADC_DOUT の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	峝。		
		11	最高。		

Rev. 0 - 67/72 -

### DATA\_READY ピン・ドライブ強度およびスルー・レート・レジスタ

アドレス:0x291、リセット:0x0000、レジスタ名: DATA\_READY\_PIN




#### 表 77. DATA\_READY\_PIN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
2	DATA_READY_PULL		DATA_READY のプルダウン設定。	0x0	RW
		0	プルダウンは無効。		
		1	プルダウンは有効。		
[1:0]	DATA_READY_DRIVE		DATA_READY の駆動強度。	0x0	RW
		00	最低。		
		01	低。		
		10	高。		
		11	最高。		

### XTAL イネーブルおよび駆動レジスタ

アドレス: 0x292、リセット: 0x0000、レジスタ名: XTAL\_CTRL




#### 表 78. XTAL\_CTRL ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
1	XTAL_DRV		XOUT ピンの駆動強度。	0x0	RW
		0	低。		
		1	高。		
0	XTAL_ENB		水晶発振器イネーブル。	0x0	RW
		0	XTALイネーブル。		
		1	XTALディスエーブル。		

Rev. 0 — 68/72 —

#### ADC テスト・レジスタ


アドレス: 0x301、リセット: 0x0304、レジスタ名: ADC\_SETTING1



#### 表 79. ADC SETTING1 ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[9:8]	EQ_CAP_CTRL		HPFコーナ周波数の選択。	0x3	RW
		00	EQ HPF コーナ周波数:54kHz		
		01	EQ HPF コーナ周波数: 45kHz		
		10	EQ HPF コーナ周波数:37kHz		
		11	EQ HPF コーナ周波数: 32kHz		
2	PDETECT_EN		ピーク検出イネーブル。	0x1	RW
		0	ピーク検出ディスエーブル		
		1	ピーク検出イネーブル		
1	PERFOM_IMPROVE1		性能改善設定 1。	0x0	RW
		0	性能改善設定1イネーブル		
		1	性能改善設定1ディスエーブル (この値を使用)		

アドレス: 0x308、リセット: 0x0000、レジスタ名: ADC SETTING2




#### 表 80. ADC\_SETTING2 ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[4:0]	PERFORM_IMPROVE2		性能改善設定 2。	0x00	RW
		0xxxx	性能改善設定 2a。		
		1xxxx	性能改善設定 2b。		
		10011	性能改善設定 2c(この値を使用)。		

Rev. 0 — 69/72 —

アドレス: 0x30A、リセット: 0x0009、レジスタ名: ADC SETTING3




#### 表 81. ADC\_SETTING3 ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[3:2]	PERFORM_IMPROVE5		性能改善設定 5。	0x2	RW
		10	予備。		
		00	性能改善設定5(この値を使用)。		
0	PERFORM_IMPROVE4		性能改善設定 4。	0x1	RW
		0	性能改善設定4ディスエーブル。		
		1	性能改善設定4イネーブル (この値を使用)。		

### デジタル・フィルタ同期イネーブル・レジスタ

アドレス: 0x30E、リセット: 0x0003、レジスタ名: DEJITTER\_WINDOW




Digital Filter Sync Enable 0000: Digital Filter Sync Disable 0011: Digital Filter Sync Enable

#### 表 82. DEJITTER WINDOW ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
[3:0]	DEJITTER		デジタル・フィルタ同期イネーブル。	0x3	RW
		0000	デジタル・フィルタ同期ディスエーブル。		
		0011	デジタル・フィルタ同期イネーブル。		

### CRC イネーブル/ディスエーブル・レジスタ

アドレス: 0xFD00、リセット: 0x0000、レジスタ名: CRC EN




#### 表 83. CRC\_EN ビットの説明

ビット	ビット名	設定	概要	リセット	アクセス
0	CRC_EN			0x0	RW
		0	CRCイネーブル		
		1	CRCディスエーブル		

Rev. 0 - 70/72 -

**ADAR7251** 

# 代表的なアプリケーション回路



C1, C2, C4, C5, C7, C8, C10, C11: SEE HIGH-PASS FILTER (HPF) SECTION C3, C6, C9, C12: SEE LOW-PASS FILTER (LPF) SECTION C17, C18: 12pF T0 13pF, SELECT BASED ON CRYSTAL R1: 1000 TYPICAL. SELECT BASED ON CRYSTAL C19: 5.6nF C20: 390pF R2: 1kΩ

R2: 1 KΩ R3, R4: 10kΩ; USE EITHER PULL-UP OR PULL-DOWN BASED ON DEVICE ADDRESS R5, R6: 10kΩ TYPICAL CONV START AND DATA\_READY SIGNALS MAY NOT BE NECESSARY, SEE ADC SERIAL MODE SECTION F5, ADC AND SCLK, ADC DIRECTION DEPENDS ON THE MASTER OR SLAVE MODE Y1: 19.2MHz TYPICAL, ACCEPTABLE RANGE IS 16MHz TO 54MHz. ALTERNATELY CLOCK AVAILABLE IN THE SYSTEM CAN BE CONNECTED TO XIN.

図 60. 代表的なアプリケーション回路、4 チャンネル、シリアル・モード

# 外形寸法




図 61. 48 ピン・リード・フレーム・チップ・スケール・パッケージ [LFCSP\_SS] 7mm × 7mm ボディ、側面ハンダ付け可能リード付き (CS-48-1) 寸法:mm

### オーダー・ガイド

Model <sup>1, 2</sup>	Temperature Range	Package Description	Package Option
ADAR7251WBCSZ	-40°C to +125°C	48-Lead LFCSP_SS	CS-48-1
ADAR7251WBCSZ-RL	−40°C to +125°C	48-Lead LFCSP_SS, 13" Tape and Reel	CS-48-1
EVAL-ADAR7251Z		Evaluation Board	

<sup>&</sup>lt;sup>1</sup>Z=RoHS 準拠製品。

#### オートモーティブ製品

ADAR7251W モデルは、オートモーティブ・アプリケーションの品質と信頼性の条件に対応するよう管理された製造により提供されています。これらのオートモーティブ・モデルの仕様は商用モデルと異なる場合があるため、設計者はこのデータシートの仕様のセクションを慎重に検討してください。オートモーティブ・アプリケーション向けには、上記のオートモーティブ・グレード製品のみを提供しています。特定製品のオーダー情報とこれらのモデルに特有のオートモーティブ信頼性レポートについては、最寄りのアナログ・デバイセズまでお問い合わせください。

Rev. 0 - 72/72 -

 $<sup>^2</sup>$  W = 車載アプリケーション向けに性能を評価済み。