日本語参考資料
最新版英語データシートはこちら

超低消費電力 I²C アイソレータ（単方向 SCL、拡張 V_{DD}、アイドルバス・ホットスワップ、低 V_{OL} を搭載）

ADuM1253

概要

ADuM1253 は、I²C などのアプリケーションに 2 つのオープン・ドレイン・チャンネルを提供します。1 つは単方向、もう 1 つは双方向で、同じライン上で両方向にデータ送信する必要がありますが、クロックは単方向です。ラッチアップ動作を防ぐため、サイド 1 の出力はロジック・ロー電圧を 0.64V に安定化する専用バッファで構成されており、入力ロジック・ローの閾値は、出力ロジック・ロー電圧より 50mV 以上低くなっています。サイド 2 は従来型のバッファで構成されており、ロジック・ロー出力電圧の安定化は行いません。

ADuM1253 は、1.71V～5.5V の電源をアイソレータのサイド 1 とサイド 2 の両方で個別に備えています。このデバイスは最大 2MHz で動作します。サイドあたり 21µA の超低スタンバイ電流を実現しているため、バッテリ駆動のシステムに最適です。

ADuM1253 は、サイド 1 とサイド 2 を接続する前に、最初にバス・ピンをプリチャージし、次に、バス状態をモニタリングして、アイドル・バスとなっているか、I²C ストップ条件を検出していることを確認することによって、サイド 2 のホットプラグ接続に対して障害のないバス接続を実現します。

ADuM1253 は、8 ピンのナローSOIC パッケージを採用し、−40ºC～+125ºC の周囲温度での動作が確保されています。

主なアプリケーション

- 絶縁型 I²C/SMBus インターフェイス
- バッテリ管理システム
- パワー・オーバー・イーサネット（PoE）
- モータ制御システム

簡略アプリケーション回路図



特長と利点

- 低 $V_{OL(MAX)}$による優れた I²C デバイス互換性
  - サイド 1：0.69V
  - サイド 2：0.4V
- 超低消費電力により長いバッテリ寿命を実現
  - チャンネルあたり 142µA（400kHz 時の代表値）
- より多くのロジック電圧レベル、およびレベル・シフトを可能にする広範な個別 V_{DD1}/V_{DD2} 電源
  - どちらのサイドも、1.71V～5.5V
- ホットスワップ可能なサイド 2 の I/O がデータの破損を防止
  - バス・アイドルまたはストップ状態で最初のサイド 2 接続を実行
- SCL が最大 2MHz の双方向 I²C 転送
- 強力な電流シンクにより $R_{PULL-UP}$ 値を低くすることでバスを高速化
  - サイド 1：5mA
  - サイド 2：50mA
- デジタル信号の堅牢なガルバニック絶縁
  - 連続耐圧（V_{IOWM}）
    - 8 ピン、ナローSOIC：445V_{RMS}
  - ±10kV のサージ耐圧（IEC 61000-4-5 準拠）
  - 沿面距離とクリアランスを確保したパッケージ
    - 8 ピン、ナローSOIC：4mm
- 安全性と規制に関する認定（申請中）
  - IEC 60747-17（申請中）
    - V_{IORM} が強化されたナローSOIC：630V_{PEAK}
  - UL 1577（申請中）
    - 8 ピン、ナローSOIC：3000V_{RMS}（1 分間）
  - IEC/EN/CSA 62368-1（申請中）
  - IEC/EN/CSA 61010-1（申請中）
  - CAN/CSA-C22.2 No. 14–18（申請中）

型番はデータシート末尾に記載されています。

19-101761; Rev 0; 10/23

本　　　　社／〒105-7323　東京都港区東新橋 1-9-1　東京汐留ビルディング 23F
大　阪営業所／〒532-0003　大阪府大阪市淀川区宮原 3-5-36　新大阪トラストタワー 10F
名古屋営業所／〒451-6038　愛知県名古屋市西区牛島町 6-1　名古屋ルーセントタワー 38F

絶対最大定格

V_{DD1}～GND1 .... −0.3V～+6.0V
V_{DD2}～GND2 .... −0.3V～+6.0V
SDA1、SCL1～GND1 .... −0.3V～+6.0V
SDA2、SCL2～GND2 .... −0.3V～+6.0V
短絡連続電流
SDA1、SCL1～V_{DD1} 20mA
SDA2、SCL2～V_{DD2} 100mA

連続消費電力
8 NSOIC（+70ºC を超えると、5.49mW/ºC でディレーティング） .... +440mW
温度
動作温度範囲 .... −40°C～ +125°C
ジャンクション温度.......... +150°C
保存温度 .... −65°C～150°C
リード温度（はんだ処理、10 秒） .... +300ºC
はんだ処理温度（リフロー） .... +260ºC

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。これらの規定はストレス定格のみを定めたものであり、この仕様の動作セクションに記載する規定値以上でデバイスが正常に動作することを意味するものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

パッケージ情報

8 ピン、ナローーSOIC

Outline Number	21-0041
Land Pattern Number	90-0096
Junction-to-Ambient Thermal Resistance (θ_{JA})	182°C/W
Junction-to-Case Top Thermal Resistance ($\theta_{JC(TOP)}$)	50°C/W
Junction-to-Board Thermal Resistance (θ_{JB})	63.6°C/W
Junction-to-Case Top Thermal Characterization Parameter (ψ_{JT})	8°C/W
Junction-to-Board Thermal Characterization Parameter (ψ_{JB})	60°C/W
Moisture Sensitivity Level	3

最新のパッケージ外形図とランド・パターン（フットプリント）に関しては、www.analog.com/jp/design-center/packaging-quality-symbols-footprints/package-index.html で確認してください。パッケージ・コードの「+」、「#」、「−」は RoHS 対応状況のみを示します。パッケージ図面は異なる末尾記号が示されている場合がありますが、図面は RoHS 状況に関わらず該当のパッケージについて図示しています。

パッケージの熱抵抗は、JEDEC 規格 JESD51-7 に記載の方法で 4 層基板を使用して求めたものです。パッケージの熱に対する考慮事項の詳細については、www.analog.com/jp/technical-articles/thermal-characterization-of-ic-packages.html を参照してください。

電気的特性

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = +1.71V～+5.5V、$V_{DD2} - V_{GND2}$ = +1.71V～+5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。
特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A= +25ºC での値です。（Note 1 および Note 2））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
POWER SUPPLY							
Supply Voltage	V_{DD1}	Relative to GND1		1.71		5.5	V
	V_{DD2}	Relative to GND2		1.71		5.5	
Undervoltage-Lockout Threshold Side_	$V_{UVLO\_}$	$V_{DD\_}$ rising		1.48	1.6	1.65	V
Undervoltage-Lockout Threshold Hysteresis	V_{UVLO_HYST}				30		mV
SUPPLY CURRENT (Note 3)							
Supply Current–Side 1	I_{DD1}	V_{DD1} = V_{DD2} = 1.8V - 5V	SDA1/SCL1 = V_{DD1}		20	34	µA

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = +1.71V～+5.5V、$V_{DD2} - V_{GND2}$ = +1.71V～+5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。
特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A= +25ºC での値です。（Note 1 および Note 2））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
			SDA1/SCL1 = 400kHz square wave		200	250	
			SDA1/SCL1 = 1MHz square wave		270	340	
Supply Current—Side 2	I_{DD2}	V_{DD1} = V_{DD2} = 1.8V - 5V	SDA2/SCL2 = V_{DD2}		21	35	µA
			SDA2/SCL2 = GND2		49	70	
			SDA2/SCL2 = 400kHz square wave		84	110	
			SDA2/SCL2 = 1MHz square wave		146	180	
LOGIC INPUTS AND OUTPUTS							
Input High Voltage, SDA1/SCL1	V_{IH1}	Relative to GND1		0.52	0.56	0.62	V
Input Low Voltage, SDA1/SCL1	V_{IL1}	Relative to GND1		0.47	0.51	0.56	V
Input Hysteresis, Side 1	V_{HYS1}	V_{IH1} - V_{IL1}			50		mV
Output Low Voltage, SDA1	V_{OL1}	Relative to GND1	I = 0.1mA - 5mA sink	0.59	0.64	0.69	V
Low-level Output Voltage to High-Level Input Voltage Threshold Difference, SDA1	$\Delta V_{O/IT}$	SDA1, V_{OL} - V_{IH}	(Note 4)	45			mV
Input High Voltage, SDA2	V_{IH2}	SDA2 to GND2		0.52 x V_{DD2}	0.45 x V_{DD2}		V
Input Low Voltage, SDA2	V_{IL2}	SDA2 to GND2			0.38 x V_{DD2}	0.3 x V_{DD2}	V
Input Hysteresis, Side 2	V_{HYS2}	V_{IH2} - V_{IL2}			0.07 x V_{DD2}		V
Output Low Voltage, Side 2	V_{OL2}	SDA2/SCL2 to GND2	I = 50mA sink			0.4	V
Static Output Loading	I_{SDA1}	Side 1		0.1		5	mA
	$I_{SDA2/SCL2}$	Side 2		0.1		50	
Leakage Current	I_L	Device unpowered	SDA1/SCL1 = 5.5V, VDD1 = 0V	-10		+10	µA
			SDA2/SCL2 = 5.5V, VDD2 = 0V	-10		+10	
		Device powered	SDA1 = SCL1 = VDD1 = 5.5V	-10		+10	
		Device powered and not in precharge	SDA2 = SCL2 = VDD2 = 5.5V	-10		+10	
Input Capacitance	C_{IN}	f = 1MHz			5		pF

動的特性

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = 1.71V～5.5V、$V_{DD2} - V_{GND2}$ = 1.71V～5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A = +25ºC での値です。（Note 1、Note 2、および Note 5））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Common-Mode Transient Immunity	CMTI	(Note 6)		200			kV/µs
Maximum Data Rate	DR_{MAX}			2			MHz
Fall Time	t_{F1}	SDA1 = 0.7 x V_{DD1} to 0.3 x V_{DD1}	4.5V ≤ V_{DD1} ≤ 5.5V, C_{L1} = 40pF, R_1 = 1.6kΩ	8.8	20.3	36.1	ns
			3.0V ≤ V_{DD1} ≤ 3.6V, C_{L1} = 40pF, R_1 = 1kΩ	6.1	13.7	24.1	
			2.25V ≤ V_{DD1} ≤ 2.75V, C_{L1} = 40pF, R_1 = 810Ω	4.6	10.4	18.5	
		SDA1 = 0.7 x V_{DD1} to 0.75V	1.71V ≤ V_{DD1} ≤ 1.89V, C_{L1} = 40pF, R_1 = 470Ω	2.4	4.7	11.5	
		SDA1 = 0.9 x V_{DD1} to 0.9V	4.5V ≤ V_{DD1} ≤ 5.5V, C_{L1} = 40pF, R_1 = 1.6kΩ	15.4	34.7	64.7	
			3.0V ≤ V_{DD1} ≤ 3.6V, C_{L1} = 40pF, R_1 = 1kΩ	9.1	19.7	35.9	
			2.25V ≤ V_{DD1} ≤ 2.75V, C_{L1} = 40pF, R_1 = 810Ω	6.0	12.2	23.3	
			1.71V ≤ V_{DD1} ≤ 1.89V, C_{L1} = 40pF, R_1 = 470Ω	3.8	6.5	11.1	
	t_{F2}	SDA2/SCL2 = 0.7 x V_{DD2} to 0.3 x V_{DD2}	4.5V ≤ V_{DD2} ≤ 5.5V, C_{L2} = 400pF, R_2 = 180Ω	11.8	18.6	30.0	
			3.0V ≤ V_{DD2} ≤ 3.6V, C_{L2} = 400pF, R_2 = 120Ω	9.0	13.8	21.0	
			2.25V ≤ V_{DD2} ≤ 2.75V, C_{L2} = 400pF, R_2 = 91Ω	7.6	11.6	17.0	
			1.71V ≤ V_{DD2} ≤ 1.89V, C_{L2} = 400pF, R_2 = 81Ω	6.5	9.5	13.4	
		SDA2/SCL2 = 0.9 x V_{DD2} to 0.4V	4.5V ≤ V_{DD2} ≤ 5.5V, C_{L2} = 400pF, R_2 = 180Ω	25.7	41.0	63.0	
			3.0V ≤ V_{DD2} ≤ 3.6V, C_{L2} = 400pF, R_2 = 120Ω	19.0	29.0	44.4	
			2.25V ≤ V_{DD2} ≤ 2.75V, C_{L2} = 400pF, R_2 = 91Ω	15.5	24.0	36.3	

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = 1.71V～5.5V、$V_{DD2} - V_{GND2}$ = 1.71V～5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A = +25ºC での値です。（Note 1、Note 2、および Note 5））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
			1.71V ≤ V_{DD2} ≤ 1.89V, C_{L2} = 400pF, R_2 = 81Ω	12.4	18.0	26.1	
Propagation Delay	t_{PLH12}	SDA1/SCL1 = 0.66V to SDA2/SCL2 = 0.7 x V_{DD2}	4.5V ≤ $V_{DD\_}$ ≤ 5.5V, C_{L1} = 20pF, R_1 = 1.6kΩ, C_{L2} = 20pF, R_2 = 180Ω		37.6	50.0	ns
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V, C_{L1} = 20pF, R_1 = 1kΩ, C_{L2} = 20pF, R_2 = 120Ω		35.9	48.0	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V, C_{L1} = 20pF, R_1 = 810Ω, C_{L2} = 20pF, R_2 = 91Ω		35.2	47.0	
			1.71V ≤ $V_{DD\_}$ ≤ 1.89V, C_{L1} = 20pF, R_1 = 470Ω, C_{L2} = 20pF, R_2 = 81Ω		36.5	51.6	
	t_{PHL12}	SDA1/SCL1 = 0.425V to SDA2/SCL2 = 0.3 x V_{DD2}	4.5V ≤ $V_{DD\_}$ ≤ 5.5V, C_{L1} = 20pF, R_1 = 1.6kΩ, C_{L2} = 20pF, R_2 = 180Ω		93.7	133.3	
			3.0V ≤ $V_{DD1\_}$ ≤ 3.6V, C_{L1} = 20pF, R_1 = 1kΩ, C_{L2} = 20pF, R_2 = 120Ω		84.2	116.4	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V, C_{L1} =10pF, R_1 = 810Ω, C_{L2} = 20pF, R_2 = 91Ω		78.8	107.3	
			1.71V ≤ $V_{DD\_}$ ≤ 1.89V, C_{L1} = 20pF, R_1 = 470Ω, C_{L2} = 20pF, R_2 = 81Ω		75.6	100.1	
	t_{PLH21}	SDA2 = 0.5 x V_{DD2} to SDA1 = 0.7 x V_{DD1}	4.5V ≤ $V_{DD\_}$ ≤ 5.5V, C_{L1} = 20pF, R_1 = 1.6kΩ, C_{L2} = 20pF, R_2 = 180Ω		86.7	95.8	
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V, C_{L1} = 20pF, R_1 = 1kΩ, C_{L2} = 20pF, R_2 = 120Ω		67.3	76.3	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V, C_{L1} = 20pF, R_1 = 810Ω, C_{L2} = 20pF, R_2 = 91Ω		61.0	70.1	
			1.71V ≤ $V_{DD\_}$ ≤ 1.89V, C_{L1} = 20pF,		41.3	53.0	

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = 1.71V～5.5V、$V_{DD2} - V_{GND2}$ = 1.71V～5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A = +25ºC での値です。（Note 1、Note 2、および Note 5））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
			R_1 = 470Ω, C_{L2} = 20pF, R_2 = 81Ω				
	t_{PHL21}	SDA2 = 0.3 x V_{DD2} to SDA1 = 0.3 x V_{DD1}	4.5V ≤ $V_{DD\_}$ ≤ 5.5V, C_{L1} = 20pF, R_1 = 1.6kΩ, C_{L2} = 20pF, R_2 = 180Ω		82.6	128.4	
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V, C_{L1} = 20pF, R_1 = 1kΩ, C_{L2} = 20pF, R_2 = 120Ω		69.9	101.0	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V, C_{L1} = 20pF, R_1 = 810Ω, C_{L2} = 20pF, R_2 = 91Ω		65.1	88.9	
		SDA2 = 0.3 x V_{DD2} to SDA1 = 0.75V	1.71V ≤ $V_{DD\_}$ ≤ 1.89V, C_{L1} = 20pF, R_1 = 470Ω, C_{L2} = 20pF, R_2 = 81Ω		59.3	79.7	
Pulse-Width Distortion	PWD_{12}	$\|t_{PLH12} - t_{PHL12}\|$	4.5V ≤ $V_{DD\_}$ ≤ 5.5V		56.1	94.2	ns
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V		48.3	79.0	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V		43.6	70.6	
			1.71V ≤ $V_{DD\_}$ ≤ 1.89V		39.1	59.8	
	PWD_{21}	$\|t_{PLH21} - t_{PHL21}\|$	4.5V ≤ $V_{DD\_}$ ≤ 5.5V		5.9	50.7	
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V		12.6	43.1	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V		14.1	37.6	
			1.71V ≤ $V_{DD\_}$ ≤ 1.89V		18.0	35.1	
Round-Trip Propagation Delay on Side 1	t_{LOOP1}	SDA1/SCL1 = 0.425V to SDA1/SCL1 = 0.3 x V_{DD1}	4.5V ≤ $V_{DD\_}$ ≤ 5.5V, C_{L1} = 40pF, R_1 = 1.6kΩ, C_{L2} = 400pF, R_2 = 180Ω		142.2	163.2	ns
			3.0V ≤ $V_{DD\_}$ ≤ 3.6V, C_{L1} = 40pF, R_1 = 1kΩ, C_{L2} = 400pF, R_2 = 120Ω		114.1	133.5	
			2.25V ≤ $V_{DD\_}$ ≤ 2.75V, C_{L1} = 40pF, R_1 = 810Ω, C_{L2} = 400pF, R_2 = 91Ω		101.3	122.8	
		SDA1/SCL1 = 0.425V to SDA1/SCL1 = 0.75V	1.71V ≤ $V_{DD\_}$ ≤ 1.89V, C_{L1} = 40pF, R_1 = 470Ω, C_{L2} = 400pF, R_2 = 81Ω		100.5	128.4	
Side 1 Time from UVLO to Active State	t_{ACT}	V_{DD1} rising, V_{DD2} powered up for more than t_{HS_EN} and SDA_/SCL_ high			1.1	1.7	ms

（特に指定のない限り、$V_{DD1} - V_{GND1}$ = 1.71V～5.5V、$V_{DD2} - V_{GND2}$ = 1.71V～5.5V、C_L = 20pF、T_A = −40ºC～+125ºC。特に指定のない限り、代表値は $V_{DD1} - V_{GND1}$ = 3.3V、$V_{DD2} - V_{GND2}$ = 3.3V、T_A = +25ºC での値です。（Note 1、Note 2、および Note 5））

PARAMETER	SYMBOL	CONDITIONS		MIN	TYP	MAX	UNITS
Input Power Loss to Output High-Z	t_{Hi-Z}	Opposite $V_{DD\_}$ falling below $V_{UVLO\_}$				0.4	ms
HOT SWAP/BUS STUCK TIMER, SIDE 2							
Precharge Voltage	V_{PRECHG}	SDA2/SCL2 open, V_{DD2} > 0.6V	At power-up		0.3 x V_{DD2}		V
Precharge Thevenin Equivalent Impedance	R_{PRECHG}	SDA2/SCL2 open, V_{DD2} > 0.6V	At power-up		140		kΩ
Precharge Glitch Filter on SDA2/SCL2	t_{PRE_GLITCH}	V_{DD2} rising above $V_{UVLO\_}$	At power-up		220		ns
Hot-Swap Detection Enable Time	t_{HS_EN}	At power-up			102		ms
SDA2/SCL2 Idle Detection Time	t_{IDLE}	After t_{HS_EN}	At power-up		75		µs
Bus Stuck Timeout	t_{STUCK}	Either SDA1 or SCL1 low			102		ms
ESD Protection							
ESD		Human Body Model	V_{DD1} to same side pins, V_{DD2} to same side pins		±8		kV
			SDA1/SCL1 to GND1		±17		
			SDA2/SCL2 to GND2		±17		
		IEC 61000-4-2 contact discharge	SDA1/SCL1 to GND1 unpowered		±8		
			SDA2/SCL2 to GND2 unpowered		±8		
		IEC 61000-4-2 contact discharge (GND2 to GND1)	8 Narrow SOIC		±5		

Note 1： すべてのデバイスは T_A = +25℃で 100%製造テスト済みです。温度範囲全体に対する仕様は設計により確保されています。
Note 2： 本デバイスに流れ込む電流はすべて正です。本デバイスから流れ出る電流はすべて負です。特に指定のない限り、すべての電圧は、それぞれのグラウンド（GND1 または GND2）を基準としています。
Note 3： 電源電流には、SDA_/SCL_ピンに流入する電流は含まれません。電流値は、ホットスワップ接続成功後の値です。$R_1 = R_2$ = 1kΩ、$C_{L1} = C_{L2}$ = 10pF です。
Note 4： この値は、出力ロジック・ロー・レベルと入力ロジック閾値の差の最小値です。これによって、本デバイスに接続したバスのラッチアップが確実に生じないようになります。
Note 5： 出荷テストの対象外です。設計により性能を確保しています。
Note 6： CMTI は、動作を維持しながら持続できる最大のコモンモード電圧スルー・レートです。CMTI は、コモンモード電圧の立上がりエッジと立下がりエッジの両方に適用されます。試験は、トランジェント・ジェネレータを GND1 と GND2 の間に接続して行っています（V_{CM} = 1000V）。

タイミング図



図 1. タイミング・テストの図



図 2. タイミング・パラメータの定義

安全限界

IC が損傷すると、グラウンドまたは電源への経路が低抵抗になる可能性があります。また、電流制限がないと、ADuM1253 は過大な電力を消費する可能性があります。過大な消費電力は、ダイに損傷を与え、その結果として絶縁バリアに損傷を与え、下流側で問題を引き起こす可能性があります。ADuM1253 の安全限界は、パッケージ固有の絶縁特性の表に記載されています。

本デバイスの最大安全温度（T_S）は、絶対最大定格のセクションで仕様規定されている最大ジャンクション温度の+150ºC です。ジャンクション温度の求め方については、熱に関する考慮事項のセクションを参照してください。

図 3 と図 4 に、8 ピン、ナローSOIC（21-0041）パッケージを JEDEC 2S2P テスト・ボードに実装したときの、デバイスの電力と電流の安全限界に関する熱ディレーティング曲線を示します。ジャンクション温度は+150ºC を超えないようにしてください。



図 3. 8 ピン、ナローSOIC（21-0041）パッケージの
熱ディレーティング曲線



図 4. 8 ピン、ナローSOIC（21-0041）パッケージの
安全限界電流に関する熱ディレーティング曲線

絶縁特性

8 ピン、ナローSOIC（21-0041）の絶縁特性

PARAMETER	SYMBOL	CONDITIONS	VALUE	UNITS
CLASSIFICATIONS				
Overvoltage Category per IEC60664-1		For rated mains voltage ≤ $150V_{RMS}$	I to IV	—
Overvoltage Category per IEC60664-1		For rated mains voltage ≤ $300V_{RMS}$	I to III	—
Climatic Classification			40/125/21	—
Pollution Degree		Per DIN VDE V 0110 (refer to Table 1 of the DIN VDE standard)	2	—
VOLTAGE				
Maximum Working Isolation Voltage	V_{IOWM}	Continuous RMS voltage (Note 1)	445	V_{RMS}
Maximum Repetitive Isolation Voltage	V_{IORM}	(Note 1, Note 3)	630	V_{PEAK}
Maximum Transient Isolation Voltage	V_{IOTM}	t = 1s (Note 1, Note 3)	4242	V_{PEAK}
Maximum Withstanding Isolation Voltage	V_{ISO}	f_{TEST} = 60Hz, duration = 60s (Note 1, Note 2)	3000	V_{RMS}
Maximum Surge Isolation Voltage, Reinforced	V_{IOSM}	Test method per IEC 60065, V_{TEST} = 1.6 x V_{IOSM} = $10000V_{PEAK}$ (Note 1, Note 4)	6250	V_{PEAK}
Maximum Impulse Voltage	V_{IMP}	Tested in air, 1.2µs/50µs waveform per IEC 62368-1	6000	V_{PEAK}
Input to Output Test Voltage	V_{PR}		1182	V_{PEAK}
Apparent Charge	q_{pd}	Method B1, V_{PR} = 1.875 x V_{IORM}, t = 1s	5	pC
PACKAGE CHARACTERISTICS				
External Clearance	CLR	Measured from input terminals to output terminals, shortest distance through air	4	mm
External Creepage	CPG	Measured from input terminals to output terminals, shortest distance along body	4	mm

PARAMETER	SYMBOL	CONDITIONS	VALUE	UNITS
Internal Clearance	DTI	Distance through insulation	21	µm
Comparative Tracking Index	CTI		> 600	V
Material Group		Material group (IEC 60112)	I	—
Resistance (Input to Output)	R_{IO}	V_{IO} = 500V, T_A = +25°C (Note 3)	10^{12}	Ω
Resistance (Input to Output)	R_{IO}	V_{IO} = 500V, +100°C ≤ T_A ≤ +125°C (Note 3)	10^{11}	Ω
Resistance (Input to Output)	R_{IO_S}	V_{IO} = 500V, T_S = +150°C (Note 3)	10^9	Ω
Capacitance (Input to Output)	C_{IO}	f_{TEST} = 1MHz (Note 3)	1.5	pF
SAFETY LIMITING VALUES				
Maximum Ambient Safety Temperature	T_S		+150	°C
Maximum Input Power Dissipation	P_{SI}	θ_{JA} = 182°C/W, T_J = +150°C, T_A = +25°C	687	mW
Maximum Output Current	I_{SO}	θ_{JA} = 182°C/W, T_J = +150°C, T_A = +25°C, V_{DD} = 5.6V	122	mA
Maximum Output Current	I_{SO}	θ_{JA} = 182°C/W, T_J = +150°C, T_A = +25°C, V_{DD} = 3.6V	190	mA
Maximum Output Current	I_{SO}	θ_{JA} = 182°C/W, T_J = +150°C, T_A = +25°C, V_{DD} = 2.75V	249	mA
Maximum Output Current	I_{SO}	θ_{JA} = 182°C/W, T_J = +150°C, T_A = +25°C, V_{DD} = 1.89V	363	mA

Note 1： V_{ISO}、V_{IOTM}、V_{IOWM}、V_{IORM}、V_{IOSM} は、IEC 60747-17 規格によって定義されています。
Note 2： 製品は、V_{ISO}（60 秒）に準拠しており、V_{ISO} の 120%（1 秒）の条件で製造テストを 100%実施しています。
Note 3： デバイスは、1 番ピンから 4 番ピンまで、および 5 番ピンから 8 番ピンまでを接続し、2 端子のデバイスとして測定しています。
Note 4： サージ特性評価では、デバイスは油浸されています。

適用規格

ADuM1253 は下記の組織による認定を申請中です。認定証明書は、デジタル・アイソレーションの安全および規制認証で入手できます。

8 ピン、ナローSOIC（21-0041）パッケージの認証

REGULATORY AGENCY	STANDARD CERTIFICATION/APPROVAL	FILE
UL	Recognized under UL 1577 component recognition program (Note 1): Single/basic 3000V_{RMS} isolation voltage.	(Pending)
CSA	Tested under CSA No 14-18 (Note 2 and Note 3): CSA 62368-1:19, IEC 62368-1:2018 Ed. 3 and EN62368-1:2020+A11:2020: Basic insulation at 400V_{RMS}. CSA 61010-1-12+A1 and IEC 61010-1 3rd Ed.: Basic insulation at 300V_{RMS} from mains, 400V_{RMS} from secondary circuit.	(Pending)
VDE	Certified according to IEC 60747-17 (Note 4): Reinforced insulation, maximum transient isolation voltage 4242V_{PK}, maximum repetitive peak isolation voltage 630V_{PK}.	(Pending)
CQC	Certified to GB 4943.1-2022: Basic insulation at 400V_{RMS} (565V_{PEAK}) maximum working voltage, tropical climate, altitude < 5000m	(Pending)
TUV Sud	IEC 62368-1:2018 Ed. 3 and EN62368-1:2020+A11:2020: Basic insulation at 400V_{RMS}	(Pending)

Note 1： UL 1577 に従い、ADuM1253ASA+のそれぞれに 3600V_{RMS} 以上の絶縁テスト電圧を 1 秒間加える耐電圧テストを実施しています（電流リーク検出限界 = 5µA）。
Note 2： 動作電圧は汚染度 2、材料グループ III について見積もられた値です。ADuM1253ASA+のケース材料は、CSA により材料グループ I として評価されています。
Note 3： 沿面距離とクリアランス距離は、上記で仕様規定されているものを除き、汚染度 2 および過電圧カテゴリ II で、標高 2000m 未満、材料グループ III として評価されています。
Note 4： IEC 60747-17 に従い、個々の ADuM1253 は 1182Vpeak 以上の絶縁テスト電圧を 1 秒間加える耐電圧テストを実施しています（部分放電検出限界 = 5pC）。デバイス表面のアスタリスク（*）マークは、DIN IEC 60747-17 の認定製品であることを表します。

標準動作特性

（特に指定のない限り、代表値は、$V_{DD1} = V_{DD2} = 3.3V$、GND1 = GND2、$T_A = +25°C$ での値です。$C_L = 20pF$、$R_{PULLUP} = 1kΩ$、および 1nF、100nF、1μF のデカップリング・コンデンサが V_{DD1} と V_{DD2} に接続されています。すべてのテストは、ADuM1252SEVKIT#を使用して実施されています。）

SIDE 1 SUPPLY CURRENT
vs. DATA RATE



SIDE 2 SUPPLY CURRENT
vs. DATA RATE



PROPAGATION DELAY t_{PLH12}
vs. TEMPERATURE



PROPAGATION DELAY t_{PLH21}
vs. TEMPERATURE



PROPAGATION DELAY t_{PHL12} vs. TEMPERATURE



PROPAGATION DELAY t_{PHL21} vs. TEMPERATURE



SIDE 1 OUTPUT LOW VOLTAGE vs. TEMPERATURE



SIDE 1 OUTPUT FALL TIME vs. TEMPERATURE



t_{F1} MEASURED FROM:
$V_{DD\_}$ = 1.8V: 0.7V_{DD1} TO 0.75V
$V_{DD\_}$ = 2.5V, 3.3V, OR 5V: 0.7V_{DD1} TO 0.3V_{DD1}



t_{F2} MEASURED FROM: $0.7V_{DD2}$ TO $0.3V_{DD2}$



ピン配置



端子説明

ピン	名称	説明
1	V_{DD1}	サイド 1 の電源電圧。V_{DD1} は、1nF と 0.1μF のセラミック・コンデンサをピンのできるだけ近くに接続してバイパスさせます。
2	SDA1	サイド 1 のシリアル・データ入出力。SDA1 はオープン・ドレイン出力で、SDA2 への変換、および SDA2 からの変換が行われます。
3	SCL1	サイド 1 のシリアル・クロック入力。SCL1 は入力で、SCL2 への変換が行われます。
4	GND1	サイド 1 のグラウンド・リファレンス。
5	GND2	サイド 2 のグラウンド・リファレンス。
6	SCL2	サイド 2 のシリアル・クロック出力。SCL2 はオープン・ドレイン出力で、SCL1 からの変換が行われます。
7	SDA2	サイド 2 のシリアル・データ入出力。SDA2 はオープン・ドレイン出力で、SDA1 への変換、および SDA1 からの変換が行われます。
8	V_{DD2}	サイド 2 の電源電圧。V_{DD2} は、1nF と 0.1μF のセラミック・コンデンサをピンのできるだけ近くに接続してバイパスさせます。

機能図



詳細

ADuM1253 は、アナログ・デバイセズ独自のプロセス技術を使用した 2 チャンネルの I^2C アイソレータです。このデバイスは、電源ドメインの異なる回路間でデジタル信号を転送し、最大+125ºC の周囲温度で動作します。

このデバイスは、2 つのオープン・ドレイン・チャンネルを提供し、1 つはデータ用の双方向、もう 1 つはクロック用の単方向であり、絶縁バリアを横切る単一のクロック方向のみが必要とされる I^2C アプリケーションに適しています。アプリケーションの例として、すべての I^2C コントローラが絶縁バリアの一方の側に配置される I^2C バス・トポロジ、またはクロック・ストレッチが絶縁バリアの非コントローラ側のデバイスによって使用されない I^2C バス・トポロジがあります。

このデバイスは、アイソレータの両側に 1.71V～5.5V の電源を個別に備えています。最大 2MHz の SCL 周波数で動作し、幅広い温度範囲と高い絶縁電圧を備えているため、過酷な工業環境下での使用に最適です。

デジタル・アイソレーション

ADuM1253 は、2 つのグラウンド・ドメイン間で伝送されるデジタル信号に対する、強化されたガルバニック絶縁機能を備えています。

8 ピン、ナローSOIC パッケージ（21-0041）で提供される ADuM1253 は、最大 $3kV_{RMS}$ の電圧差に最大 60 秒間耐えることができます。また、最大 $630V_{PEAK}$ の連続電圧に耐えることができます。

双方向チャンネル

ADuM1253 は、オープン・ドレイン出力を持つ双方向チャンネルを 1 つ備えています。

双方向チャンネルに方向制御入力は不要です。一方の側がロジックローになると、これに対応した反対側のピンがローになると共に、サイド 1 の出力ロジックロー電圧（V_{OL1}）と入力ロジックロー閾値（V_{IL1}）の組み合わせによってデバイス内でのデータ・ラッチを防止します。サイド 1 出力は、V_{OL1} を約 0.64V に安定化する専用バッファを使用し、V_{IL1} が V_{OL1} より 50mV 以上低くなるように維持します。この電圧差によって、サイド 1 の出力ロジック・ローが入力ローとして受け取られてサイド 2 に伝送されるのを防ぎ、これによりラッチ動作を防止します。SDA2 と SCL2 は従来型の出力となっており、ロジック・ロー出力電圧の安定化は行いません。

このような特別な特性を持っているため、異なる ADuM1253 デバイスの間でサイド 1 の SDA/SCL ピン同士を互いに接続することはできません。また、同様のバッファや立上がり時間アクセラレータを持つデバイスのピンについても、この制約が当てはまります。サイド 2 のピンには、この制約はありません。そのため、ADuM1253 のサイド 2 のピンは、ピン同士を互いに接続することも、他の双方向バッファやレベル変換器のピンと接続することもできます。ADuM1253 のサイド 1 のピンと接続することも可能です。

ADuM1253 の出力はすべてオープン・ドレインで、ロジック・ハイ出力電圧を生成するために各電源との間にプルアップ抵抗が必要です。出力ロー電圧は、最大 50mA（サイド 2）および最大 5mA（サイド 1）のシンク電流で確保されます（電気的特性を参照）。

スタートアップおよび低電圧ロックアウト

V_{DD1} 電源および V_{DD2} 電源は、どちらも内部で不足電圧状態をモニタされています。低電圧イベントは、パワーアップ時、パワーダウン時、または電源電圧の低下により通常動作時に発生することがあります。どちらかの電源で低電圧状態が検出されると、表 1 に示すように、入力の状態に関わらず両方の出力はデフォルト状態になります。

表 1. 低電圧状態における出力の挙動

V_{DD1}	V_{DD2}	INPUT	V_{OUT1}	V_{OUT2}
Powered	Powered	High	High-Z	High-Z
Powered	Powered	Low	Low	Low
Undervoltage	Powered	Don’t care	High-Z	High-Z
Powered	Undervoltage	Don’t care	High-Z	High-Z

レベル・シフト

V_{DD1} と V_{DD2} の両方が広い電源電圧範囲を備えているため、ADuM1253 はアイソレーションだけでなくレベル変換にも使用できます。V_{DD1} と V_{DD2} は、1.71V～5.5V の範囲で電圧を個別に設定できます。電源電圧は、アイソレータの対応する側のロジック・レベルを設定します。

ホットスワップ

ADuM1253 の SDA2/SCL2 には、専用のプリチャージ回路が内蔵されており、電源が加わっていないとき、あるいは電源が起動中のときに I²C バス・ラインに負荷がかからないようにします。電源が UVLO 閾値より低い場合、ADuM1253 のバス・ラインは、アクティブな I²C バスの中断や破損を生じさせないように、バスに負荷をかけません。スタガード・コネクタを使用してアイソレータを通電状態のバックプレーンに接続した場合、電源とグラウンドが最初に接続され、次にバス・ラインが接続されます。この場合、SDA2 ラインおよび SCL2 ラインに $V_{DD2}/3$ までのプリチャージを行うことでデバイスの寄生容量を充電するために必要となる電流を最小限に抑えます。デバイスが完全に起動すると、デバイスの I/O ピンはアクティブになります。ただし、サイド 1 とサイド 2 は、サイド 2 のバスが I²C ストップ条件を検出するか、バスが 125µs の間、アイドル状態になってからしか接続されません。図 5 を参照してください。



図 5. バス接続のロジック

バス接続

ADuM1253 は、両側のバスがアイドル状態の場合、または、サイド 1 がハイのときにサイド 2 で I²C ストップ条件が検出された場合にサイド 1 とサイド 2 のバスを接続します。サイド 1 でスタック・バス条件が検出された場合、ADuM1253 は 2 つのバスを切断し、外部システムから回復を試行できるようにします。

アプリケーション情報

電源シーケンス

ADuM1253 には、特別な電源シーケンスは不要です。ロジック・レベルは、V_{DD1} と V_{DD2} によってそれぞれのサイドで個別に設定します。各電源は、他の電源のレベルまたは印加の有無に関わらず、指定された範囲全体にわたって印加できます。

電源のデカップリング

特に、大きなコモン・モード・トランジェントの発生が予想されるアプリケーションでは、リップル、およびデータ・エラーが混入する可能性を低減するため、100nF と 1nF の低 ESR セラミック・コンデンサを使用して V_{DD1} を GND1 に、V_{DD2} を GND2 に、それぞれバイパスします。バイパス・コンデンサはできる限り電源入力ピンの近くに配置します。

熱に関する考慮事項

熱性能は、プリント回路基板（PCB）の設計と動作環境に直接関連しています。PCB の熱設計には、細心の注意を払う必要があります。

熱パラメータの値は、パッケージ情報のセクションで仕様規定されています。記載されているすべてのテスト条件が同様の場合、θ_{JA} と θ_{JB} を主に使用して、本デバイスのパッケージの熱性能を他の半導体パッケージと比較できます。ボード温度の正確な熱測定結果が得られる場合は、Ψ_{JB} または Ψ_{JT} を使用してジャンクション温度を推定することができます。温度は、システム環境で動作しているテスト対象デバイス（DUT）の近く、またはパッケージの上面を直接測定する必要があります。

θ_{JA} は、システム環境におけるジャンクション温度を計算するための一次近似として使用できます。消費電力（P_D）、ジャンクション-周囲環境間熱抵抗（θ_{JA}）、周囲温度（T_A）を使用して、次式よりジャンクション温度（T_J）を求めることができます。

$$T_J = T_A + (P_D \times \theta_{JA})$$

ジャンクション温度を更に正確に見積もるには Ψ_{JT} を使用します。デバイスのパッケージ温度（$T_{PACKAGE}$）は、IR カメラか熱電対を使用して、パッケージの中央で測定してください。その後、次式を使用して算出します。

$$T_J = T_{PACKAGE} + \Psi_{JT} \times P_D$$

レイアウトに関する考慮事項

PCB 設計者は、設計から最高のパフォーマンスを得るために、いくつかの重要な推奨事項に従う必要があります。

- 入出力パターンはできるだけ短くします。信号パスは低インダクタンスを保ち、ビアの使用を避けます。
- 連続したグランド・プレーンを高速信号層の下に配置します。
- ADuM1253 の下には、グランド・プレーンと信号プレーンを設けないようにします。サイド 1 とサイド 2 の間でガルバニック接続または金属接続を行うと、アイソレーションが破壊されます。

標準アプリケーション回路



型番

PART NUMBER	TEMP RANGE	PIN-PACKAGE
ADuM1253ASA+	-40°C to +125°C	8 Narrow SOIC
ADuM1253ASA+T	-40°C to +125°C	8 Narrow SOIC

+は鉛（Pb）フリー／RoHS 準拠のパッケージであることを示します。
T = テープ&リール。

チップ情報

プロセス：BiCMOS

改訂履歴

版数	改訂日	説明	改訂ページ
0	10/23	初版発行	–