



3.0kV RMS/3.75kV RMS クワッド・デジタル・アイソレータ

データシート

ADuM140D/ADuM140E/ADuM141D/ADuM141E/ ADuM142D/ADuM142E

特長

高いコモンモード過渡耐圧：100kV/μs
放射ノイズ、伝導ノイズに対して高い耐性を示す
短い伝搬遅延

13ns max (5V 動作)
15ns max (1.8V 動作)

保証データ・レート：150Mbps (最大値)

安全性と規制に対する認定

UL 認定

3000V rms/3750V rms で 1 分間、UL 1577 規格に準拠

CSA Component Acceptance Notice 5A

VDE 適合性認定

DIN V VDE V 0884-11 (VDE V 0884-11) : 2017-01

$V_{ORM} = 849V$ peak

GB4943.1-2011 に準拠する CQC 認定

下位互換性

ADuM140E1/ADuM141E1/ADuM142E1 は

ADuM1400/ADuM1401/ADuM1402 とピン互換

低い動作時消費電力

1.8V~5V のレベル変換

高温動作：125°C

ハイまたはローのフェイルセーフ・オプション

RoHS 準拠の 16 ピン SOIC パッケージ

車載アプリケーション向けに性能を評価済み

アプリケーション

汎用マルチチャンネル絶縁

シリアル・ペリフェラル・インターフェース (SPI) /

データ・コンバータ絶縁


工業用フィールド・バス・アイソレーション

概要

ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/
ADuM142E¹は、アナログ・デバイセズの iCoupler[®]技術をベース
にした 4 チャンネル・デジタル・アイソレータです。これらの
絶縁部品は、高速の相補型金属酸化膜半導体 (CMOS) と空芯
コアを使用したモノリシック・トランス技術の組み合わせにより、
フォトカプラ・デバイスや集積化カプラなどの代替品より
優れた性能特性を発揮します。5V 動作時は、最大伝搬遅延が
13ns で、パルス幅歪みは 3ns 未満です。チャンネル間マッチン
グは最大 3.0ns と厳格です。


ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/
ADuM142E のデータ・チャンネルは独立していて、3.0kV rms ま
たは 3.75kV rms を耐圧定格とした様々な構成を用意しています
([オーダー・ガイド](#)を参照)。このデバイスは両側とも 1.8V~
5V の電源で動作し、低電圧システムにも使用できるほか、絶縁
バリアをまたぐ電圧変換機能も実現します。

機能ブロック図




NOTES
1. NIC = NO INTERNAL CONNECTION. LEAVE THIS PIN FLOATING.
2. PIN 7 IS DISABLE₁ AND PIN 10 IS NIC FOR THE ADuM140D, AND
PIN 7 IS NIC AND PIN 10 IS V_{E2} FOR THE ADuM140E.

図 1. ADuM140D/ADuM140E 機能ブロック図



NOTES
1. PIN 7 IS DISABLE₁ AND PIN 10 IS DISABLE₂ FOR THE ADuM141D,
AND PIN 7 IS V_{E1} AND PIN 10 IS V_{E2} FOR THE ADuM141E.

図 2. ADuM141D/ADuM141E 機能ブロック図



NOTES
1. PIN 7 IS DISABLE₁ AND PIN 10 IS DISABLE₂ FOR THE ADuM142D,
AND PIN 7 IS V_{E1} AND PIN 10 IS V_{E2} FOR THE ADuM142E.

図 3. ADuM142D/ADuM142E 機能ブロック図

他のフォトカプラ代替製品とは異なり、入力ロジックに遷移が
ない場合に DC 精度が確保されます。また、2つの異なるフェイ
ルセーフ・オプションがあり、入力電源が加えられていない場
合や入力がディスエーブルされている場合に、予め設定された
ステートに出力が遷移します。ADuM140E1/ADuM141E1/
ADuM142E1 は、ADuM1400/ADuM1401/ADuM1402 とのピン互
換性があります。

¹ 米国特許 5,952,849、6,873,065、6,903,578、7,075,329 により保護されて
います。その他の特許は申請中です。

目次

特長	1	絶対最大定格	17
アプリケーション	1	ESD に関する注意	17
概要	1	真理値表	18
機能ブロック図	1	ピン配置およびピン機能の説明	19
改訂履歴	3	代表的な性能特性	22
仕様	4	アプリケーション情報	24
電気的特性 — 5V 動作時	4	概要	24
電気的特性 — 3.3V 動作時	6	プリント回路基板 (PCB) レイアウト	24
電気的特性 — 2.5V 動作時	8	伝搬遅延に関するパラメータ	25
電気的特性 — 1.8V 動作時	10	ジッタの測定	25
絶縁および安全性関連の仕様	12	絶縁寿命	25
パッケージ特性	12	外形寸法	27
適用規格	13	オーダー・ガイド	28
DIN V VDE V 0884-11 (VDE V 0884-11) 絶縁特性	14	オートモーティブ製品	30
推奨動作条件	16		

改訂履歴

7/2020—Rev. I to Rev. J

Changed DIN V VDE V 0884-10 to DIN V VDE V 0884-11	Universal
Change to Features Section.....	1
Changes to Table 13 and Table 14.....	13
Changes to Table 15 and Table 16.....	14
Changes to Table 17 and Table 18.....	15
Changes to Figure 6.....	16
Changes to Table 20	17
Changes to Ordering Guide.....	29

8/2018—Rev. H to Rev. I

Changes to Table 13	13
Changes to Table 15	14
Changes to Ordering Guide	28
Change to Automotive Products Section	30

12/2017—Rev. G to Rev. H

Changes to Ordering Guide	28
---------------------------------	----

7/2017—Rev. F to Rev. G

Changes to Ordering Guide	28
---------------------------------	----

6/2017—Rev. E to Rev. F

Changes to Ordering Guide	28
---------------------------------	----

2/2017—Rev. D to Rev. E

Added RQ-16 Package	Universal
Added Table 11; Renumbered Sequentially	12
Changes to Table 12	12
Changes to Table 13 and Table 14.....	13
Added Table 15	14
Added Table 18	15
Added Figure 6; Renumbered Sequentially.....	16
Added Table 23	18
Added Figure 29.....	28
Updated Outline Dimensions.....	28
Changes to Ordering Guide	28
Changes to Automotive Products Section	29

10/2016—Rev. C to Rev. D

Changes to Features Section.....	1
Changes to Table 12 and Table 13.....	12

4/2016—Rev. B to Rev. C

Changes to Features Section.....	1
Changes to Ordering Guide	26
Added Automotive Products Section	27

11/2015—Rev. A to Rev. B

Added 16-Lead, Narrow Body SOIC Package	Universal
Changes to Title, Features Section, and General Description Section..	1
Changes to Table 1	3
Changes to Table 3	5
Changes to Table 5	7
Changes to Table 7	9
Added Table 9; Renumbered Sequentially	11
Changes to Table 10 and Table 11	11
Changes to Regulator Information Section.....	12
Changes to Table 12.....	12
Added Table 13.....	12
Changes to Table 14.....	13
Added Table 15 and Figure 4; Renumbered Sequentially	14
Changes to Figure 5 Caption.....	14
Changes to Endnote 3, Table 17, and Table 19 Title.....	15
Added Table 18.....	15
Changes to Surface Tracking Section	23
Changes to Calculation and Use of Parameters Example Section.....	24
Updated Outline Dimensions.....	25
Changes to Ordering Guide	26

9/2015—Rev. 0 to Rev. A

Added ADuM141D/ADuM141E	Universal
Added ADuM142D/ADuM142E	Universal
Changes to Features and Figure 1	1
Delete Figure 2; Renumbered Sequentially	1
Added Figure 2 and Figure 3; Renumbered Sequentially	1
Changes to Table 1	3
Changes to Table 2	4
Changes to Table 3	5
Changes to Table 4	6
Changes to Table 5	7
Change to Table 6.....	8
Changes to Table 7	9
Changes to Table 8	10
Changes to Table 11	11
Changes to Table 12.....	12
Changes Table 15.....	13
Changes to Table 17.....	14
Added Figure 7, Figure 8, and Table 19; Renumbered Sequentially ..	16
Added Figure 9, Figure 10, and Table 20	16
Added Figure 13 and Figure 16	18
Changes to Figure 17 and Figure 18.....	19
Changes to Overview Section and Figure 19.....	20
Updated Outline Dimensions.....	23
Changes to Ordering Guide	23

4/2015—Revision 0: Initial Version

仕様

電気的特性 – 5V 動作時

仕様に定めるすべての代表値は、 $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = V_{DD2} = 5\text{V}$ における値です。最小/最大仕様は、特に指定がない限り、 $4.5\text{V} \leq V_{DD1} \leq 5.5\text{V}$ 、 $4.5\text{V} \leq V_{DD2} \leq 5.5\text{V}$ 、 $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ の全推奨動作範囲が適用されます。特に指定がない限り、スイッチング仕様は、 $C_L = 15\text{pF}$ 、CMOS 信号レベルで試験を実施しています。電源電流の仕様は 50% デューティ・サイクルで規定されています。

表 1.

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件/コメント
SWITCHING SPECIFICATIONS						
Pulse Width	PW	6.6			ns	パルス幅歪み (PWD) 制限値の範囲内
Data Rate ¹		150			Mbps	PWD 制限値の範囲内
Propagation Delay	t_{PHL} , t_{PLH}	4.8	7.2	13	ns	50%入力、50%出力
Pulse Width Distortion	PWD		0.5	3	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			1.5		ps/ $^\circ\text{C}$	
Propagation Delay Skew	t_{PSK}			6.1	ns	同一の温度、電圧、負荷条件における任意の 2 つのユニット間
Channel Matching						
Codirectional	t_{PSKCD}		0.5	3.0	ns	
Opposing Direction	t_{PSKOD}		0.5	3.0	ns	
Jitter			490		ps p-p	ジッタの測定のセクションを参照
			70		ps rms	ジッタの測定のセクションを参照
DC SPECIFICATIONS						
Input Threshold Voltage						
Logic High	V_{IH}	$0.7 \times V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 \times V_{DDx}$	V	
Output Voltage						
Logic High	V_{OH}	$V_{DDx} - 0.1$	V_{DDx}		V	$I_{Ox}^2 = -20\mu\text{A}$, $V_{Ix} = V_{IxH}^3$
		$V_{DDx} - 0.4$	$V_{DDx} - 0.2$		V	$I_{Ox}^2 = -4\text{mA}$, $V_{Ix} = V_{IxH}^3$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox}^2 = 20\mu\text{A}$, $V_{Ix} = V_{IxL}^4$
			0.2	0.4	V	$I_{Ox}^2 = 4\text{mA}$, $V_{Ix} = V_{IxL}^4$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ix} \leq V_{DDx}$
V_{E2} Enable Input Pull-Up Current	I_{PU}	-10	-3		μA	$V_{E2} = 0\text{V}$
DISABLE ₁ Input Pull-Down Current	I_{PD}		9	15	μA	DISABLE ₁ = V_{DDx}
Tristate Output Current per Channel	I_{OZ}	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ox} \leq V_{DDx}$
Quiescent Supply Current						
ADuM140D/ADuM140E						
	$I_{DD1(Q)}$		1.2	2.2	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		2.0	2.72	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		12.0	20.0	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		2.0	2.92	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM141D/ADuM141E						
	$I_{DD1(Q)}$		1.6	2.46	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		1.9	2.62	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		10.0	17.0	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		6.0	10.0	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM142D/ADuM142E						
	$I_{DD1(Q)}$		1.6	2.46	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		1.6	2.46	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		7.2	11.5	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		8.4	11.5	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件／コメント
Dynamic Supply Current Dynamic Input	$I_{DDI(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Dynamic Output	$I_{DDO(D)}$		0.02		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Undervoltage Lockout	UVLO					
Positive V_{DDx} Threshold	V_{DDxUV+}		1.6		V	
Negative V_{DDx} Threshold	V_{DDxUV-}		1.5		V	
V_{DDx} Hysteresis	V_{DDxUVH}		0.1		V	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.5		ns	10%～90%
Common-Mode Transient Immunity ⁷	$ CM_H $	75	100		kV/μs	$V_{IX} = V_{DDx}$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V
	$ CM_L $	75	100		kV/μs	$V_{IX} = 0V$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V

¹ 最高で 150Mbps のデータ・レートが確保されていますが、これよりも速いデータ・レートにすることも可能です。

² I_{Ox} はチャンネル x の出力電流で、x = A、B、C、または D。

³ V_{IXH} は入力側ロジック・ハイ・レベル。

⁴ V_{IXL} は、入力側ロジック・ロー・レベル。

⁵ V_I は電圧入力。

⁶ E0 は ADuM140E0/ADuM141E0/ADuM142E0 モデル、D0 は ADuM140D0/ADuM141D0/ADuM142D0 モデル、E1 は ADuM140E1/ADuM141E1/ADuM142E1 モデル、D1 は ADuM140D1/ADuM141D1/ADuM142D1 モデルを表します。オーダー・ガイドを参照してください。

⁷ $|CM_H|$ は、電圧出力 (V_O) > 0.8 V_{DDx} を維持しながら持続できるコモンモード電圧の最大スルー・レートです。 $|CM_L|$ は $V_O > 0.8V$ を維持しながら持続できるコモンモード電圧の最大スルー・レートです。コモンモード電圧スルー・レートは、立上がりと立下がりの両方のコモンモード電圧エッジに適用されます。

表 2. 合計電源電流とデータ・スループットの関係

Parameter	Symbol	1 Mbps			25 Mbps			100 Mbps			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
SUPPLY CURRENT											
ADuM140D/ADuM140E											
Supply Current Side 1	I_{DD1}		6.8	10		7.8	12		11.8	17.4	mA
Supply Current Side 2	I_{DD2}		2.1	3.7		3.9	5.7		9.2	13	mA
ADuM141D/ADuM141E											
Supply Current Side 1	I_{DD1}		5.8	10.3		7.0	10.9		11.4	15.9	mA
Supply Current Side 2	I_{DD2}		4.0	6.85		5.5	8.5		10.3	14.0	mA
ADuM142D/ADuM142E											
Supply Current Side 1	I_{DD1}		4.3	7.7		6.0	9.3		10.3	14.2	mA
Supply Current Side 2	I_{DD2}		5.3	8.7		6.7	10.1		11.0	14.9	mA

電氣的特性 – 3.3V 動作時

仕様に定めるすべての代表値は $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = V_{DD2} = 3.3\text{V}$ における値です。最小/最大仕様は、特に指定がない限り $3.0\text{V} \leq V_{DD1} \leq 3.6\text{V}$ 、 $3.0\text{V} \leq V_{DD2} \leq 3.6\text{V}$ 、 $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ の全推奨動作範囲が適用されます。特に指定がない限り、スイッチング仕様は、 $C_L = 15\text{pF}$ 、CMOS 信号レベルで試験を実施しています。電源電流の仕様は 50% デューティ・サイクルで規定されています。

表 3.

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件/コメント
SWITCHING SPECIFICATIONS						
Pulse Width	PW	6.6			ns	PWD 制限値の範囲内
Data Rate ¹		150			Mbps	PWD 制限値の範囲内
Propagation Delay	t_{PHL} , t_{PLH}	4.8	6.8	14	ns	50% 入力、50% 出力
Pulse Width Distortion	PWD		0.7	3	ns	$ t_{\text{PLH}} - t_{\text{PHL}} $
Change vs. Temperature			1.5		ps/ $^\circ\text{C}$	
Propagation Delay Skew	t_{PSK}			7.5	ns	同一の温度、電圧、負荷条件における任意の 2 つのユニット間
Channel Matching						
Codirectional	t_{PSKCD}		0.7	3.0	ns	
Opposing Direction	t_{PSKOD}		0.7	3.0	ns	
Jitter			580		ps p-p	ジッタの測定のセクションを参照
			120		ps rms	ジッタの測定のセクションを参照
DC SPECIFICATIONS						
Input Threshold Voltage						
Logic High	V_{IH}	$0.7 \times V_{\text{DDx}}$			V	
Logic Low	V_{IL}			$0.3 \times V_{\text{DDx}}$	V	
Output Voltage						
Logic High	V_{OH}	$V_{\text{DDx}} - 0.1$	V_{DDx}		V	$I_{\text{Ox}}^2 = -20\mu\text{A}$, $V_{\text{Ix}} = V_{\text{IxH}}^3$
		$V_{\text{DDx}} - 0.4$	$V_{\text{DDx}} - 0.2$		V	$I_{\text{Ox}}^2 = -2\text{mA}$, $V_{\text{Ix}} = V_{\text{IxH}}^3$
Logic Low	V_{OL}		0.0	0.1	V	$I_{\text{Ox}}^2 = 20\mu\text{A}$, $V_{\text{Ix}} = V_{\text{IxL}}^4$
			0.2	0.4	V	$I_{\text{Ox}}^2 = 2\text{mA}$, $V_{\text{Ix}} = V_{\text{IxL}}^4$
Input Current per Channel	I_{I}	-10	+0.01	+10	μA	$0\text{V} \leq V_{\text{Ix}} \leq V_{\text{DDx}}$
V_{E2} Enable Input Pull-Up Current	I_{PU}	-10	-3		μA	$V_{\text{E2}} = 0\text{V}$
DISABLE ₁ Input Pull-Down Current	I_{PD}		9	15	μA	DISABLE ₁ = V_{DDx}
Tristate Output Current per Channel	I_{OZ}	-10	+0.01	+10	μA	$0\text{V} \leq V_{\text{Ox}} \leq V_{\text{DDx}}$
Quiescent Supply Current						
ADuM140D/ADuM140E						
	$I_{\text{DD1 (Q)}}$		1.2	2.12	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		2.0	2.68	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD1 (Q)}}$		12.0	19.6	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		2.0	2.8	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM141D/ADuM141E						
	$I_{\text{DD1 (Q)}}$		1.5	2.36	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		1.8	2.52	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD1 (Q)}}$		9.8	16.7	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		5.7	9.7	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM142D/ADuM142E						
	$I_{\text{DD1 (Q)}}$		1.6	2.4	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		1.6	2.4	mA	$V_{\text{I}}^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{\text{DD1 (Q)}}$		7.2	11.2	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{\text{DD2 (Q)}}$		8.4	11.2	mA	$V_{\text{I}}^5 = 1$ (E0, D0), 0 (E1, D1) ⁶

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件／コメント
Dynamic Supply Current Dynamic Input	$I_{DD1(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Dynamic Output	$I_{DDO(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Undervoltage Lockout	UVLO					
Positive V_{DDx} Threshold	V_{DDxUV+}		1.6		V	
Negative V_{DDx} Threshold	V_{DDxUV-}		1.5		V	
V_{DDx} Hysteresis	V_{DDxUVH}		0.1		V	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.5		ns	10%～90%
Common-Mode Transient Immunity ⁷	$ CM_H $	75	100		kV/μs	$V_{IX} = V_{DDx}$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V
	$ CM_L $	75	100		kV/μs	$V_{IX} = 0V$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V

¹ 最高で 150Mbps のデータ・レートが確保されていますが、これよりも速いデータ・レートにすることも可能です。

² I_{Ox} はチャンネル x の出力電流で、x = A、B、C、または D。

³ V_{IXH} は入力側ロジック・ハイ・レベル。

⁴ V_{IXL} は、入力側ロジック・ロー・レベル。

⁵ V_I は電圧入力。

⁶ E0 は ADuM140E0/ADuM141E0/ADuM142E0 モデル、D0 は ADuM140D0/ADuM141D0/ADuM142D0 モデル、E1 は ADuM140E1/ADuM141E1/ADuM142E1 モデル、D1 は ADuM140D1/ADuM141D1/ADuM142D1 モデルを表します。オーダー・ガイドを参照してください。

⁷ $|CM_H|$ は、電圧出力 (V_O) > 0.8V_{DDx} を維持しながら持続できるコモンモード電圧の最大スルー・レートです。 $|CM_L|$ は $V_O > 0.8V$ を維持しながら持続できるコモンモード電圧の最大スルー・レートです。コモンモード電圧スルー・レートは、立上がりと立下がりの両方のコモンモード電圧エッジに適用されます。

表 4. 合計電源電流とデータ・スループットの関係

		1 Mbps			25 Mbps			100 Mbps			
Parameter	Symbol	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Unit
SUPPLY CURRENT											
ADuM140D/ADuM140E											
Supply Current Side 1	I _{DD1}		6.6	9.8		7.4	11.2		10.7	15.9	mA
Supply Current Side 2	I _{DD2}		2.0	3.7		3.5	5.5		8.2	11.6	mA
ADuM141D/ADuM141E											
Supply Current Side 1	I _{DD1}		5.65	10.1		6.65	10.5		10.4	14.9	mA
Supply Current Side 2	I _{DD2}		3.9	6.65		5.2	8.0		9.4	12.8	mA
ADuM142D/ADuM142E											
Supply Current Side 1	I _{DD1}		4.3	7.7		5.6	9.0		9.1	13	mA
Supply Current Side 2	I _{DD2}		5.0	8.4		6.2	9.6		9.8	13.7	mA

電氣的特性 – 2.5V 動作時

仕様に定めるすべての代表値は $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = V_{DD2} = 2.5\text{V}$ における値です。最小/最大仕様は、特に指定がない限り $2.25\text{V} \leq V_{DD1} \leq 2.75\text{V}$ 、 $2.25\text{V} \leq V_{DD2} \leq 2.75\text{V}$ 、 $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ の全推奨動作範囲が適用されます。特に指定がない限り、スイッチング仕様は、 $C_L = 15\text{pF}$ 、CMOS 信号レベルで試験を実施しています。電源電流の仕様は 50%デューティ・サイクルで規定されています。

表 5.

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件/コメント
SWITCHING SPECIFICATIONS						
Pulse Width	PW	6.6			ns	PWD 制限値の範囲内
Data Rate ¹		150			Mbps	PWD 制限値の範囲内
Propagation Delay	t_{PHL} , t_{PLH}	5.0	7.0	14	ns	50%入力、50%出力
Pulse Width Distortion	PWD		0.7	3	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			1.5		ps/°C	
Propagation Delay Skew	t_{PSK}			6.8	ns	同一の温度、電圧、負荷条件における任意の2つのユニット間
Channel Matching						
Codirectional	t_{PSKCD}		0.7	3.0	ns	
Opposing Direction	t_{PSKOD}		0.7	3.0	ns	
Jitter			800		ps p-p	ジッタの測定のセクションを参照
			190		ps rms	ジッタの測定のセクションを参照
DC SPECIFICATIONS						
Input Threshold Voltage						
Logic High	V_{IH}	$0.7 \times V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 \times V_{DDx}$	V	
Output Voltage						
Logic High	V_{OH}	$V_{DDx} - 0.1$	V_{DDx}		V	$I_{Ox}^2 = -20\mu\text{A}$, $V_{Ix} = V_{IxH}^3$
		$V_{DDx} - 0.4$	$V_{DDx} - 0.2$		V	$I_{Ox}^2 = -2\text{mA}$, $V_{Ix} = V_{IxH}^3$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox}^2 = 20\mu\text{A}$, $V_{Ix} = V_{IxL}^4$
			0.2	0.4	V	$I_{Ox}^2 = 2\text{mA}$, $V_{Ix} = V_{IxL}^4$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ix} \leq V_{DDx}$
V_{E2} Enable Input Pull-Up Current	I_{PU}	-10	-3		μA	$V_{E2} = 0\text{V}$
DISABLE ₁ Input Pull-Down Current	I_{PD}		9	15	μA	DISABLE ₁ = V_{DDx}
Tristate Output Current per Channel	I_{OZ}	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ox} \leq V_{DDx}$
Quiescent Supply Current						
ADuM140D/ADuM140E						
	$I_{DD1(Q)}$		1.2	2.0	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		2.0	2.64	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		1.2	19.6	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		2.0	2.76	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM141D/ADuM141E						
	$I_{DD1(Q)}$		1.46	2.32	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		1.75	2.47	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		9.7	16.6	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		5.67	9.67	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
ADuM142D/ADuM142E						
	$I_{DD1(Q)}$		1.6	2.32	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD2(Q)}$		1.6	2.32	mA	$V_I^5 = 0$ (E0, D0), 1 (E1, D1) ⁶
	$I_{DD1(Q)}$		7.2	11.2	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
	$I_{DD2(Q)}$		8.4	11.2	mA	$V_I^5 = 1$ (E0, D0), 0 (E1, D1) ⁶
Dynamic Supply Current						
Dynamic Input	$I_{DDI(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Dynamic Output	$I_{DDO(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件／コメント
Undervoltage Lockout						
Positive V_{DDx} Threshold	V_{DDxUV+}		1.6		V	
Negative V_{DDx} Threshold	V_{DDxUV-}		1.5		V	
V_{DDx} Hysteresis	V_{DDxUVH}		0.1		V	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.5		ns	10%～90%
Common-Mode Transient Immunity ⁷	$ CM_H $	75	100		kV/ μ s	$V_{IX} = V_{DDx}$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V
	$ CM_L $	75	100		kV/ μ s	$V_{IX} = 0V$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V

¹ 最高で 150Mbps のデータ・レートが確保されていますが、これよりも速いデータ・レートにすることも可能です。

² I_{Ox} はチャンネル x の出力電流で、x = A、B、C、または D。

³ V_{IXH} は入力側ロジック・ハイ・レベル。

⁴ V_{IXL} は、入力側ロジック・ロー・レベル。

⁵ V_I は電圧入力。

⁶ E0 は ADuM140E0/ADuM141E0/ADuM142E0 モデル、D0 は ADuM140D0/ADuM141D0/ADuM142D0 モデル、E1 は ADuM140E1/ADuM141E1/ADuM142E1 モデル、D1 は ADuM140D1/ADuM141D1/ADuM142D1 モデルを表します。オーダー・ガイドを参照してください。

⁷ $|CM_H|$ は、電圧出力 (V_O) > 0.8 V_{DDx} を維持しながら持続できるコモンモード電圧の最大スルー・レートです。 $|CM_L|$ は $V_O > 0.8V$ を維持しながら持続できるコモンモード電圧の最大スルー・レートです。コモンモード電圧スルー・レートは、立上がりと立下がりの両方のコモンモード電圧エッジに適用されます。

表 6. 合計電源電流とデータ・スループットの関係

Parameter	Symbol	1 Mbps			25 Mbps			100 Mbps			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
SUPPLY CURRENT											
ADuM140D/ADuM140E											
Supply Current Side 1	I _{DD1}		6.5	9.8		7.3	11.1		10.4	15.5	mA
Supply Current Side 2	I _{DD2}		2.0	3.6		3.3	5.2		7.3	10.2	mA
ADuM141D/ADuM141E											
Supply Current Side 1	I _{DD1}		5.6	10.0		6.4	10.4		9.7	14.5	mA
Supply Current Side 2	I _{DD2}		3.8	6.55		4.8	7.7		8.3	11.5	mA
ADuM142D/ADuM142E											
Supply Current Side 1	I _{DD1}		4.3	7.7		5.4	8.8		8.8	12.7	mA
Supply Current Side 2	I _{DD2}		5.0	8.4		6.1	9.5		9.5	13.4	mA

電気的特性 – 1.8V 動作時

仕様に定めるすべての代表値は $T_A = 25^\circ\text{C}$ 、 $V_{DD1} = V_{DD2} = 1.8\text{V}$ における値です。最小/最大仕様は、特に指定がない限り $1.7\text{V} \leq V_{DD1} \leq 1.9\text{V}$ 、 $1.7\text{V} \leq V_{DD2} \leq 1.9\text{V}$ 、 $-40^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ の全推奨動作範囲が適用されます。特に指定がない限り、スイッチング仕様は、 $C_L = 15\text{pF}$ 、CMOS 信号レベルで試験を実施しています。電源電流の仕様は 50%デューティ・サイクルで規定されています。

表 7.

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件/コメント
SWITCHING SPECIFICATIONS						
Pulse Width	PW	6.6			ns	PWD 制限値の範囲内
Data Rate ¹		150			Mbps	PWD 制限値の範囲内
Propagation Delay	t_{PHL} , t_{PLH}	5.8	8.7	15	ns	50%入力、50%出力
Pulse Width Distortion	PWD		0.7	3	ns	$ t_{PLH} - t_{PHL} $
Change vs. Temperature			1.5		ps/°C	
Propagation Delay Skew	t_{PSK}			7.0	ns	同一の温度、電圧、負荷条件における任意の2つのユニット間
Channel Matching						
Codirectional	t_{PSKCD}		0.7	3.0	ns	
Opposing Direction	t_{PSKOD}		0.7	3.0	ns	
Jitter			470		ps p-p	ジッタの測定のセクションを参照
			70		ps rms	ジッタの測定のセクションを参照
DC SPECIFICATIONS						
Input Threshold Voltage						
Logic High	V_{IH}	$0.7 \times V_{DDx}$			V	
Logic Low	V_{IL}			$0.3 \times V_{DDx}$	V	
Output Voltage						
Logic High	V_{OH}	$V_{DDx} - 0.1$	V_{DDx}		V	$I_{Ox}^2 = -20\mu\text{A}$, $V_{Ix} = V_{IxH}^3$
		$V_{DDx} - 0.4$	$V_{DDx} - 0.2$		V	$I_{Ox}^2 = -2\text{mA}$, $V_{Ix} = V_{IxH}^3$
Logic Low	V_{OL}		0.0	0.1	V	$I_{Ox}^2 = 20\mu\text{A}$, $V_{Ix} = V_{IxL}^4$
			0.2	0.4	V	$I_{Ox}^2 = 2\text{mA}$, $V_{Ix} = V_{IxL}^4$
Input Current per Channel	I_I	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ix} \leq V_{DDx}$
V_{E2} Enable Input Pull-Up Current	I_{PU}	-10	-3		μA	$V_{E2} = 0\text{V}$
DISABLE ₁ Input Pull-Down Current	I_{PD}		9	15	μA	DISABLE ₁ = V_{DDx}
Tristate Output Current per Channel	I_{OZ}	-10	+0.01	+10	μA	$0\text{V} \leq V_{Ox} \leq V_{DDx}$
Quiescent Supply Current						
ADuM140D/ADuM140E						
	$I_{DD1 (Q)}$		1.2	1.92	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD2 (Q)}$		2.0	2.64	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD1 (Q)}$		12.0	19.6	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$
	$I_{DD2 (Q)}$		2.0	2.76	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$
ADuM141D/ADuM141E						
	$I_{DD1 (Q)}$		1.4	2.28	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD2 (Q)}$		1.73	2.45	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD1 (Q)}$		9.6	16.5	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$
	$I_{DD2 (Q)}$		5.6	9.6	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$
ADuM142D/ADuM142E						
	$I_{DD1 (Q)}$		1.6	2.28	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD2 (Q)}$		1.6	2.28	mA	$V_I^5 = 0 (E0, D0), 1 (E1, D1)^6$
	$I_{DD1 (Q)}$		7.2	11.2	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$
	$I_{DD2 (Q)}$		8.4	11.2	mA	$V_I^5 = 1 (E0, D0), 0 (E1, D1)^6$

パラメータ	記号	最小値	代表値	最大値	単位	テスト条件／コメント
Dynamic Supply Current Dynamic Input	$I_{DD1(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Dynamic Output	$I_{DDO(D)}$		0.01		mA/Mbps	入力スイッチング、50%デューティ・サイクル
Undervoltage Lockout	UVLO					
Positive V_{DDx} Threshold	V_{DDxUV+}		1.6		V	
Negative V_{DDx} Threshold	V_{DDxUV-}		1.5		V	
V_{DDx} Hysteresis	V_{DDxUVH}		0.1		V	
AC SPECIFICATIONS						
Output Rise/Fall Time	t_R/t_F		2.5		ns	10%~90%
Common-Mode Transient Immunity ⁷	$ CM_H $	75	100		kV/ μ s	$V_{IX} = V_{DDx}$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V
	$ CM_L $	75	100		kV/ μ s	$V_{IX} = 0V$ 、 $V_{CM} = 1000V$ 、 トランジエントの大きさ = 800V

¹ 最高で 150Mbps のデータ・レートが確保されていますが、これよりも速いデータ・レートにすることも可能です。

² I_{Ox} はチャンネル x の出力電流で、x = A、B、C、または D。

³ V_{IXH} は入力側ロジック・ハイ・レベル。

⁴ V_{IXL} は、入力側ロジック・ロー・レベル。

⁵ V_I は電圧入力。

⁶ E0 は ADuM140E0/ADuM141E0/ADuM142E0 モデル、D0 は ADuM140D0/ADuM141D0/ADuM142D0 モデル、E1 は ADuM140E1/ADuM141E1/ADuM142E1 モデル、D1 は ADuM140D1/ADuM141D1/ADuM142D1 モデルを表します。オーダー・ガイドを参照してください。

⁷ $|CM_H|$ は、電圧出力 (V_O) > 0.8V_{DDx} を維持しながら持続できるコモンモード電圧の最大スルー・レートです。 $|CM_L|$ は $V_O > 0.8V$ を維持しながら持続できるコモンモード電圧の最大スルー・レートです。コモンモード電圧スルー・レートは、立上がりりと立下がりの両方のコモンモード電圧エッジに適用されます。

表 8. 合計電源電流とデータ・スループットの関係

		1 Mbps			25 Mbps			100 Mbps			
Parameter	Symbol	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Unit
SUPPLY CURRENT											
ADuM140D/ADuM140E											
Supply Current Side 1	I _{DD1}		6.4	9.8		7.2	11		10.2	15.2	mA
Supply Current Side 2	I _{DD2}		1.9	3.5		3.1	5.0		6.8	10	mA
ADuM141D/ADuM141E											
Supply Current Side 1	I _{DD1}		5.5	9.1		6.3	10.0		9.6	14.0	mA
Supply Current Side 2	I _{DD2}		3.72	6.45		4.8	7.5		8.4	11.2	mA
ADuM142D/ADuM142E											
Supply Current Side 1	I _{DD1}		4.3	7.7		5.3	8.7		8.6	12.6	mA
Supply Current Side 2	I _{DD2}		4.9	8.3		6.0	9.4		9.3	13.3	mA

絶縁および安全性関連の仕様

詳細については www.analog.com/jp/icouplersafety を参照してください。

表 9. R-16 ナロー・ボディ [SOIC_N] パッケージ

パラメータ	記号	値	単位	テスト条件／コメント
Rated Dielectric Insulation Voltage		3000	V rms	1 分間持続
Minimum External Air Gap (Clearance)	L (I01)	4.0	mm min	入力端子から出力端子までを測定、空气中的の最短距離
Minimum External Tracking (Creepage)	L (I02)	4.0	mm min	入力端子から出力端子までを測定、ボディに沿った最短距離
Minimum Clearance in the Plane of the Printed Circuit Board (PCB Clearance)	L (PCB)	4.5	mm min	PCB 実装面の空中で、入力端子と出力端子の間の直線距離を測定
Minimum Internal Gap (Internal Clearance)		25.5	μm min	絶縁体を介した最短距離
Tracking Resistance (Comparative Tracking Index)	CTI	>400	V	DIN IEC 112/VDE 0303 Part 1
Material Group		II		材料グループ (DIN VDE 0110、1/89、Table 1)

表 10. RW-16 ワイド・ボディ [SOIC_W] パッケージ

パラメータ	記号	値	単位	テスト条件／コメント
Rated Dielectric Insulation Voltage		3750	V rms	1 分間持続
Minimum External Air Gap (Clearance)	L (I01)	7.8	mm min	入力端子から出力端子までを測定、空气中的の最短距離
Minimum External Tracking (Creepage)	L (I02)	7.8	mm min	入力端子から出力端子までを測定、ボディに沿った最短距離
Minimum Clearance in the Plane of the Printed Circuit Board (PCB Clearance)	L (PCB)	8.3	mm min	PCB 実装面の空中で、入力端子と出力端子の間の直線距離を測定
Minimum Internal Gap (Internal Clearance)		25.5	μm min	絶縁体を介した最短距離
Tracking Resistance (Comparative Tracking Index)	CTI	>400	V	DIN IEC 112/VDE 0303 Part 1
Material Group		II		材料グループ (DIN VDE 0110、1/89、Table 1)

表 11. RQ-16 [QSOP] パッケージ

パラメータ	記号	値	単位	テスト条件／コメント
Rated Dielectric Insulation Voltage		3000	V rms	1 分間持続
Minimum External Air Gap (Clearance)	L (I01)	3.2	mm min	入力端子から出力端子までを測定、空气中的の最短距離
Minimum External Tracking (Creepage)	L (I02)	3.2	mm min	入力端子から出力端子までを測定、ボディに沿った最短距離
Minimum Clearance in the Plane of the Printed Circuit Board (PCB Clearance)	L (PCB)	3.8	mm min	PCB 実装面の空中で、入力端子と出力端子の間の直線距離を測定
Minimum Internal Gap (Internal Clearance)		25.5	μm min	絶縁体を介した最短距離
Tracking Resistance (Comparative Tracking Index)	CTI	>400	V	DIN IEC 112/VDE 0303 Part 1
Material Group		II		材料グループ (DIN VDE 0110、1/89、Table 1)

パッケージ特性

表 12.

パラメータ	記号	Min.	Typ.	Max.	単位	テスト条件／コメント
Resistance (Input to Output) ¹	R _{I-O}		10 ¹³		Ω	
Capacitance (Input to Output) ¹	C _{I-O}		2.2		pF	f = 1MHz
Input Capacitance ²	C _I		4.0		pF	
IC Junction to Ambient Thermal Resistance						
R-16 Narrow Body [SOIC_N] Package	θ _{JA}		76		°C/W	熱電対はパッケージ下面の中央に設置
RW-16 Wide Body [SOIC_W] Package	θ _{JA}		45		°C/W	熱電対はパッケージ下面の中央に設置
RQ-16 [QSOP] Package	θ _{JA}		76		°C/W	熱電対はパッケージ下面の中央に設置

¹ このデバイスを 2 端子デバイスとみなします。すなわち、ピン 1～ピン 8 を相互に接続し、ピン 9～ピン 16 を相互に接続します。

² 入力容量は任意の入力データ・ピンとグラウンドの間の値です。

適用規格

特定のクロス・アイソレーション波形と絶縁レベルに対する推奨最大動作電圧については、SOIC_N パッケージについて示した表 21、SOIC_W パッケージについて示した表 22、および絶縁寿命のセクションを参照してください。

表 13. R-16 ナロー・ボディ [SOIC_N] パッケージ

UL	CSA	VDE	CQC
UL 1577 Component Recognition Program により認定 ¹	CSA Component Acceptance Notice 5A による認定	DIN V VDE V 0884-11 (VDE V 0884-11) : 2017-01 に基づく認定 ²	CQC11-471543-2012 による認定
シングル・プロテクション、 3000V rms 絶縁電圧	CSA 60950-1-07+A1+A2 および IEC 60950-1, second edition, +A1+A2 : 400Vrms (565Vpeak) の基本絶縁 200Vrms (283Vpeak) の強化絶縁 IEC 60601-1 Edition 3.1 : 基本絶縁 (1 患者保護手段 (1 MOPP))、 250V rms (354V peak) CSA 61010-1-12 および IEC 61010-1 third edition : 基本絶縁、主電源 300V rms、2 次電圧 400V rms (565V peak) 強化絶縁、主電源 300V rms、2 次電圧 200V (282V peak)	強化絶縁、V _{IORM} = 565V peak、 V _{IOSM} = 6000V peak 基本絶縁、V _{IORM} = 565V peak、 V _{IOSM} = 10kV peak	GB4943.1 -2011 : 770Vrms (1089Vpeak) の 基本絶縁 385Vrms (545Vpeak) の 強化絶縁
ファイル E214100	ファイル 205078	ファイル 2471900-4880-0001	ファイル CQC16001147385

¹ UL 1577 に従い、R-16 ナロー・ボディ [SOIC_N] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、3600V rms 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています。

² DIN V VDE V 0884-11 に従い、R-16 ナロー・ボディ [SOIC_N] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、1059V peak 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています (部分放電検出の規定値 = 5pC)。デバイス表面のアスタリスク (*) は、DIN V VDE V 0884-11 認定製品であることを示します。

表 14. RW-16 ワイド・ボディ [SOIC_W] パッケージ

UL	CSA	VDE	CQC
UL 1577 Component Recognition Program により認定 ¹	CSA Component Acceptance Notice 5A による認定	DIN V VDE V 0884-11 (VDE V 0884-11) : 2017-01 に基づく認定 ²	CQC11-471543-2012 による認定
シングル・プロテクション、 3750V rms 絶縁電圧	CSA 60950-1-07+A1+A2 および IEC 60950-1, second edition, +A1+A2 : 780V rms (1103V peak) の基本絶縁 390Vrms (552V peak) の強化絶縁 IEC 60601-1 Edition 3.1 : 基本絶縁 (1 患者保護手段 (MOPP))、 490V rms (693V peak) CSA 61010-1-12 および IEC 61010-1 third edition : 基本絶縁、主電源 300V rms、2 次電圧 780V (1103V peak) 強化絶縁、主電源 300V rms、2 次電圧 390V (552V peak)	強化絶縁、V _{IORM} = 849V peak、 V _{IOSM} = 6000V peak 基本絶縁、V _{IORM} = 849V peak、 V _{IOSM} = 10kV peak	GB4943.1 -2011 : 780V rms (1103V peak) の 基本絶縁 390Vrms (552V peak) の 強化絶縁
ファイル E214100	ファイル 205078	ファイル 2471900-4880-0001	ファイル CQC16001147385

¹ UL 1577 に従い、RW-16 ワイド・ボディ [SOIC_W] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、4500V rms 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています。

² DIN V VDE V 0884-11 に従い、RW-16 ワイド・ボディ [SOIC_W] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、1592V peak 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています (部分放電検出の規定値 = 5pC)。デバイス表面のアスタリスク (*) は、DIN V VDE V 0884-11 認定製品であることを示します。

表 15. RQ-16 [QSOP] パッケージ

UL	CSA	VDE	CQC
UL 1577 Component Recognition Program により認定 ¹	CSA Component Acceptance Notice 5A による認定	DIN V VDE V 0884-11 (VDE V 0884-11) : 2017-01 に基づく認定 ²	CQC11-471543-2012 による認定
シングル・プロテクション、 3000V rms 絶縁電圧	CSA 60950-1-07+A1+A2 および IEC 60950-1, second edition, +A1+A2 : 320Vrms (450V peak) の基本絶縁 160Vrms (225V peak) の強化絶縁 IEC 60601-1 Edition 3.1 : 基本絶縁 (1MOPP) 、250Vrms (354V peak) CSA 61010-1-12 および IEC 61010-1 third edition : 基本絶縁、主電源 300V rms、2 次電圧 320V rms (450V peak) 強化絶縁、主電源 150Vrms、2 次電圧 160Vrms (225V peak)	強化絶縁、636V peak、 $V_{IOSM} = 6kV$ peak 基本絶縁 636V peak、 $V_{IOSM} = 10kV$ peak	GB4943.1 -2011 : 320Vrms (450V peak) の基本絶縁 160Vrms (225V peak) の強化絶縁
ファイル E214100	ファイル 205078	ファイル 2471900-4880-0001	ファイル CQC18001192421

¹ UL 1577 に従い、RQ-16 [QSOP] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、3600V rms 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています。

² DIN V VDE V 0884-11 に従い、RQ-16 [QSOP] パッケージの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、1059V peak 以上の絶縁試験電圧を 1 秒間加えるテストで確認されています（部分放電検出の規定値 = 5pC）。デバイス表面のアスタリスク (*) は、DIN V VDE V 0884-11 認定製品であることを示します。

DIN V VDE V 0884-11 (VDE V 0884-11) 絶縁特性

これらのアイソレータは、安全限界データ範囲内の強化絶縁にのみ適しています。保護回路を使用すれば、安全データを維持しやすくなります。パッケージ表面のアスタリスク (*) は、DIN V VDE V 0884-11 認定製品であることを表します。

表 16. R-16 ナロー・ボディ [SOIC_N] パッケージ

概要	テスト条件／コメント	記号	特性	単位
DIN VDE 0110 による設置分類			I to IV	
定格主電源電圧 ≤ 150V rms			I to IV	
定格主電源電圧 ≤ 300V rms			I to III	
定格主電源電圧 ≤ 600V rms			40/125/21	
耐候性カテゴリ			2	
DIN VDE 0110、Table 1 による汚染度				
最大動作絶縁電圧		V_{IORM}	565	V peak
入力～出力テスト電圧、メソッド B1	$V_{IORM} \times 1.875 = V_{pd(m)}$ 、100% 出荷テスト、 $t_{ini} = t_m = 1$ 秒、部分放電 < 5pC	$V_{pd(m)}$	1059	V peak
入力～出力テスト電圧、メソッド A		$V_{pd(m)}$		
環境テスト・サブグループ 1 に従う	$V_{IORM} \times 1.5 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 < 5pC		848	V peak
入力または安全テスト・サブグループ 2 およびサブグループ 3 に従う	$V_{IORM} \times 1.2 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 < 5pC		678	V peak
最大許容過電圧		V_{IOTM}	4200	V peak
基本サージ絶縁電圧	V peak = 10kV、立上がり時間 1.2μs、 50% 立下がり時間 50μs	V_{IOSM}	10000	V peak
強化サージ絶縁電圧	V peak = 10kV、立上がり時間 1.2μs、 50% 立下がり時間 50μs	V_{IOSM}	6000	V peak
VDE 認定による安全制限値	故障発生時に許容される最大値 (図 4 参照)			
最大ジャンクション温度		T_S	150	°C
25°C における合計消費電力		P_S	1.64	W
T_S における絶縁抵抗	$V_{IO} = 500V$	R_S	>10 ⁹	Ω

表 17. RW-16 ワイド・ボディ [SOIC_W] パッケージ

概要	テスト条件／コメント	記号	特性	単位
DIN VDE 0110 による設置分類			I to IV	
定格主電源電圧 $\leq 150\text{V rms}$			I to IV	
定格主電源電圧 $\leq 300\text{V rms}$			I to IV	
定格主電源電圧 $\leq 600\text{V rms}$			40/125/21	
耐候性カテゴリ			2	
DIN VDE 0110、Table 1 による汚染度				
最大動作絶縁電圧		V_{IORM}	849	V peak
入力～出力テスト電圧、メソッド B1	$V_{IORM} \times 1.875 = V_{pd(m)}$ 、100%出荷テスト、 $t_{ini} = t_m = 1$ 秒、部分放電 $< 5\text{pC}$	$V_{pd(m)}$	1592	V peak
入力～出力テスト電圧、メソッド A		$V_{pd(m)}$		
環境テスト・サブグループ 1 に従う	$V_{IORM} \times 1.5 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 $< 5\text{pC}$		1274	V peak
入力または安全テスト・サブグループ 2 およびサブグループ 3 に従う	$V_{IORM} \times 1.2 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 $< 5\text{pC}$		1019	V peak
最大許容過電圧		V_{IOTM}	7000	V peak
基本サージ絶縁電圧	V peak = 12.8kV、立上がり時間 1.2 μs 、 50%立下がり時間 50 μs	V_{IOSM}	12000	V peak
強化サージ絶縁電圧	V peak = 12.8kV、立上がり時間 1.2 μs 、 50%立下がり時間 50 μs	V_{IOSM}	8000	V peak
VDE 認定による安全制限値	故障発生時に許容される最大値 (図 5 参照)			
最大ジャンクション温度		T_S	150	°C
25°C における合計消費電力		P_S	2.78	W
T_S における絶縁抵抗	$V_{IO} = 500\text{V}$	R_S	$>10^9$	Ω

表 18. RQ-16 [QSOP] パッケージ

概要	テスト条件／コメント	記号	特性	単位
DIN VDE 0110 による設置分類			I to IV	
定格主電源電圧 $\leq 150\text{V rms}$			I to IV	
定格主電源電圧 $\leq 300\text{V rms}$			I to IV	
定格主電源電圧 $\leq 600\text{V rms}$			40/125/21	
耐候性カテゴリ			2	
DIN VDE 0110、Table 1 による汚染度				
最大動作絶縁電圧		V_{IORM}	565	V peak
入力～出力テスト電圧、メソッド B1	$V_{IORM} \times 1.875 = V_{pd(m)}$ 、100%出荷テスト、 $t_{ini} = t_m = 1$ 秒、部分放電 $< 5\text{pC}$	$V_{pd(m)}$	1059	V peak
入力～出力テスト電圧、メソッド A		$V_{pd(m)}$		
環境テスト・サブグループ 1 に従う	$V_{IORM} \times 1.5 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 $< 5\text{pC}$		848	V peak
入力または安全テスト・サブグループ 2 およびサブグループ 3 に従う	$V_{IORM} \times 1.2 = V_{pd(m)}$ 、 $t_{ini} = 60$ 秒、 $t_m = 10$ 秒、 部分放電 $< 5\text{pC}$		678	V peak
最大許容過電圧		V_{IOTM}	4242	V peak
基本サージ絶縁電圧	V peak = 10kV、立上がり時間 1.2 μs 、 50%立下がり時間 50 μs	V_{IOSM}	10000	V peak
強化サージ絶縁電圧	V peak = 10kV、立上がり時間 1.2 μs 、 50%立下がり時間 50 μs	V_{IOSM}	6000	V peak
VDE 認定による安全制限値	故障発生時に許容される最大値 (図 5 参照)			
最大ジャンクション温度		T_S	150	°C
25°C における合計消費電力		P_S	1.64	W
T_S における絶縁抵抗	$V_{IO} = 500\text{V}$	R_S	$>10^9$	Ω




図 4. R-16 ナロー・ボディ [SOIC_N] パッケージ用の熱ディレーティング曲線、安全限界値と周囲温度の依存関係 (DIN V VDE V 0884-11 に適合)




図 5. RW-16 ワイド・ボディ [SOIC_W] パッケージ用の熱ディレーティング曲線、安全限界値と周囲温度の依存関係 (DIN V VDE V 0884-11 に適合)




図 6. RQ-16 [QSOP] パッケージ用の熱ディレーティング曲線、安全限界値と周囲温度の依存関係

推奨動作条件

表 19.

Parameter	Symbol	Rating
Operating Temperature	T_A	-40°C to +125°C
Supply Voltages	V_{DD1} , V_{DD2}	1.7 V to 5.5 V
Input Signal Rise and Fall Times		1.0 ms

絶対最大定格

特に指定のない限り $T_A = 25^\circ\text{C}$ 。

表 20.

Parameter	Rating
Storage Temperature (T_{ST}) Range	-65°C to $+150^\circ\text{C}$
Ambient Operating Temperature (T_A) Range	-40°C to $+125^\circ\text{C}$
Maximum Fault Junction Temperature (TJ) per DIN V VDE V 0884-11	150°C
Maximum Fault Junction Temperature (TJ) per Mold Compound	300°C
Supply Voltages (V_{DD1} , V_{DD2})	-0.5 V to $+7.0\text{ V}$
Input Voltages (V_{IA} , V_{IB} , V_{IC} , V_{ID} , V_{E1} , V_{E2} , DISABLE_1 , DISABLE_2)	-0.5 V to $V_{DD1}^1 + 0.5\text{ V}$
Output Voltages (V_{OA} , V_{OB} , V_{OC} , V_{OD})	-0.5 V to $V_{DDO}^2 + 0.5\text{ V}$
Average Output Current per Pin ³	
Side 1 Output Current (I_{O1})	-10 mA to $+10\text{ mA}$
Side 2 Output Current (I_{O2})	-10 mA to $+10\text{ mA}$
Common-Mode Transients ⁴	$-150\text{ kV}/\mu\text{s}$ to $+150\text{ kV}/\mu\text{s}$

¹ V_{DD1} は入力側の電源電圧。

² V_{DDO} は出力側の電源電圧。

³ 多様な温度に対する最大定格電流値については、R-16 ナロー・ボディ [SOIC_N] パッケージの場合は図 4、RW-16 ワイド・ボディ [SOIC_W] パッケージの場合は図 5、RQ-16 [QSOP] パッケージの場合は図 6 を参照してください。

⁴ 絶縁バリアをまたぐコモンモード過渡電圧を表します。絶対最大定格を超えるコモンモード過渡電圧は、ラッチアップまたは恒久的な故障の原因になります。

上記の絶対最大定格を超えるストレスを加えると、デバイスに恒久的な損傷を与えることがあります。これはストレス定格のみを定めたものであり、本規格の動作セクションに記載する規定値以上でデバイスが正常に動作することを示唆するものではありません。デバイスを長時間にわたり絶対最大定格状態に置くと、デバイスの信頼性に影響を与えることがあります。

ESD に関する注意



ESD（静電放電）の影響を受けやすいデバイスです。電荷を帯びたデバイスや回路ボードは、検知されないまま放電することがあります。本製品は当社独自の特許技術である ESD 保護回路を内蔵してはいますが、デバイスが高エネルギーの静電放電を被った場合、損傷を生じる可能性があります。したがって、性能劣化や機能低下を防止するため、ESD に対する適切な予防措置を講じることをお勧めします。

表 21. R-16 ナロー・ボディ [SOIC_N] パッケージでの最大連続動作電圧¹

パラメータ	定格	制約条件 ²
AC Voltage		
Bipolar Waveform		
Basic Insulation	789 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	403 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Unipolar Waveform		
Basic Insulation	909 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	469 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
DC Voltage		
Basic Insulation	558 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	285 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命

¹ 絶縁バリアに加わる連続電圧の大きさを指します。詳細については、[絶縁寿命](#)のセクションを参照してください。

² 仕様規定された試験条件での絶縁寿命は 50 年より長くなります。

表 22. RW-16 ワイド・ボディ [SOIC_W] パッケージでの最大連続動作電圧¹

パラメータ	定格	制約条件 ²
AC Voltage		
Bipolar Waveform		
Basic Insulation	849 V peak	最低 50 年の絶縁寿命
Reinforced Insulation	768 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命

パラメータ	定格	制約条件 ²
Unipolar Waveform		
Basic Insulation	1698 V peak	最低 50 年の絶縁寿命
Reinforced Insulation	885 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
DC Voltage		
Basic Insulation	1092 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	543 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命

¹ 絶縁バリアに加わる連続電圧の大きさを指します。詳細については、[絶縁寿命](#)のセクションを参照してください。

² 仕様規定された試験条件での絶縁寿命は 50 年より長くなります。

表 23. RQ-16 [QSOP] パッケージでの最大連続動作電圧¹

パラメータ	定格	制約条件 ²
AC Voltage		
Bipolar Waveform		
Basic Insulation	636 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	318 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Unipolar Waveform		
Basic Insulation	734 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	367 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
DC Voltage		
Basic Insulation	450 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命
Reinforced Insulation	225 V peak	IEC 60950-1 に基づくパッケージ沿面距離の最大許容動作電圧で制限される寿命

¹ 絶縁バリアに加わる連続電圧の大きさを指します。詳細については、[絶縁寿命](#)のセクションを参照してください。

² 仕様規定された試験条件での絶縁寿命は 50 年より長くなります。

真理値表

表 24. ADuM140D/ADuM141D/ADuM142D 真理値表（正論理）

V _{IX} 入力 ^{1,2}	V _{DISABLEX} 入力 ^{1,2}	V _{DDI} 状態 ²	V _{DDO} 状態 ²	デフォルト・ロー (D0) の V _{Ox} 出力 ^{1,2,3}	デフォルト・ハイ (D1) の V _{Ox} 出力 ^{1,2,3}	テスト条件／コメント
L	L or NC	Powered	Powered	L	L	通常動作
H	L or NC	Powered	Powered	H	H	通常動作
X	H	Powered	Powered	L	H	入力無効化、フェイルセーフ出力
X ⁴	X ⁴	Unpowered	Powered	L	H	フェイルセーフ出力
X ⁴	X ⁴	Powered	Unpowered	Indeterminate	Indeterminate	

¹ L はロー・レベル、H はハイ・レベル、X はドント・ケア、NC は接続なしを意味します。

² V_{IX} と V_{Ox} は、所定のチャンネル（A、B、C または D）の入出力信号を表します。V_{DISABLEX} は、V_{IX} 入力と同じ側の入力ディスエーブル信号を表します。V_{DDI} と V_{DDO} はそれぞれ、所定のチャンネルの入力側と出力側の電源電圧を表します。

³ D0 は ADuM140D0/ADuM141D0/ADuM142D0 モデル、D1 は ADuM140D1/ADuM141D1/ADuM142D1 モデルを表します。[オーダー・ガイド](#)を参照してください。

⁴ ESD 保護回路を通じてデバイスに給電されないように、通電されていない電源と同じ側の入力ピン（V_{IX}、DISABLE₁、DISABLE₂）はロー状態になっている必要があります。

表 25. ADuM140E/ADuM141E/ADuM142E 真理値表（正論理）

V _{IX} 入力 ^{1,2}	V _{EX} 入力 ^{1,2}	V _{DDI} 状態 ²	V _{DDO} 状態 ²	デフォルト・ロー (E0) の V _{Ox} 出力 ^{1,2,3}	デフォルト・ハイ (E1) の V _{Ox} 出力 ^{1,2,3}	テスト条件／コメント
L	H or NC	Powered	Powered	L	L	通常動作
H	H or NC	Powered	Powered	H	H	通常動作
X	L	Powered	Powered	Z	Z	出力のディスエーブル
L	H or NC	Unpowered	Powered	L	H	フェイルセーフ出力
X ⁴	L ⁴	Unpowered	Powered	Z	Z	出力のディスエーブル
X ⁴	X ⁴	Powered	Unpowered	Indeterminate	Indeterminate	

¹ L はロー・レベル、H はハイ・レベル、X はドント・ケア、NC は未接続、Z はハイ・インピーダンスを意味します。

² V_{IX} と V_{Ox} は、所定のチャンネル（A、B、C または D）の入出力信号を表します。V_{EX} は、V_{Ox} 出力と同じ側の出力カインエーブル信号を表します。V_{DDI} と V_{DDO} はそれぞれ、所定のチャンネルの入力側と出力側の電源電圧を表します。

³ E0 は ADuM140E0/ADuM141E0/ADuM142E0 モデル、E1 は ADuM140E1/ADuM141E1/ADuM142E1 モデルを表します。[オーダー・ガイド](#)を参照してください。

⁴ ESD 保護回路を通じてデバイスに給電されないように、通電されていない電源と同じ側の入力ピン（V_{IX}、V_{E1}、V_{E2}）はロー状態になっている必要があります。

ピン配置およびピン機能の説明




図 7. ADuM140D のピン配置




図 8. ADuM140E のピン配置

表 26. ピン機能の説明

ピン番号 ¹		記号	概要
ADuM140D	ADuM140E		
1	1	VDD1	アイソレータの 1 次側の電源電圧。
2, 8	2, 8	GND1	アイソレータの 1 次側のグラウンド基準。
3	3	VIA	ロジック入力 A。
4	4	VIB	ロジック入力 B。
5	5	VIC	ロジック入力 C。
6	6	VID	ロジック入力 D。
7	Not applicable	DISABLE1	入力ディスエーブル 1。このピンは、アイソレータ入力をディスエーブルにします。出力は、 オーダー・ガイド に示すフェイルセーフ・オプションで指定されたロジック状態になります。
9, 15	9, 15	GND2	アイソレータの 2 次側のグラウンド基準。
10	7	NIC	内部接続なし。これらのピンはフロート状態のままにしておきます。
Not applicable	10	VE2	出力イネーブル 2。アクティブ・ハイのロジック入力。VE2 がハイ・レベルまたは解放の場合、VOA、VOB、VOC、および VOD 出力がイネーブルになります。VE2 がロー・レベルの場合、VOA、VOB、VOC、および VOD 出力がディスエーブルになり、高インピーダンス状態になります。
11	11	VOD	ロジック出力 D。
12	12	VOC	ロジック出力 C。
13	13	VOB	ロジック出力 B。
14	14	VOA	ロジック出力 A。
16	16	VDD2	アイソレータの 2 次側の電源電圧。

¹ 特定のレイアウト・ガイドラインについては、AN-1109 アプリケーション・ノートを参照してください。




図 9. ADuM141D のピン配置




図 10. ADuM141E のピン配置

表 27. ピン機能の説明

ピン番号 ¹		記号	概要
ADuM141D	ADuM141E		
1	1	V _{DD1}	アイソレータの 1 次側の電源電圧。
2, 8	2, 8	GND ₁	アイソレータの 1 次側のグラウンド基準。
3	3	V _{IA}	ロジック入力 A。
4	4	V _{IB}	ロジック入力 B。
5	5	V _{IC}	ロジック入力 C。
6	6	V _{OD}	ロジック出力 D。
7	Not applicable	DISABLE ₁	入力ディスエーブル 1。このピンは、アイソレータ入力をディスエーブルにします。出力は、 オーダー・ガイド に示すフェイルセーフ・オプションで指定されたロジック状態になります。
Not applicable	7	V _{E1}	出力イネーブル 1。アクティブ・ハイのロジック入力。V _{E1} がハイ・レベルまたは解放の場合、V _{OD} 出力がイネーブルになります。V _{E1} がロー・レベルの場合、V _{OD} 出力がディスエーブルになり、高インピーダンス状態になります。
9, 15	9, 15	GND ₂	アイソレータの 2 次側のグラウンド基準。
10	Not applicable	DISABLE ₂	入力ディスエーブル 2。このピンは、アイソレータ入力をディスエーブルにします。出力は、 オーダー・ガイド に示すフェイルセーフ・オプションで指定されたロジック状態になります。
Not applicable	10	V _{E2}	出力イネーブル 2。アクティブ・ハイのロジック入力。V _{E2} がハイ・レベルまたは解放の場合、V _{OA} 、V _{OB} 、および V _{OC} 出力がイネーブルになります。V _{E2} がロー・レベルの場合、V _{OA} 、V _{OB} 、および V _{OC} 出力がディスエーブルになり、ハイ Z 状態になります。
11	11	V _{ID}	ロジック入力 D。
12	12	V _{OC}	ロジック出力 C。
13	13	V _{OB}	ロジック出力 B。
14	14	V _{OA}	ロジック出力 A。
16	16	V _{DD2}	アイソレータの 2 次側の電源電圧。

¹ 特定のレイアウト・ガイドラインについては、AN-1109 アプリケーション・ノートを参照してください。




図 11. ADuM142D のピン配置




図 12. ADuM142E のピン配置

表 28. ピン機能の説明

ピン番号 ¹		記号	概要
ADuM142D	ADuM142E		
1	1	V _{DD1}	アイソレータの 1 次側の電源電圧。
2, 8	2, 8	GND ₁	アイソレータの 1 次側のグラウンド基準。
3	3	V _{IA}	ロジック入力 A。
4	4	V _{IB}	ロジック入力 B。
5	5	V _{OC}	ロジック出力 C。
6	6	V _{OD}	ロジック出力 D。
7	Not applicable	DISABLE ₁	入力ディスエーブル 1。このピンは、アイソレータ入力をディスエーブルにします。出力は、 オーダー・ガイド に示すフェイルセーフ・オプションで指定されたロジック状態になります。
Not applicable	7	V _{E1}	出力イネーブル 1。アクティブ・ハイのロジック入力。V _{E1} がハイ・レベルまたは解放の場合、V _{OC} および V _{OD} 出力がイネーブルになります。V _{E1} がロー・レベルの場合、V _{OC} および V _{OD} 出力がディスエーブルになり、ハイ Z 状態になります。
9, 15	9, 15	GND ₂	アイソレータの 2 次側のグラウンド基準。
10	Not applicable	DISABLE ₂	入力ディスエーブル 2。このピンは、アイソレータ入力をディスエーブルにします。出力は、 オーダー・ガイド に示すフェイルセーフ・オプションで指定されたロジック状態になります。
Not applicable	10	V _{E2}	出力イネーブル 2。アクティブ・ハイのロジック入力。V _{E2} がハイ・レベルまたは解放の場合、V _{OA} および V _{OB} 出力がイネーブルになります。V _{E2} がロー・レベルの場合、V _{OA} および V _{OB} 出力がディスエーブルになり、ハイ Z 状態になります。
11	11	V _{ID}	ロジック入力 D。
12	12	V _{IC}	ロジック入力 C。
13	13	V _{OB}	ロジック出力 B。
14	14	V _{OA}	ロジック出力 A。
16	16	V _{DD2}	アイソレータの 2 次側の電源電圧。

¹ 特定のレイアウト・ガイドラインについては、AN-1109 アプリケーション・ノートを参照してください。

代表的な性能特性




図 13. ADuM140D/ADuM140E の各種電圧での
データ・レート対 I_{DD1} 電源電流




図 16. ADuM141D/ADuM141E の各種電圧での
データ・レート対 I_{DD2} 電源電流




図 14. ADuM140D/ADuM140E の各種電圧での
データ・レート対 I_{DD2} 電源電流




図 17. ADuM142D/ADuM142E の各種電圧での
データ・レート対 I_{DD1} 電源電流




図 15. ADuM141D/ADuM141E の各種電圧での
データ・レート対 I_{DD1} 電源電流




図 18. ADuM142D/ADuM142E の各種電圧での
データ・レート対 I_{DD2} 電源電流




図 19. 多様な電圧での伝搬遅延 t_{PLH} と温度の関係




図 20. 多様な電圧での伝搬遅延 t_{PLH} と温度の関係

アプリケーション情報

概要

ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E は、複数のポリイミド絶縁層で分離された iCoupler チップスケール・トランス・コイルを使用して、高周波搬送波による絶縁バリアをまたいだデータ転送を行います。オン/オフ・キーイング (OOK) 技術と図 22 および図 23 に示す差動アーキテクチャにより、ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E では非常に小さい伝搬遅延と高速性が実現されています。また、内蔵レギュレータと入出力設計手法により、1.7V~5.5V の幅広いロジック電圧と電源電圧に対応でき、1.8V、2.5V、3.3V、および 5V ロジックの電圧変換機能を実現します。このアーキテクチャは、高いコモンモード過渡耐圧や、電気ノイズ/磁気干渉に対して高い耐性を発揮するように設計されています。放射妨害波は、スペクトラム拡散 OOK 搬送波その他の手法によって最小限に抑えられています。

図 22 に、フェイルセーフ出力状態をロー・レベルに事前設定した ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E モデルの波形を示します。この場合、入力状態がロー・レベルのときに搬送波波形がオフになります。入力側がオフの場合または動作していない場合、ロー・レベルのフェイルセーフ出力状態 (ADuM140D0/ADuM140E0/ADuM141D0/ADuM141E0/ADuM142D0/ADuM142E0) により、出力がロー・レベルに設定されます。図 23 に、フェイルセーフ出力状態をハイ・レベルに事前設定した ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E モデルの波形を示します。この場合、入力状態がハイ・レベルのときに搬送波波形がオフになります。入力側がオフの場合または動作していない場合、ハイ・レベルのフェイルセーフ出力状態 (ADuM140D1/ADuM140E1/ADuM141D1/ADuM141E1/ADuM142D1/ADuM142E1) により、出力がハイ・レベルに設定されます。フェイルセーフ出力状態がロー・レベルまたはフェイルセーフ出力状態がハイ・レベルのモデル番号については、[オーダー・ガイド](#)を参照してください。

プリント回路基板 (PCB) レイアウト

ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E デジタル・アイソレータは、ロジック・インターフェースのための外付けインターフェース回路を必要としません。入力および出力電源ピンには、電源バイパスを行うことを強く推奨します (図 21 参照)。V_{DD1} のバイパス・コンデンサはピン 1 とピン 2 の間に、V_{DD2} のバイパス・コンデンサはピン 15 とピン 16 の間に接続するのが最も簡単です。バイパス・コンデンサの推奨値は 0.01μF~0.1μF です。コンデンサの両端と入力電源ピンの間の合計リード長は 10mm 以下にする必要があります。パッケージの両側それぞれのグラウンド・ペアがパッケージのすぐ近くで接続されていない限り、ピン 1 とピン 8 の間およびピン 9 とピン 16 の間でバイパスすることも考慮してください。




図 21. 推奨するプリント回路基板 (PCB) レイアウト

高いコモンモード過渡電圧が発生するアプリケーションでは、絶縁バリアをまたぐボード結合を最小限に抑えてください。更に、発生する結合はすべてデバイス側のすべてのピンで均等に作用するように PCB レイアウトを設計する必要があります。この注意を怠ると、ピン間で生じる電位差がデバイスの絶対最大定格を超えてしまい、ラッチアップまたは恒久的な損傷が発生することがあります。

PCB レイアウトのガイドラインについては、アプリケーション・ノート AN-1109 を参照してください。




図 22. フェイルセーフ出力状態がロー・レベルの 1 チャンネルの動作ブロック図




図 23. フェイルセーフ出力状態がハイ・レベルの 1 チャンネルの動作ブロック図

伝搬遅延に関するパラメータ

伝搬遅延時間は、ロジック信号がデバイスを通しての要する時間を表すパラメータです。ロジック 0 出力への伝搬遅延は、ロジック 1 出力への伝搬遅延と異なる場合があります。




図 24. 伝搬遅延パラメータ

パルス幅歪みは、これら 2 つの伝搬遅延値間の最大差であり、入力信号のタイミングが出力信号で再現される精度を表します。

チャンネル間マッチングは、1 つの ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E デバイス内にある複数のチャンネル間の伝搬遅延差の最大値です。

伝搬遅延スキューは、同じ条件下で動作する複数の ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E デバイス間での伝搬遅延差の最大値です。

ジッタの測定

図 25 に、ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E のアイ・ダイアグラムを示します。測定は Agilent 81110A パルス・パターン発生器を 150Mbps で使用し、疑似ランダム・ビット・シーケンス (PRBS) は 2 (n-1) (n = 14)、電源は 5V の条件で行いました。Tektronix モデル 5104B オシロスコープを 1GHz、10GSPS で使用してジッタを計測し、ジッタおよびアイ・ダイアグラムの解析ツール DPOJET を使用しました。図には、ジッタが 490ps p-p の ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E の代表的な測定結果を示しています。




図 25. ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E のアイ・ダイアグラム

絶縁寿命

すべての絶縁構造は、長時間にわたって電圧ストレスを加えると最終的には破壊されます。絶縁性能の低下率は、絶縁体に加える電圧波形の特性だけでなく、材料自体や材料の境界面にも依存します。

絶縁劣化には、空気にさらされる表面に沿った破壊と絶縁疲労という注目すべき 2 つのタイプがあります。表面の破損は表面トラッキング現象で、システム・レベルの規格に定められた沿面距離条件を決定する主要な要素となります。絶縁疲労とは、チャージ・インжекシオンまたは絶縁材料内部の変位電流により、長時間にわたって絶縁の劣化が生じる現象です。

表面トラッキング

表面トラッキングは電気安全規格に規定されており、動作電圧、環境条件、絶縁材料の特性に基づいて最小沿面距離を定めることによって決定されます。安全性規制当局は、部品の表面絶縁について特性評価テストを行います。これにより、部品を異なる材料グループに分類することができます。材料グループ等級が低いものほど表面トラッキングに対する耐性が高いため、小さい沿面距離で十分に長い寿命を実現できます。特定の動作電圧と材料グループに対する最小沿面距離は、各システム・レベル規格の範囲内にあります。この値は、絶縁をまたぐ合計 rms 電圧、汚染度、材料グループに基づいています。ADuM140D/ADuM140E/ADuM141D/ADuM141E/ADuM142D/ADuM142E アイソレータの材料グループと沿面距離を、R-16 ナロー・ボディ [SOIC_N] パッケージについては表 9 に、RW-16 ワイド・ボディ [SOIC_W] パッケージについては表 10 に示します。

絶縁疲労

疲労による絶縁寿命は、厚さ、材料特性、加わる電圧ストレスによって決まります。アプリケーション動作電圧での製品寿命が十分であることを確認することが重要です。アイソレータがサポートしている耐疲労動作電圧は、耐トラッキング動作電圧と異なる場合があります。トラッキングに該当する動作電圧は、ほとんどの規格で仕様規定されています。

テストとモデリングにより、長期間にわたる性能低下の主な要因は、増分型損傷を引き起こすポリイミド絶縁体内の変位電流であることが判明しています。絶縁体にかかるストレスは、DC ストレスと、AC 成分の時間と共に変化する電圧ストレスに大別できます。前者の場合は変位電流が存在しないため、ほとんど疲労が発生しませんが、後者の場合は疲労が発生します。

通常、認定文書に記載されている定格は、60Hz のサイン波ストレスに基づいています。ライン電圧からの絶縁性能を代表できるためです。ただし、多くの実用的なアプリケーションでは、バリアをまたぐ 60Hz の AC 電圧と DC 電圧の組み合わせが存在します（式 1 を参照）。ストレスの AC 部分のみが疲労を発生するため、式 1 を変形して AC rms 電圧を求めることができます（式 2 を参照）。これらの製品で使用されるポリイミド材料の絶縁疲労については、AC rms 電圧が製品寿命を決定します。

$$V_{RMS} = \sqrt{V_{AC\ RMS}^2 + V_{DC}^2} \quad (1)$$

または

$$V_{AC\ RMS} = \sqrt{V_{RMS}^2 - V_{DC}^2} \quad (2)$$

ここで、

$V_{AC\ RMS}$ は、動作電圧の時間と共に変化する部分。

V_{RMS} は、合計 rms 動作電圧。

V_{DC} は、動作電圧の DC オフセット。

計算とパラメータ使用の例

一般的な電力変換アプリケーションの例を以下に示します。絶縁バリアの一方に AC rms が 240V のライン電圧が存在し、他方に 400V dc のバス電圧が存在するとします。絶縁材料はポリイミドです。デバイスの沿面距離、クリアランス、および寿命を求める際のクリティカル電圧を決めるには、図 26 と以下の式を参照してください。




図 26. クリティカル電圧の例

バリアの両端にかかる動作電圧は式 1 より、

$$V_{RMS} = \sqrt{V_{AC\ RMS}^2 + V_{DC}^2}$$

$$V_{RMS} = \sqrt{240^2 + 400^2}$$

$$V_{RMS} = 466V$$

この V_{RMS} は、システムの規格で要求されている沿面距離を求める際に材料グループおよび汚染度と組み合わせて使用する動作電圧です。

寿命が十分かどうかを判断するには、動作電圧の時間と共に変化する部分を求めます。AC rms 電圧を求めるには、式 2 を使用します。

$$V_{AC\ RMS} = \sqrt{V_{RMS}^2 - V_{DC}^2}$$


$$V_{AC\ RMS} = \sqrt{466^2 - 400^2}$$

$$V_{AC\ RMS} = 240V_{rms}$$

この場合、AC 実効値電圧は 240V rms のライン電圧です。この計算は、波形が正弦波でない場合は更に重要になります。この値を、SOIC_N パッケージの場合は表 21、SOIC_W パッケージの場合は表 22 に示す動作電圧の制限値と比較すると、60Hz サイン波に対する寿命よりは短くなる寿命の予測値が得られ、50 年のサービス寿命を想定した制限値の範囲内に十分入っていると確認できます。

DC 動作電圧の制限値は、IEC 60664-1 で規定されているパッケージの沿面距離によって定められています。この値は、特定のシステム・レベル規格と異なる場合があります。

外形寸法




COMPLIANT TO JEDEC STANDARDS MS-012-AC

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

060606-A

図 27. 16 ピン、標準スモール・アウトライン・パッケージ [SOIC_N]
ナロー・ボディ (R-16)
単位: mm (括弧内はインチ)




COMPLIANT TO JEDEC STANDARDS MS-013-AA

CONTROLLING DIMENSIONS ARE IN MILLIMETERS; INCH DIMENSIONS (IN PARENTHESES) ARE ROUNDED-OFF MILLIMETER EQUIVALENTS FOR REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

03-27-2007-B

図 28. 16 ピン、標準スモール・アウトライン・パッケージ [SOIC_W]
ワイド・ボディ (RW-16)
単位: mm (括弧内はインチ)



COMPLIANT TO JEDEC STANDARDS MO-137-AB
CONTROLLING DIMENSIONS ARE IN INCHES; MILLIMETER DIMENSIONS
(IN PARENTHESES) ARE ROUNDED-OFF INCH EQUIVALENTS FOR
REFERENCE ONLY AND ARE NOT APPROPRIATE FOR USE IN DESIGN.

09-12-2014-A

図 29. 16 ピン・シュリンク・スモール・アウトライン・パッケージ [QSOP]
(RQ-16)

単位: インチ (括弧内は mm)

オーダー・ガイド

Model ^{1,2}	Temperature Range	No. of Inputs, V _{DD1} Side	No. of Inputs, V _{DD2} Side	Withstand Voltage Rating (kV rms)	Fail-Safe Output State	Input Disable	Output Enable	Package Description	Package Option
ADuM140D1BRZ	-40°C to +125°C	4	0	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM140D1BRZ-RL7	-40°C to +125°C	4	0	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM140D0BRZ	-40°C to +125°C	4	0	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM140D0BRZ-RL7	-40°C to +125°C	4	0	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM140E1BRZ	-40°C to +125°C	4	0	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM140E1BRZ-RL7	-40°C to +125°C	4	0	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM140E0BRZ	-40°C to +125°C	4	0	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM140E0BRZ-RL7	-40°C to +125°C	4	0	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM140D1BRWZ	-40°C to +125°C	4	0	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM140D1BRWZ-RL	-40°C to +125°C	4	0	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM140D0BRWZ	-40°C to +125°C	4	0	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM140D0BRWZ-RL	-40°C to +125°C	4	0	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM140D1BRQZ	-40°C to +125°C	4	0	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM140D1BRQZ-RL7	-40°C to +125°C	4	0	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM140D0BRQZ	-40°C to +125°C	4	0	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM140D0BRQZ-RL7	-40°C to +125°C	4	0	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM140E1BRWZ	-40°C to +125°C	4	0	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E1BRWZ-RL	-40°C to +125°C	4	0	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E1BRWZ	-40°C to +125°C	4	0	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E1BRWZ-RL	-40°C to +125°C	4	0	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E0BRWZ	-40°C to +125°C	4	0	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E0BRWZ-RL	-40°C to +125°C	4	0	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM140E1BRQZ	-40°C to +125°C	4	0	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM140E1BRQZ-RL7	-40°C to +125°C	4	0	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM140E0BRQZ	-40°C to +125°C	4	0	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM140E0BRQZ-RL7	-40°C to +125°C	4	0	3.0	Low	No	Yes	16-Lead QSOP	RQ-16

Model ^{1,2}	Temperature Range	No. of Inputs, V _{DD1} Side	No. of Inputs, V _{DD2} Side	Withstand Voltage Rating (kV rms)	Fail-Safe Output State	Input Disable	Output Enable	Package Description	Package Option
ADuM141D1BRZ	−40°C to +125°C	3	1	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM141D1BRZ-RL7	−40°C to +125°C	3	1	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM141D0BRZ	−40°C to +125°C	3	1	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM141D0BRZ-RL7	−40°C to +125°C	3	1	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM141E1BRZ	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM141E1BRZ-RL7	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM141E0BRZ	−40°C to +125°C	3	1	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM141E0BRZ-RL7	−40°C to +125°C	3	1	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM141D1BRWZ	−40°C to +125°C	3	1	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM141D1BRWZ-RL	−40°C to +125°C	3	1	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM141D0BRWZ	−40°C to +125°C	3	1	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM141D0BRWZ-RL	−40°C to +125°C	3	1	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM141D1BRQZ	−40°C to +125°C	3	1	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM141D1BRQZ-RL7	−40°C to +125°C	3	1	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM141D0BRQZ	−40°C to +125°C	3	1	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM141D0BRQZ-RL7	−40°C to +125°C	3	1	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM141E1BRWZ	−40°C to +125°C	3	1	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E1BRWZ-RL	−40°C to +125°C	3	1	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E1WBRWZ	−40°C to +125°C	3	1	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E1WBRWZ-RL	−40°C to +125°C	3	1	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E0BRWZ	−40°C to +125°C	3	1	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E0BRWZ-RL	−40°C to +125°C	3	1	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM141E1BRQZ	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM141E1BRQZ-RL7	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM141E0BRQZ	−40°C to +125°C	3	1	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM141E0BRQZ-RL7	−40°C to +125°C	3	1	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM141E0WBRQZ-RL7	−40°C to +125°C	3	1	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM141E1WBRQZ	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM141E1WBRQZ-RL7	−40°C to +125°C	3	1	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM142D1BRZ	−40°C to +125°C	2	2	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM142D1BRZ-RL7	−40°C to +125°C	2	2	3.0	High	Yes	No	16-Lead SOIC_N	R-16
ADuM142D0BRZ	−40°C to +125°C	2	2	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM142D0BRZ-RL7	−40°C to +125°C	2	2	3.0	Low	Yes	No	16-Lead SOIC_N	R-16
ADuM142E1BRZ	−40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM142E1BRZ-RL7	−40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead SOIC_N	R-16
ADuM142E0BRZ	−40°C to +125°C	2	2	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM142E0BRZ-RL7	−40°C to +125°C	2	2	3.0	Low	No	Yes	16-Lead SOIC_N	R-16
ADuM142D1BRWZ	−40°C to +125°C	2	2	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM142D1BRWZ-RL	−40°C to +125°C	2	2	3.75	High	Yes	No	16-Lead SOIC_W	RW-16
ADuM142D0BRWZ	−40°C to +125°C	2	2	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM142D0BRWZ-RL	−40°C to +125°C	2	2	3.75	Low	Yes	No	16-Lead SOIC_W	RW-16
ADuM142D1BRQZ	−40°C to +125°C	2	2	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM142D1BRQZ-RL7	−40°C to +125°C	2	2	3.0	High	Yes	No	16-Lead QSOP	RQ-16
ADuM142D0BRQZ	−40°C to +125°C	2	2	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM142D0BRQZ-RL7	−40°C to +125°C	2	2	3.0	Low	Yes	No	16-Lead QSOP	RQ-16
ADuM142E1BRWZ	−40°C to +125°C	2	2	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E1BRWZ-RL	−40°C to +125°C	2	2	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E1WBRWZ	−40°C to +125°C	2	2	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E1WBRWZ-RL	−40°C to +125°C	2	2	3.75	High	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E0BRWZ	−40°C to +125°C	2	2	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E0BRWZ-RL	−40°C to +125°C	2	2	3.75	Low	No	Yes	16-Lead SOIC_W	RW-16
ADuM142E1BRQZ	−40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead QSOP	RQ-16

Model ^{1,2}	Temperature Range	No. of Inputs, V _{DD1} Side	No. of Inputs, V _{DD2} Side	Withstand Voltage Rating (kV rms)	Fail-Safe Output State	Input Disable	Output Enable	Package Description	Package Option
ADuM142E1BRQZ-RL7	-40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM142E0BRQZ	-40°C to +125°C	2	2	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM142E0BRQZ-RL7	-40°C to +125°C	2	2	3.0	Low	No	Yes	16-Lead QSOP	RQ-16
ADuM142E1WBRQZ	-40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead QSOP	RQ-16
ADuM142E1WBRQZ-RL7	-40°C to +125°C	2	2	3.0	High	No	Yes	16-Lead QSOP	RQ-16

¹ Z = RoHS 準拠製品。

² ADuM140E1WBRWZ、ADuM140E1WBRWZ-RL、ADuM141E1WBRWZ、ADuM141E1WBRWZ-RL、ADuM141E0WBRQZ-RL7、ADuM141E1WBRQZ、ADuM141E1WBRQZ-RL7、ADuM142E1WBRWZ、ADuM142E1WBRWZ-RL、ADuM142E1WBRQZ、ADuM142E1WBRQZ-RL7 はオートモーティブ・アプリケーションに適しています。

オートモーティブ製品

ADuM140E1W、**ADuM141E0W**、**ADuM141E1W**、**ADuM142E1W** モデルは、車載アプリケーションの品質と信頼性の条件に対応する管理された製造工程により提供されています。これらのオートモーティブ・モデルの仕様は商用モデルと異なる場合があるため、設計者はこのデータシートの**仕様**のセクションを慎重に検討してください。オートモーティブ・アプリケーション向けには、上記のオートモーティブ・グレード製品のみを提供しています。特定製品のオーダー情報とこれらのモデルに特有のオートモーティブ信頼性レポートについては、最寄りのアナログ・デバイセズまでお問い合わせください。

