

4つの降圧スイッチング・レギュレータと 3つのLDOリニア電圧レギュレータを内蔵し、 I²Cを備えた多出力パワー・マネージメント・ソリューション

特長

- I²Cで調整可能な高効率のクワッド降圧DC/DCコンバータ: 2.5A、2.5A、1.5A、1.5A
- 3つの300mA LDOレギュレータ(2つは可変)
- 独立したイネーブル・ピンの結線またはI²Cによるシーケンス制御
- プログラマブルな自律型電源遮断制御
- 警告と障害通知
- IRQピンとIRQステータス・レジスタ
- パワーグッド・ピンとステータス・レジスタ
- 150°CのT_Jで動作(LT3380H)
- ダイナミック電圧スケーリング
- 選択可能な2.25MHzまたは1.12MHzのスイッチング周波数
- スタンバイ電流: 12μA
- サイド・ウェットアップル 40ピン6mm×6mm QFNパッケージ

アプリケーション

- オートモティブ
- 産業用機器
- 通信
- 汎用多チャンネル電源

概要


LT[®]3380は、先進のポータブル・アプリケーション・プロセッサ・ベースのシステム向けの全機能内蔵型パワー・マネージメント・ソリューションです。このデバイスは、コア、メモリ、I/O、システム・オンチップ(SoC)レール向けの4つの同期整流式降圧DC/DCコンバータと、低ノイズ・アナログ電源向けの3つの300mA LDOレギュレータを内蔵しています。I²Cシリアル・ポートを使用して、レギュレータのイネーブル、パワーダウン・シーケンス、出力電圧レベル、ダイナミック電圧スケーリング、動作モード、およびステータス通知を制御できます。

レギュレータの起動シーケンスは、出力を望ましい順序でイネーブル・ピンに接続して制御するか、またはI²Cポートを介して制御します。LT3380の出力は、I²Cコマンド・レジスタを使用して、4つの時間スロットのいずれかでオフするようシーケンスを制御できます。


このデバイスは、光学検査用のウェットアップル・フランク構造を持つ40ピン6mm×6mm QFNパッケージで供給されます。

全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。

標準的応用例



起動シーケンス




絶対最大定格

(Note 1)

V_{IN} 、 DV_{DD} $-0.3V \sim 6V$
 PV_{IN1} 、 PV_{IN2} 、 PV_{IN3} 、 PV_{IN4} $V_{IN} - 0.3V \sim V_{IN} + 0.3V$
 V_{IN_L1} 、 V_{IN_L2} 、 V_{IN_L3} $-0.3V \sim V_{IN} + 0.3V$
LD01、FB_L1、LD02、FB_L2、LD03、FB_B1、FB_B2、
FB_B3、FB_B4、PGOOD、EN_B1、EN_B2、EN_B3、EN_B4、EN_L1、
EN_L2、EN_L3、PWR_ON、 $\overline{IRQ}$ $-0.3V \sim 6V$
SDA、SCL..... $-0.3V \sim DV_{DD} + 0.3V$
動作ジャンクション温度範囲
(Note 2、3)..... $-40^{\circ}C \sim 150^{\circ}C$
保存温度範囲..... $-65^{\circ}C \sim 150^{\circ}C$

ピン配置



発注情報

鉛フリー仕上げ	テープ&リール	製品マーキング*	パッケージ	温度範囲
LT3380EUJM#PBF	LT3380EUJM#TRPBF	LT3380UJM	40-Lead (6mmx6mm) Plastic QFN	$-40^{\circ}C$ to $125^{\circ}C$
LT3380IUJM#PBF	LT3380IUJM#TRPBF	LT3380UJM	40-Lead (6mmx6mm) Plastic QFN	$-40^{\circ}C$ to $125^{\circ}C$
LT3380HUJM#PBF	LT3380HUJM#TRPBF	LT3380UJM	40-Lead (6mmx6mm) Plastic QFN	$-40^{\circ}C$ to $150^{\circ}C$

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。

テープ&リールの仕様。一部のパッケージは、#TRMPBF 接尾部の付いた指定の販売経路を通じて500個入りのリールで供給可能です。

電気的特性 ●は規定動作ジャンクション温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ の値 (Note 2)。

$V_{IN} = PV_{IN1} = PV_{IN2} = PV_{IN3} = PV_{IN4} = V_{IN_L1} = V_{IN_L2} = V_{IN_L3} = DV_{DD} = 3.8\text{V}$ 。注記がない限り、全てのレギュレータはディスエーブル状態。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Operating Input Supply Voltage, V_{IN}		●	2.7		5.5	V
V_{IN} Standby Current	PWR_ON = 0V	●		12	21	μA
V_{IN} Undervoltage Fault Rising (Note 7)		●		2.55	2.65	V
V_{IN} Undervoltage Fault Falling		●	2.35	2.45		V
V_{IN} Undervoltage Warning Falling	CNTRL[4:2] = 000 (POR Default)			2.7		V
	CNTRL[4:2] = 001			2.8		V
	CNTRL[4:2] = 010			2.9		V
	CNTRL[4:2] = 011			3.0		V
	CNTRL[4:2] = 100			3.1		V
	CNTRL[4:2] = 101			3.2		V
	CNTRL[4:2] = 110			3.3		V
	CNTRL[4:2] = 111			3.4		V

降圧スイッチング・レギュレータ1、2、3、4

Output Voltage Range		●	V_{FB}		PV_{IN}	V
Burst Mode [®] V_{IN} Quiescent Current	$V_{FB_Bx} = 850\text{mV}$ (Note 5)	●		23	50	μA
Pulse-Skipping Mode V_{IN} Quiescent Current	$V_{FB_Bx} = 850\text{mV}$ (Note 5)	●		120	200	μA
Forced Continuous V_{IN} Quiescent Current	$V_{FB_Bx} = 0\text{V}$ (Note 5)	●		170	300	μA
Feedback Pin Input Current	$V_{FB_Bx} = 850\text{mV}$		-0.05		0.05	μA
Maximum Duty Cycle	$V_{FB_Bx} = 0\text{V}$	●	100			%
Minimum Duty Cycle		●		18	24	%
SW Pull-Down Resistance	Regulator Disabled			625		Ω
Feedback Reference Soft-Start Rate	(Note 6)			0.8		V/ms
High Feedback Regulation Voltage (V_{FB})	DVBxA[4:0] = DVBxB[4:0] = 11111, $V_{IN} = 2.7\text{V}$ to 5.5V	●	788	800	812	mV
Default Feedback Regulation Voltage (V_{FB})	DVBxA[4:0] = DVBxB[4:0] = 11001, $V_{IN} = 2.7\text{V}$ to 5.5V	●	714	725	736	mV
Low Feedback Regulation Voltage (V_{FB})	DVBxA[4:0] = DVBxB[4:0] = 00000, $V_{IN} = 2.7\text{V}$ to 5.5V	●	404	412.5	421	mV
Feedback LSB Step Size				12.5		mV
Switching Frequency	BUCKx[2] = 0	●	1.7	2.25	2.7	MHz
	BUCKx[2] = 1	●	0.85	1.125	1.35	MHz

1.5A 降圧スイッチング・レギュレータ3および4

PMOS Current Limit		●	2.0			A
PMOS On-Resistance				160		$\text{m}\Omega$
NMOS On-Resistance				80		$\text{m}\Omega$

2.5A 降圧スイッチング・レギュレータ1および2

PMOS Current Limit		●	3.0			A
PMOS On-Resistance				120		$\text{m}\Omega$
NMOS On-Resistance				70		$\text{m}\Omega$

LDOレギュレータ1、2、3

Feedback Reference Soft-Start Rate				10		V/ms
Output Pull-Down Resistance	Regulator Disabled			625		Ω

LDOレギュレータ1および2

V_{IN_Lx} Input Voltage		●	1.7		V_{IN}	V
Output Voltage Range	$I_{LDO} = 0\text{mA}$		V_{FB}		V_{IN_Lx}	V

電気的特性 ●は規定動作ジャンクション温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ の値 (Note 2)。
 $V_{IN} = PV_{IN1} = PV_{IN2} = PV_{IN3} = PV_{IN4} = V_{IN_L1} = V_{IN_L2} = V_{IN_L3} = DV_{DD} = 3.8\text{V}$ 。注記がない限り、全てのレギュレータはディスエーブル状態。

PARAMETER	CONDITIONS		MIN	TYP	MAX	UNITS
Available Output Current		●	300			mA
V_{IN_Lx} Quiescent Current	Regulator Enabled, $I_{LDO} = 0\text{A}$	●		12	25	μA
V_{IN_Lx} Shutdown Current	Regulator Disabled	●		0	1	μA
V_{IN} Quiescent Current	Regulator Enabled	●		50	85	μA
Feedback Regulation Voltage		●	0.707	0.725	0.743	V
Line Regulation	$I_{LDO} = 1\text{mA}$, $V_{IN} = 2.7\text{V}$ to 5.5V			0.01		%/V
Load Regulation	$I_{LDO} = 1\text{mA}$ to 300mA			0.01		%
Short-Circuit Current Limit					770	mA
Dropout Voltage (Note 4)	$I_{LDO} = 300\text{mA}$, $V_{LDO} = 2.5\text{V}$ $I_{LDO} = 300\text{mA}$, $V_{LDO} = 1.2\text{V}$			210 450	260 615	mV mV
Feedback Pin Input Current	$V_{FB_Lx} = 725\text{mV}$		-0.05		0.05	μA

LDOレギュレータ3

V_{IN_L3} Input Voltage		●	2.35		V_{IN}	V
Output Voltage	$I_{LDO} = 1\text{mA}$	●	1.746	1.8	1.854	V
Available Output Current		●	300			mA
V_{IN_L3} Quiescent Current	Regulator Enabled, $I_{LDO} = 0\text{A}$	●		14	25	μA
V_{IN_L3} Shutdown Current	Regulator Disabled	●		0	1	μA
V_{IN} Quiescent Current	Regulator Enabled	●		50	85	μA
Line Regulation	$I_{LDO} = 1\text{mA}$, $V_{IN} = 2.7\text{V}$ to 5.5V			0.01		%/V
Load Regulation	$I_{LDO} = 1\text{mA}$ to 300mA			0.05		%
Short-Circuit Current Limit					770	mA
Dropout Voltage (Note 4)	$I_{LDO} = 300\text{mA}$, $V_{LDO} = 1.8\text{V}$			280	350	mV

イネーブル入力

Threshold Rising	All Enables Low	●		0.75	1.2	V
Threshold Falling	One Enable High	●	0.4	0.7		V
Precision Threshold	One or More Regulators Previously Enabled	●	0.370	0.400	0.430	V
Input Pull-Down Resistance				4.5		$\text{M}\Omega$

PWR_ON

Threshold		●	0.370	0.400	0.430	V
Pull-Down Resistance				4.5		$\text{M}\Omega$
PWR_ON High to Allow Enables Delay				3		ms
PWR_ON High to Inhibit Enables Delay				3		ms
Inhibit Enable Time from PWR_ON Low				1		s

ステータス出力ピン (PGOOD、 $\overline{\text{IRQ}}$)

$\overline{\text{IRQ}}$ Output Low Voltage	$I_{\overline{\text{IRQ}}} = 3\text{mA}$			0.1	0.4	V
$\overline{\text{IRQ}}$ Output High Leakage Current	$I_{\overline{\text{IRQ}}} = 3.8\text{mA}$		-0.1		0.1	μA
PGOOD Output Low Voltage	$I_{\text{PGOOD}} = 3\text{mA}$			0.1	0.4	V
PGOOD Output High Leakage Current	$V_{\text{PGOOD}} = 3.8\text{V}$		-0.1		0.1	μA
PGOOD Threshold Rising				-6		%
PGOOD Threshold Falling				-8		%

電気的特性 ●は規定動作ジャンクション温度範囲の規格値を意味する。それ以外は $T_A = 25^\circ\text{C}$ の値 (Note 2)。

$V_{IN} = PV_{IN1} = PV_{IN2} = PV_{IN3} = PV_{IN4} = V_{IN_L1} = V_{IN_L2} = V_{IN_L3} = DV_{DD} = 3.8\text{V}$ 。注記がない限り、全てのレギュレータはディスエーブル状態。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
I²C ポート						
DV _{VDD}	DV _{DD} Input Supply Voltage	●	1.6		5.5	V
I _{DVDD}	DV _{DD} Quiescent Current	SCL/SDA = 0kHz		0.3	1	μA
DV _{VDD_UVLO}	DV _{DD} UVLO Level			1		V
ADDRESS	LT3380 Device Address			0111100[R/W]		
V _{IH}	SDA/SCL Input Threshold Rising			70		%DV _{DD}
V _{IL}	SDA/SCL Input Threshold Falling			30		%DV _{DD}
I _{IH}	SDA/SCL High Input Current	SDA = SCL = 5.5V	-1	0	1	μA
I _{IL}	SDA/SCL Low Input Current	SDA = SCL = 0V	-1	0	1	μA
V _{OL_SDA}	SDA Output Low Voltage	I _{SDA} = 3mA			0.4	V
f _{SCL}	Clock Operating Frequency				400	kHz
t _{BUF}	Bus Free Time Between Stop and Start Condition		1.3			μs
t _{HD, STA}	Hold Time After Repeated Start Condition		0.6			μs
t _{SU, STA}	Repeated Start Condition Setup Time		0.6			μs
t _{SU, STO}	Stop Condition Setup Time		0.6			μs
t _{HD, DAT(0)}	Data Hold Time Output		0		900	ns
t _{SU, DAT}	Data Setup Time		100			ns
t _{LOW}	SCL Clock Low Period		1.3			μs
t _{HIGH}	SCL Clock High Period		0.6			μs
t _f	Clock/Data Fall Time	C _B = Capacitance of BUS Line (pF)	20 + 0.1C _B		300	ns
t _r	Clock/Data Rise Time	C _B = Capacitance of BUS Line (pF)	20 + 0.1C _B		300	ns
t _{SP}	Input Spike Suppression Pulse Width				50	ns

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: LT3380は T_J が T_A にほぼ等しいパルス負荷条件でテストされる。LT3380Eは $0^\circ\text{C} \sim 85^\circ\text{C}$ のジャンクション温度範囲で仕様に適合することが確認されている。 $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作ジャンクション温度範囲での仕様は、設計、特性評価および統計学的なプロセス・コントロールとの相関で確認されている。LT3380Iは $-40^\circ\text{C} \sim 125^\circ\text{C}$ の動作ジャンクション温度範囲で動作することが確認されている。LT3380Hは $-40^\circ\text{C} \sim 150^\circ\text{C}$ の全動作ジャンクション温度範囲で動作することが確認されている。ジャンクション温度が高いと動作寿命が短くなる。 125°C を超えるジャンクション温度では動作寿命はディレーティングされる。ジャンクション温度($T_J(^{\circ}\text{C})$)は周囲温度($T_A(^{\circ}\text{C})$)と消費電力($P_D(\text{W})$)、およびパッケージ周囲温度間熱抵抗($\theta_{JA}(\text{W}/^{\circ}\text{C})$)から次式に従って計算される。

$$T_J = T_A + (P_D \cdot \theta_{JA}).$$

これらの仕様を満たす最大周囲温度は、基板レイアウト、パッケージの定格熱抵抗および他の環境要因と関連した特定の動作条件によって決まることに注意。

Note 3: LT3380は、瞬間的な過負荷状態時にデバイスを保護するための過熱保護機能を備えている。過熱保護機能がアクティブなときジャンクション温度は 150°C を超える。規定された最大動作ジャンクション温度を超えた状態で動作が継続すると、デバイスの信頼性を損なう恐れがある。

Note 4: V_{LD0x} が、 $V_{IN} = V_{IN_Lx} = 4.3\text{V}$ の条件で測定された V_{LD0x} より3%低い場合、ドロップアウト電圧は $(V_{IN_Lx} - V_{LD0x})$ と定義される。


Note 5: 動作時の電源電流は、スイッチング周波数で供給されるゲート電荷によって増加する。

Note 6: ソフトスタートは、レギュレータのエラーアンプをユニティ・ゲイン・モードにして、テスト・モードで測定。


Note 7: LT3380は、 V_{IN} が V_{IN} の低電圧障害立上がり閾値(最大 2.65V)より高くなる前に動作するようになるが、5秒経過しないうちに V_{IN} が立上がり閾値を超えない場合はシャットダウンする。動作のセクションを参照。

代表的な性能特性 注記のない限り、 $V_{IN} = 3.8V$ 、 $T_A = 25^\circ C$ 。


スタンバイ状態での I_{VIN} と V_{IN}




LD01~LD03の I_{VIN} と V_{IN}




降圧スイッチング・レギュレータの I_{VIN} と V_{IN}




降圧スイッチング・レギュレータの I_{VIN} と V_{IN}




入力電源電流と温度




発振周波数と温度




発振周波数の変化と V_{IN}



降圧スイッチング・レギュレータ3 および4の効率と I_{OUT}




降圧スイッチング・レギュレータ3 および4の効率と I_{OUT}




代表的な性能特性

降圧スイッチング・レギュレータ1
および2の効率と I_{OUT}




3380 G10

降圧レギュレータの $R_{DS(ON)}$ と温度




3380 G11

降圧レギュレータの $R_{DS(ON)}$ と V_{IN}




3380 G12

降圧スイッチング・レギュレータの
電流制限と温度




3380 G13

降圧スイッチング・レギュレータの
負荷ステップ




3380 G14

降圧レギュレータの
最小デューティ・サイクルと温度




3380 G15

降圧レギュレータの
最小デューティ・サイクルと V_{IN}



3380 G16


LD01~LD03のドロップアウト
電圧と温度




3380 G17

代表的な性能特性

LD01～LD03の短絡電流と温度



LD01～LD03の負荷ステップ応答



ピン機能

FB_L2 (1番ピン) : LDO2の帰還入力。抵抗分圧器をLDO2からこのピンとグラウンドに接続して、出力電圧を設定します。

V_{IN_L2} (2番ピン) : LDO2の電源入力。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。V_{IN_L2}の電圧がV_{IN}ピンの電圧を超えないようにしてください。

LD02 (3番ピン) : LDO2の出力電圧。公称出力電圧は、725mVの固定リファレンスにサーボ制御する抵抗帰還分圧器を使用して設定します。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスする必要があります。

LD03 (4番ピン) : LDO3の出力電圧。公称出力電圧は固定値の1.8Vです。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスする必要があります。

V_{IN_L3} (5番ピン) : LDO3の電源入力。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。V_{IN_L3}の電圧がV_{IN}ピンの電圧を超えないようにしてください。

LD01 (6番ピン) : LDO1の出力電圧。公称出力電圧は、725mVの固定リファレンスにサーボ制御する抵抗帰還分圧器を使用して設定します。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスする必要があります。

V_{IN_L1} (7番ピン) : LDO1の電源入力。このピンは1μF以上のセラミック・コンデンサを使用してグラウンドにバイパスして

ださい。V_{IN_L1}の電圧がV_{IN}ピンの電圧を超えないようにしてください。

FB_L1 (8番ピン) : LT3380 LDO1の帰還入力。抵抗分圧器をLDO1からこのピンとグラウンドに接続して、出力電圧を設定します。

EN_L1 (9番ピン) : LT3380のLDO1イネーブル入力。アクティブ・ハイにするとLDO1がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_L1はローになります。

EN_L3 (10番ピン) : LDO3のイネーブル入力。アクティブ・ハイにするとLDO3がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_L3はローになります。

SW1 (11番ピン) : 降圧スイッチング・レギュレータ1のスイッチ・ピン。このピンには、降圧スイッチング・レギュレータ1のインダクタの片側を接続します。

DV_{DD} (12番ピン) : I²Cシリアル・ポートの電源電圧。このピンは、I²Cピン(SCLおよびSDA)のロジック・リファレンス・レベルを設定します。DV_{DD}を1Vより低くすると、I²Cレジスタはパワー・オン状態にリセットされます。SCLとSDAのロジック・レベルは、DV_{DD}を基準にして調整されます。このピンとグラウンドの間に0.1μFのデカップリング・コンデンサを接続します。

SDA (13番ピン) : I²Cシリアル・ポートのデータ・ピン。I²Cのロジック・レベルはDV_{DD}を基準にして調整されます。

SCL (14番ピン) : I²Cシリアル・ポートのクロック・ピン。I²Cのロジック・レベルはDV_{DD}を基準にして調整されます。

ピン機能

PV_{IN1} (15 番ピン) : 降圧スイッチング・レギュレータ1の電源入力。このピンはV_{IN} 電源に接続します。このピンは10μF 以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。

PV_{IN2} (16 番ピン) : 降圧スイッチング・レギュレータ2の電源入力。このピンはV_{IN} 電源に接続します。このピンは10μF 以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。

EN_B1 (17 番ピン) : 降圧スイッチング・レギュレータ1をイネーブルします。入力をアクティブ・ハイにすると、降圧スイッチング・レギュレータ1がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_B1 はローになります。

EN_B2 (18 番ピン) : 降圧スイッチング・レギュレータ2をイネーブルします。入力をアクティブ・ハイにすると、降圧スイッチング・レギュレータ2がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_B2 はローになります。

GND (19/26/28/29/33/38 番ピン) : グラウンド。

SW2 (20 番ピン) : 降圧スイッチング・レギュレータ2のスイッチ・ピン。このピンには、降圧スイッチング・レギュレータ2のインダクタの片側を接続します。

PWR_ON (21 番ピン) : パワー・オン。PWR_ON は、イネーブルおよびデイスエーブルのマスタ入力です。PWR_ON をローにすると、レギュレータのイネーブル・ピンの動作が抑えられます。PWR_ON をハイにすると、イネーブル・ピンは動作可能になります。

FB_B2 (22 番ピン) : 降圧スイッチング・レギュレータ2の帰還入力。降圧スイッチング・レギュレータ2の出力からこのピンとグラウンドに接続された抵抗分圧器を使用して、出力電圧を設定します。

FB_B1 (23 番ピン) : 降圧スイッチング・レギュレータ1の帰還入力。降圧スイッチング・レギュレータ1の出力からこのピンとグラウンドに接続された抵抗分圧器を使用して、出力電圧を設定します。

FB_B4 (24 番ピン) : 降圧スイッチング・レギュレータ4の帰還入力。降圧スイッチング・レギュレータ4の出力からこのピンとグラウンドに接続された抵抗分圧器を使用して、出力電圧を設定します。

FB_B3 (25 番ピン) : 降圧スイッチング・レギュレータ3の帰還入力。降圧スイッチング・レギュレータ3の出力からこのピンとグラウンドに接続された抵抗分圧器を使用して、出力電圧を設定します。

V_{IN} (27 番ピン) : 電源電圧の入力。このピンは1μF 以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。スイッチング・レギュレータの全てのPV_{IN} 電源は、V_{IN} に接続してください。

EN_L2 (30 番ピン) : LDO2のイネーブル入力。アクティブ・ハイにするとLDO2がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_L2 はローになります。

SW3 (31 番ピン) : 降圧スイッチング・レギュレータ3のスイッチ・ピン。このピンには、降圧スイッチング・レギュレータ3のインダクタの片側を接続します。

IRQ (32 番ピン) : 割込み要求出力。パワーグッド、低電圧、過熱警告、障害の状態になると、オープンドレインのドライバがローになります。IRQ をクリアするには、I²C のCLIRQ コマンド・レジスタに書き込みます。

EN_B3 (34 番ピン) : 降圧スイッチング・レギュレータ3をイネーブルします。入力をアクティブ・ハイにすると、降圧スイッチング・レギュレータ3がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_B3 はローになります。

PV_{IN3} (35 番ピン) : 降圧スイッチング・レギュレータ3の電源入力。このピンはV_{IN} 電源に接続します。このピンは10μF 以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。

PV_{IN4} (36 番ピン) : 降圧スイッチング・レギュレータ4の電源入力。このピンはV_{IN} 電源に接続します。このピンは10μF 以上のセラミック・コンデンサを使用してグラウンドにバイパスしてください。


EN_B4 (37 番ピン) : 降圧スイッチング・レギュレータ4をイネーブルします。アクティブ・ハイにすると、降圧スイッチング・レギュレータ4がイネーブルになります。フロート状態のままにすると、弱いプルダウンによってEN_B4 はローになります。

PGOOD (39 番ピン) : パワーグッド出力。イネーブル状態のいずれかのレギュレータがパワーグッド閾値より低い電圧になるか、ダイナミック電圧のスルー時は、コマンド・レジスタでデイスエーブル状態になっていない限り、オープンドレイン出力がローになります。全てのレギュレータがデイスエーブルされているときはローになります。

SW4 (40 番ピン) : 降圧スイッチング・レギュレータ4のスイッチ・ピン。このピンには、降圧スイッチング・レギュレータ4のインダクタの片側を接続します。

GND (露出パッド・41 番ピン) : グラウンド。露出パッドは、複数の相互接続ビアをLT3380の直下に配置することにより、プリント回路基板の切れ目のないグラウンド・プレーンに接続して、電気伝導と熱伝導を最大限に高める必要があります。

ブロック図



3380 80

動作

はじめに

LT3380は、マルチトポロジ、多出力の電圧レギュレータです。このデバイスは、全部で7つの電圧レールを生成します。供給する電圧レールは、2つの2.5A 降圧レギュレータ、2つの1.5A 降圧レギュレータ、および3つの300mA 低ドロップアウト・レギュレータです。複数のレギュレータをサポートしている機能として、高度に設定可能な電源投入シーケンス制御機能、ダイナミック電圧スケーリングによるDAC出力電圧制御、および豊富なステータス出力と割込み出力があります。

300mA 低ドロップアウト・レギュレータ

LT3380の3つのLDOレギュレータは、それぞれ最大300mAの出力電流を供給できます。各LDOレギュレータの入力電源は独立しているため、LDO出力デバイスでの電力損失を管理するのに役立ちます。LDOレギュレータは、ピン入力またはI²C コマンド・レジスタによってイネーブルします。レギュレータ出力は、ディスエーブルされると、625Ωの抵抗を介してグラウンドにプルダウンされます。1μFの低ESRセラミック・コンデンサをLDO出力とグラウンドの間に接続してください。300mAのLDOレギュレータは、電流制限制御回路を内蔵しています。LDOの入力電圧V_{IN_L1}、V_{IN_L2}、およびV_{IN_L3}は、V_{IN}以下の電位にする必要があります。

LDOレギュレータのI²C コマンド・レジスタによる制御を表1に示します。

LT3380の抵抗でプログラマブルなLD01およびLD02

LD01およびLD02の出力電圧は、図1に示すように、LDOの出力ピンと帰還ピンの間に接続された抵抗分圧器によってプログラムされます。出力電圧は、次式を使用して計算します。

$$V_{LDO} = \left(1 + \frac{R1}{R2}\right) \cdot (725) \text{ (mV)}$$




図1. LD01とLD02のアプリケーション回路

表1. LDOコントロール・コマンド・レジスタの設定値

コマンド・レジスタ [ビット]	値	設定
LD0A[0]	0* 1	Do Not Keep Alive LD02 in Standby Keep Alive LD02 in Standby
LD0A[1]	0* 1	Enable LD02 at Any Output Voltage Enable LD02 Only if Output Voltage is <300mV
LD0A[2]	0* 1	LD02 Disabled if EN_L2 is Low LD02 Enable
LD0A[3]	0* 1	Do Not Keep Alive LD03 in Standby Keep Alive LD03 in Standby
LD0A[4]	0* 1	Enable LD03 at Any Output Voltage Enable LD03 Only if Output Voltage is <300mV
LD0A[5]	0* 1	LD03 Disabled if EN_L3 is Low LD03 Enabled
LD0B[0]	0* 1	Do Not Keep Alive LD01 in Standby Keep Alive LD01 in Standby
LD0B[1]	0* 1	Enable LD01 at Any Output Voltage Enable LD01 Only if Output Voltage is <300mV
LD0B[2]	0* 1	LD01 Disabled if EN_L1 is Low LD01 Enabled

*電源投入時のデフォルト値を意味する。

降圧スイッチング・レギュレータ

LT3380は4つの降圧レギュレータを内蔵しています。2つの降圧レギュレータはそれぞれ最大2.5Aの負荷電流を供給可能であり、残る2つはそれぞれ最大1.5Aを供給できます。これらのレギュレータは、順方向と逆方向の電流制限、ソフトスタート、および放射EMIを低減するためのスイッチ・スルー・レート制御機能を備えています。

LT3380の降圧レギュレータは、デューティ・サイクル100%のレギュレーション(つまり、ドロップアウト・レギュレーション)に対応します。ドロップアウト状態では、レギュレータの出力電圧は、「PV_{IN} - 負荷電流×(コンバータのPMOSデバイスのR_{DS(ON)} + インダクタのDCR)」に等しくなります。

各降圧レギュレータをイネーブルするには、そのイネーブル・ピンを使用するか、I²C コマンド・レジスタ制御を使用します。動作モード、起動オプション、リファレンス電圧、およびスイッチのスルー・レートは、I²Cポートを使用して制御します。

降圧コンバータのI²C コマンド・レジスタ制御を表2、表3、表4、および表5に示します。

動作

表 2. 降圧コンバータ1のコントロール・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	設定
BUCK1[0]	0* 1	Switch Slew Rate Normal Switch Slew Rate Fast
BUCK1[1]	0* 1	Do Not Keep Enabled in Device Standby Keep Enabled in Device Standby
BUCK1[2]	0* 1	Switching Frequency 2.25MHz Switching Frequency 1.125MHz
BUCK1[3]	0* 1	Clock Phase 1 Clock Phase 2
BUCK1[4]	0* 1	Enable at Any Output Voltage Enable Only if Output Voltage Is <300mV
BUCK1[6:5]	00* 01 10	Pulse-Skipping Mode Burst Mode Operation Forced Continuous Mode
BUCK1[7]	0* 1	Buck1 Disabled if EN_B1 Pin Is Low Buck1 Enabled

*電源投入時のデフォルト値を意味する。

表 3. 降圧コンバータ2のコントロール・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	設定
BUCK2[0]	0* 1	Switch Slew Rate Normal Switch Slew Rate Fast
BUCK2[1]	0* 1	Do Not Keep Enabled in Device Standby Keep Enabled in Device Standby
BUCK2[2]	0* 1	Switching Frequency 2.25MHz Switching Frequency 1.125MHz
BUCK2[3]	0* 1	Clock Phase 1 Clock Phase 2
BUCK2[4]	0* 1	Enable at Any Output Voltage Enable Only if Output Voltage Is <300mV
BUCK2[6:5]	00* 01 10	Pulse-Skipping Mode Burst Mode Operation Forced Continuous Mode
BUCK2[7]	0* 1	Buck2 Disabled if EN_B2 Pin Is Low Buck2 Enabled

*電源投入時のデフォルト値を意味する。

表 4. 降圧コンバータ3のコントロール・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	設定
BUCK3[0]	0* 1	Switch Slew Rate Normal Switch Slew Rate Fast
BUCK3[1]	0* 1	Do Not Keep Enabled in Device Standby Keep Enabled in Device Standby
BUCK3[2]	0* 1	Switching Frequency 2.25MHz Switching Frequency 1.125MHz
BUCK3[3]	0* 1	Clock Phase 1 Clock Phase 2
BUCK3[4]	0* 1	Enable at Any Output Voltage Enable Only if Output Voltage Is <300mV
BUCK3[6:5]	00* 01 10	Pulse-Skipping Mode Burst Mode Operation Forced Continuous Mode
BUCK3[7]	0* 1	Buck3 Disabled if EN_B3 Pin Is Low Buck3 Enabled

*電源投入時のデフォルト値を意味する。

表 5. 降圧コンバータ4のコントロール・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	設定
BUCK4[0]	0* 1	Switch Slew Rate Normal Switch Slew Rate Fast
BUCK4[1]	0* 1	Do Not Keep Enabled in Device Standby Keep Enabled in Device Standby
BUCK4[2]	0* 1	Switching Frequency 2.25MHz Switching Frequency 1.125MHz
BUCK4[3]	0* 1	Clock Phase 1 Clock Phase 2
BUCK4[4]	0* 1	Enable at Any Output Voltage Enable Only if Output Voltage Is <300mV
BUCK4[6:5]	00* 01 10	Pulse-Skipping Mode Burst Mode Operation Forced Continuous Mode
BUCK4[7]	0* 1	Buck4 Disabled if EN_B4 Pin Is Low Buck4 Enabled

*電源投入時のデフォルト値を意味する。

動作

動作モード

降圧レギュレータは、パルス・スキップ・モード、Burst Mode 動作、強制連続モードのいずれかで動作します。パルス・スキップ・モードでは、レギュレータは軽負荷時にはパルスをスキップしますが、重負荷時には一定の周波数で動作します。Burst Mode 動作が設定されている場合、レギュレータは大電流負荷時にはPWMモードで動作し、低電流負荷時にはBurst Mode 動作になります。強制連続モードの設定では、デューティ・サイクルの全範囲にわたってインダクタ電流をゼロより小さくすることができます。強制連続動作時は、降圧レギュレータが出力電流を吸い込むことができます。レギュレータは出力負荷に関係なく全サイクルでスイッチングしているため、強制連続モードでは軽負荷時に最小の出力電圧リップルが得られます。

出力電圧のプログラミング

各降圧コンバータは、動的に変化するDACをそのリファレンスとして使用します。DACリファレンスの出力電圧は、5ビットのI²C コマンド・レジスタを使用して選択できます。出力電圧は、図2に示すように、降圧スイッチング・レギュレータの出力とその帰還ピンの間に接続された抵抗分圧器を使用して設定します。出力電圧は、次式を使用して計算します。

$$V_{OUT} = \left(1 + \frac{R1}{R2}\right) \cdot (DVBx \cdot 12.5 + 412.5) \text{ (mV)}$$




図2. 降圧スイッチング・レギュレータのアプリケーション回路

DVBx は、I²C コマンド・レジスタでの5ビット2進数の10進数の値です。デフォルトのDAC入力コードは11001 (10進数では25)で、これは725mVのリファレンス電圧に相当します。R1の代表値は40k~1Mの範囲内です。コンデンサC_{FB}は、帰還抵抗とFBピンでの入力容量によって生じるポールを相殺して、負荷ステップ時の過渡応答を改善するのに役立ちます。値は10pFを推奨します。

インダクタの選択

降圧スイッチング・レギュレータのインダクタの選択は、コンバータの効率と出力電圧リップルに影響します。インダクタの値を大きくすると、ピーク電流が平均出力電流に近づくため、効率は向上します。一般に、インダクタは値が大きくなると直列抵抗も大きくなり、ピーク電流の減少による効率面での優位性が損なわれます。

インダクタのリップル電流は、次式に示すように、スイッチング周波数、インダクタンス、V_{IN}、およびV_{OUT}の関数です。

$$\Delta I_L = \frac{1}{f \cdot L} \cdot V_{OUT} \cdot \left(1 - \frac{V_{OUT}}{V_{IN}}\right)$$

設計の叩き台としては、最大出力電流の30%相当のリップルが生じるインダクタを使用するのが適切です。DC電流定格が最大負荷電流の1.5倍以上のインダクタを選択して、インダクタが飽和しないようにしてください。

入力コンデンサと出力コンデンサの選択

低ESRのセラミック・コンデンサをスイッチング・レギュレータの出力と入力電源の両方に使用します。X5RまたはX7Rのセラミック・コンデンサのみを使用します。これらは温度安定性と電圧安定性が他の種類のセラミック・コンデンサより優れているためです。

動作周波数

LT3380の複数のスイッチング・レギュレータのスイッチング周波数は、それぞれI²C コマンド・レジスタを使用して設定できます。デフォルトのスイッチング周波数は2.25MHzであり、選択可能な周波数は1.125MHzです。動作周波数を低くすると、内部のゲート電荷損失とスイッチング損失が減少することによって効率が向上しますが、代償としてインダクタの値は大きくなります。

動作

降圧コンバータが固定周波数動作をレギュレーション状態で維持できる V_{IN} と V_{OUT} の比の最大値は、最小のデューティ・サイクルによって決まります。要求されるデューティ・サイクルがコンバータの最小デューティ・サイクルより低くなると、コンバータがレギュレーションを維持するためにサイクルをスキップするにつれて、出力電圧リップルは大きくなります。LT3380 のコマンド・レジスタ・ビット BUCK1[2]、BUCK2[2]、BUCK3[2]、BUCK4[2] のいずれかを設定することにより、レギュレータのスイッチング周波数を半分にして、 V_{IN} と V_{OUT} の比が高くなることに対応できます。

位相の選択

スイッチング・レギュレータによって流れるサイクルごとのピーク電流を低減するため、LT3380 の各降圧レギュレータの PMOS スイッチがオンするクロック位相を、I²C コマンド・レジスタの設定値を使用して設定できます (図3 参照)。




図3. 降圧レギュレータのクロックの最大速度および半分の速度での位相設定

スイッチのスルー・レート制御

EMI を低減するため、各降圧レギュレータのスイッチの立上がり時間は、デフォルトでは変化速度が制限されます。より高速の設定は、I²C 降圧コマンド・レジスタを使用して選択できます。エッジ・レートを制限する必要がない場合は、高速設定によって効率が向上します。

ソフトスタート

起動時の突入電流を低減するため、各降圧レギュレータは、イネーブルされるとソフトスタートを実行します。イネーブルされると、内部リファレンス電圧はグラウンド電位からスルーイング DAC 出力のレベルまで 0.8V/ms の速度で上昇します。コンバータは、ソフトスタートの間、コマンド・レジスタのモード設定に関係なく、パルス・スキップ・モードを強制されます。

スルーイング DAC リファレンスの動作

LT3380 の各降圧スイッチング・レギュレータのエラーアンプのリファレンス電圧は、出力電圧範囲が 412.5mV ~ 800mV の 5 ビット DAC によって 12.5mV 刻みで供給されます。I²C コ

マンド・レジスタに格納された 2 つの 5 ビット・コードのいずれかが DAC の入力として選択されます。DAC 制御回路によってコードの変更が検出されると、DAC の出力は 3.5mV/μs の割合で新しい値に変更されます。

ダイナミック電圧スケーリング

表6 に、降圧スイッチング・レギュレータの入力リファレンス DAC のダイナミック電圧スケーリング (DVS) を制御するのに使用するコマンド・レジスタを示します。コマンド・レジスタのビット DVB1A[4:0] および DVB1B[4:0] には、降圧レギュレータ 1 の DAC リファレンスへの 2 つの 5 ビット入力格納されます。コマンド・レジスタ DVB1A[5] に格納されたビットによって、DVB1A[4:0] または DVB1B[4:0] に格納された 5 ビットが DAC リファレンスへの入力として選択されます。降圧レギュレータ 2、3、および 4 は、表6 に示す割り当て済みの「A」および「B」のコマンド・レジスタを使用して、同様に動作します。

表6. 降圧レギュレータ 1、2、3、および 4 のスルーイング DAC コントロール・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	設定
DVB1A[4:0]	bbbbbb	Buck1 Reference DAC Input A
DVB1A[5]	0* 1	Select DVB1A[4:0] Select DVB1B[4:0]
DVB1B[4:0]	bbbbbb	Buck1 Reference DAC Input B
DVB1B[5]	0* 1	Pull PGOOD Low Slewing Buck1 Do Not Pull PGOOD Slewing Buck1
DVB2A[4:0]	bbbbbb	Buck2 Reference DAC Input A
DVB2A[5]	0* 1	Select DVB2A[4:0] Select DVB2B[4:0]
DVB2B[4:0]	bbbbbb	Buck2 Reference DAC Input B
DVB2B[5]	0* 1	Pull PGOOD Low Slewing Buck2 Do Not Pull PGOOD Slewing Buck2
DVB3A[4:0]	bbbbbb	Buck3 Reference DAC Input A
DVB3A[5]	0* 1	Select DVB3A[4:0] Select DVB3B[4:0]
DVB3B[4:0]	bbbbbb	Buck3 Reference DAC Input B
DVB3B[5]	0* 1	Pull PGOOD Low Slewing Buck3 Do Not Pull PGOOD Slewing Buck3
DVB4A[4:0]	bbbbbb	Buck4 Reference DAC Input A
DVB4A[5]	0* 1	Select DVB4A[4:0] Select DVB4B[4:0]
DVB4B[4:0]	bbbbbb	Buck4 Reference DAC Input B
DVB4B[5]	0* 1	Pull PGOOD Low Slewing Buck4 Do Not Pull PGOOD Slewing Buck4

*電源投入時のデフォルト値を意味する。

動作

コマンド・レジスタのビットDVB1B[5]、DVB2B[5]、DVB3B[5]、およびDVB4B[5]は、DAC出力が変化しているときにPGOOD ステータス・ピンをローにするかどうかを制御します。デフォルトのコマンド・レジスタ設定では、DACが変化しているときにPGOODピンがローになります。図4に示すように、DVSの間はDVSの持続期間に限りPGOODがローに保持され、PGSTATレジスタは影響を受けません。




図4. ダイナミック電圧スケーリング

動作モードの状態図

図5に、LT3380のイネーブルおよびシーケンス・コントローラの状態図を示します。最初に V_{IN} ピンに電力が供給されると、コントローラはパワーオン・リセット／ハード・リセット (POR/HRST) 状態になります。この状態では、 I^2C コマンド・レジスタがデフォルト値に設定されており、デバイスはPWR_ON入力を待機しています。レギュレータのイネーブル・ピンとコマンド・レジスタのイネーブル・ビットは、POR/HRST状態では無視されます。POR/HRST状態では、 V_{IN} に流れる電流は12 μ A (代表値) です。




図5. LT3380の動作モード状態図

PWR_ONによるイネーブル制御

PWR_ONピンは、個々のレギュレータの全てのイネーブル・ピンを禁止または許可することにより、マスタ・イネーブル・ピンとして機能します。代表的な使用法は、プリレギュレータのパワーグッド・ステータス・ピンを使用してPWR_ONを駆動する方法です。図6に、イネーブル・ピンのPWR_ONと禁止の間のタイミング関係を示します。




図6. PWR_ONによる電源の投入および遮断

パワー・オン・シーケンス制御

イネーブル・ピンの動作

LT3380のイネーブル・ピンは、出力レールをイネーブル・ピンにピン結線するのを容易にして、LT3380のレギュレータの起動シーケンスを任意の順序で制御します。図7に、ピン結線によるシーケンス制御接続の例を示します。イネーブル・ピンの入力電圧閾値は、通常0.75V (代表値) です。

いずれかのイネーブル・ピンがハイになると、残りのイネーブル入力閾値は400mVの高精度閾値に切り替わります。シーケンス制御されたレールと確実に分離するため、イネーブル・ピンの閾値を超えてからレギュレータの内部イネーブルまでの間には、450 μ sの遅延が組み込まれています。図7に示した例の起動のタイミングを図8に示します。




図7. ピン結線によるパワー・オン・シーケンスの適用

動作




図8. ピン結線によるパワー・オン・シーケンス

ソフトウェア制御モード

パワーアップ・シーケンスがいったん完了すると、コマンド・レジスタ・ビット CNTRL[5]を使用することにより、パワー・マネージメント条件の必要に応じて、各レギュレータのイネーブルおよびディスエーブルをシステムによって個別に実行できます。CNTRL[5]をハイに設定すると、レギュレータはイネーブル・ピンの状態を無視して、I²C コマンド・レジスタのビット設定値に対してのみ応答します。ソフトウェア制御モードのビットは1秒間のスタンバイ状態とハード・リセット・タイマー状態でリセットされるので、ピン結線によるシーケンスが始まるのはLT3380の次の電源投入時です。

キープ・アライブ動作

各レギュレータにはコマンド・レジスタの専用キープ・アライブ・ビットがあります。このビットを設定すると、イネーブル・ピン、コマンド・レジスタのイネーブル・ビット、LT3380の動作状態のいずれにも関係なく、レギュレータは強制的にイネーブルされます。ハード・リセットを実行するか、障害によるシャットダウンが発生すると、キープ・アライブ・ビットはリセットされます。

パワー・オフ・シーケンス制御

シーケンス・ダウンのコマンド・レジスタ SQD1 および SQD2 を使用して、レギュレータがディスエーブルされる時間を、PWR_ON の立下がりを基準にして設定します。表7に、SQD1 および SQD2 のレジスタ設定値を示します。

表7. シーケンス・ダウン・コントロール・コマンド・レジスタの設定値

コマンド・レジスタ [ビット]	値	設定
SQD1[1:0]	00*	Disable Buck4 at Falling PWR_ON
	01	Disable Buck4 at Falling PWR_ON + 100ms
	10	Disable Buck4 at Falling PWR_ON + 200ms
	11	Disable Buck4 at Falling PWR_ON + 300ms
SQD1[3:2]	00*	Disable Buck3 at Falling PWR_ON
	01	Disable Buck3 at Falling PWR_ON + 100ms
	10	Disable Buck3 at Falling PWR_ON + 200ms
	11	Disable Buck3 at Falling PWR_ON + 300ms
SQD1[5:4]	00*	Disable Buck2 at Falling PWR_ON
	01	Disable Buck2 at Falling PWR_ON + 100ms
	10	Disable Buck2 at Falling PWR_ON + 200ms
	11	Disable Buck2 at Falling PWR_ON + 300ms
SQD1[7:6]	00*	Disable Buck1 at Falling PWR_ON
	01	Disable Buck1 at Falling PWR_ON + 100ms
	10	Disable Buck1 at Falling PWR_ON + 200ms
	11	Disable Buck1 at Falling PWR_ON + 300ms
SQD2[1:0]	00*	Disable LDO2 at Falling PWR_ON
	01	Disable LDO2 at Falling PWR_ON + 100ms
	10	Disable LDO2 at Falling PWR_ON + 200ms
	11	Disable LDO2 at Falling PWR_ON + 300ms
SQD2[3:2]	00*	Disable LDO3 at Falling PWR_ON
	01	Disable LDO3 at Falling PWR_ON + 100ms
	10	Disable LDO3 at Falling PWR_ON + 200ms
	11	Disable LDO3 at Falling PWR_ON + 300ms
SQD2[5:4]	00*	Disable LDO1 at Falling PWR_ON
	01	Disable LDO1 at Falling PWR_ON + 100ms
	10	Disable LDO1 at Falling PWR_ON + 200ms
	11	Disable LDO1 at Falling PWR_ON + 300ms

*電源投入時のデフォルト値を意味する。

図9に、シャットダウン・シーケンスの例を示します。この例では、LDO2、LDO3、およびLDO1の電源がPWR_ONと同時に遮断されるように、コマンド・レジスタ SQD1 および SQD2 のビットが設定されています。降圧レギュレータ2および4の電源は、PWR_ONの100ms後に遮断されます。降圧レギュレータ3の電源はPWR_ONの200ms後に遮断され、降圧レギュレータ1の電源はPWR_ONの300ms後に遮断されます。

障害検出と通知

LT3380は、V_{IN}の低電圧、ダイの過熱、およびレギュレータ出力の低電圧をモニタする障害検出回路を内蔵しています。障害検出回路のステータスは、IRQピンとPGOODピン、ならびにIRQSTATおよびPGSTATステータス・レジスタによって表示されます。

過熱障害またはV_{IN}の低電圧障害が発生すると、パワーダウン・シーケンスが起動して、制御回路はSTANDBY状態

動作




図9. パワーダウン・シーケンス

に移行します。1秒間のSTANDBY時間中にPWR_ONピンがハイに保持されると、コントローラはON状態に移行して、LT3380は直ちに起動します。

V_{IN}の低電圧

低電圧(UV)回路は、入力電源電圧(V_{IN})をモニタし、この電圧が2.45Vより低くなると、LT3380を強制的にスタンバイ状態にするFAULT状態を発生させます。また、LT3380は、表8に示すように、プログラマブルなV_{IN}電圧でトリガされる(UV)警告も備えています。

V_{IN}の低電圧障害立上がり閾値(最大2.65V)は、V_{IN}の立上がり低電圧障害が検出される電圧を定義します。V_{IN}の最初の投入時にV_{IN}がV_{IN}の低電圧障害立上がり閾値より低くなると、LT3380はPWR_ONピンとレギュレータのイネーブル・ピンに応答するようになります。V_{IN}が低電圧障害の立上がり閾値を5秒以内に超えない場合は、内部タイマーが全てのイネーブル信号を抑止します。PWR_ON信号およびイネーブル信号をアサートする必要があるのは、アプリケーション上で印加されるV_{IN}がV_{IN}の最小入力である2.7Vより高い場合に限りです。V_{IN}プリレギュレータからのパワーグッド信号を使用するか、V_{IN}と400mV(代表値)のPWR_ON入力閾値の間に分圧器を使用することにより、V_{IN}を2.7Vより高くすることができます。

表8. 低電圧警告閾値のコマンド・レジスタ設定値

コマンド・レジスタ [ビット]	値	V _{IN} の立下がり閾値
CNTRL[4:2]	000*	2.7V
	001	2.8V
	010	2.9V
	011	3.0V
	100	3.1V
	101	3.2V
	110	3.3V
	111	3.4V

*電源投入時のデフォルト値を意味する。

過熱

熱による損傷を防ぐため、LT3380は過熱(OT)回路を内蔵しています。ダイ温度が155°Cに達すると、OT回路は、LT3380を強制的にスタンバイ状態にする障害状態を作り出します。温度が140°Cより低くなったことをOT回路が検出すると、障害状態はクリアされます。また、LT3380は、ダイ温度がOT障害閾値に近づいていることを示すOT警告回路も内蔵しています。表9に示すように、OT警告閾値はプログラマブルです。

表9. 過熱警告閾値のコマンド・レジスタ設定値

コマンド・レジスタ [ビット]	値	過熱警告閾値
CNTRL[1:0]	00*	10°C Below OT Fault
	01	20°C Below OT Fault
	10	30°C Below OT Fault
	11	40°C Below OT Fault

*電源投入時のデフォルト値を意味する。

PGOODステータス・ピン

全てのレギュレータがディセーブルされると、オープンドレインのPGOODステータス・ピンはローになります。イネーブル状態の全てのレギュレータ出力がその設定値の94%より高くなると、PGOODは解放されます。イネーブル状態のいずれかのレギュレータ出力が設定値の92%より低い状況が50μsより長く続くと、PGOODピンはローになります。PGOODの50μsトランジェント・フィルタにより、トランジェントに起因するPGOODグリッチは発生しません。エラー状態の持続時間が20msより長くなると、 $\overline{\text{IRQ}}$ ピンはローになり、ステータス・レジスタIRQSTATのビット2が設定されて、持続的な低出力電圧を通知します。PGOODピンがローに保持される時間は、低出力状態の持続時間+1msです。図10に、イネーブル・イベント時および低出力電圧イベント時のPGOODのタイミングを示します。

動作




図 10. 出力低電圧時のPGOODと $\overline{\text{IRQ}}$ のタイミング

PGOOD ステータス・レジスタと PGOOD レジスタのマスキング

各レギュレータのパワーグッド・ステータスには、PGOOD ステータス・レジスタの内容を読み出すことにより、LT3380 の I²C インターフェースを介してアクセスできます。表 10 に、PGSTATL レジスタと PGSTATRT レジスタの内容を示します。PGSTATL レジスタのデータが保持されるのは最小で 1ms です。PGSTATRT レジスタのデータが保持されるのは、低電圧状態の持続期間のみです。

表 10. パワーグッド・ステータス・レジスタ

ステータス・レジスタ [ビット]	値	レギュレータ出力ロー・ステータス
PGSTAT[0]	0 1	Buck4 Output Low Buck4 Output OK
PGSTAT[1]	0 1	Buck3 Output Low Buck3 Output OK
PGSTAT[2]	0 1	Buck2 Output Low Buck2 Output OK
PGSTAT[3]	0 1	Buck1 Output Low Buck1 Output OK
PGSTAT[5]	0 1	LD02 Output Low LD02 Output OK
PGSTAT[6]	0 1	LD03 Output Low LD03 Output OK
PGSTAT[7]	0 1	LD01 Output Low LD01 Output OK

各レギュレータには、対応するビットが MSKPG レジスタ内にあります (表 11 参照)。MSKPG ビットをローに設定すると、対応するレギュレータが原因で出力が低電圧状態になったときに、PGOOD ピンはプルダウンされません。対応する MSKPG ビットがハイのとき、レギュレータ出力に低電圧出力が検出された場合は、PGOOD ピンがプルダウンされます。ステータス・レジスタ PGSTATL および PGSTATRT の値が MSKPG ビットによってマスクされることはありません。

表 11. パワーグッド・ステータスのマスキング・コマンド・レジスタ

コマンド・レジスタ [ビット]	値	
MSKPG [0]	0 1*	Mask Buck4 PGOOD Status Pass Buck4 PGOOD Status
MSKPG [1]	0 1*	Mask Buck3 PGOOD Status Pass Buck3 PGOOD Status
MSKPG [2]	0 1*	Mask Buck2 PGOOD Status Pass Buck2 PGOOD Status
MSKPG [3]	0 1*	Mask Buck1 PGOOD Status Pass Buck1 PGOOD Status
MSKPG [5]	0 1*	Mask LD02 PGOOD Status Pass LD02 PGOOD Status
MSKPG [6]	0 1*	Mask LD03 PGOOD Status Pass LD03 PGOOD Status
MSKPG [7]	0 1*	Mask LD01 PGOOD Status Pass LD01 PGOOD Status

*電源投入時のデフォルト値を意味する。

$\overline{\text{IRQ}}$ ステータス・ピン

低電圧、過熱、持続的な PGOOD のいずれかの状況が生じると、 $\overline{\text{IRQ}}$ ピンはローになってラッチされます。 $\overline{\text{IRQ}}$ ピンをクリアするには、CLRIRQ コマンド・レジスタのアドレスを指定します。

表 12. 割込み要求ステータス・レジスタ

ステータス・レジスタ [ビット]	値	IRQSTAT レジスタ・ビットの意味
IRQSTAT [1]	0 1	Hard Reset Occurred
IRQSTAT [2]	0 1	PGOOD Timeout Occurred
IRQSTAT [3]	0 1	Undervoltage Warning
IRQSTAT [4]	0 1	Undervoltage Standby Occurred
IRQSTAT [5]	0 1	Overtemperature Warning
IRQSTAT [6]	0 1	Overtemperature Standby Occurred

動作

IRQSTATレジスタとMSKIRQレジスタ

$\overline{\text{IRQ}}$ ピンによって通知される警告および障害をマスクするには、MSKIRQコマンド・レジスタのビット(表13参照)を設定します。マスクするよう設定すると、 $\overline{\text{IRQ}}$ ピンは障害または警告の結果としてはローにならなくなります。 $\overline{\text{IRQ}}$ ピンがローにならない場合でも、マスクされたビットはIRQSTATレジスタでは設定されています(表12参照)。低電圧障害信号、過熱障害信号、ハード・リセット信号をマスクすると、 $\overline{\text{IRQ}}$ ピンはローになりませんが、LT3380の状態コントローラはSTANDBY状態またはPOR/HRST状態に移行します。CLRIRQステータス・レジスタにアクセスすると、IRQSTATステータス・レジスタのラッチされているビットがクリアされ、 $\overline{\text{IRQ}}$ ピンが解放されます。

表 13. 割込み要求マスクのコマンド・レジスタ

コマンド・レジスタ [ビット]	値	
MSKIRQ [2]	0* 1	Pass PGOOD Timeout Mask PGOOD Timeout
MSKIRQ [3]	0* 1	Pass Undervoltage Warning Mask Undervoltage Warning
MSKIRQ [4]	0* 1	Pass Undervoltage Shutdown Mask Undervoltage Shutdown
MSKIRQ [5]	0* 1	Pass Overtemperature Warning Mask Overtemperature Warning
MSKIRQ [6]	0* 1	Pass Overtemperature Shutdown Mask Overtemperature Shutdown

*電源投入時のデフォルト値を意味する。

ハード・リセットの実行や障害によるシャットダウンでは、IRQおよびIRQSTATはクリアされません。LT3380がSTANDBY状態またはPOR/HRST状態のときに V_{IN} が加わったままの場合は、その後の電源投入時にIRQSTATを読み出して、障害またはハード・リセットが発生したかどうかを判別できます。

ハード・リセット

ハード・リセットは、HRSTコマンド・レジスタへの書き込みによって起動できます。ハード・リセットを実行すると、I²Cコマンド・レジスタの全てのビットがデフォルトのパワー・オン状態に設定されます。

ハード・リセット・コマンドは、LT3380の状態コントローラを1秒のHRSTタイマー状態を介してPOR/HRST状態に移行させます。

I²Cの動作

LT3380は、標準のI²C 2線インターフェースを使用してバス・マスタと通信します。図11のタイミング図に、バス上の信号の関係を示します。バスを使用していないときは、2本のバスライン(SDAおよびSCL)をハイにする必要があります。SDAおよびSCLには、外付けのプルアップ抵抗または電流源(LTC1694 SMBus アクセラレータなど)が必要です。LT3380はスレーブ・レシーバーであり、スレーブ・トランスミッタでもあります。I²C制御信号(SDAおよびSCL)は、DV_{DD}電源に対して内部で調整されます。DV_{DD}は、バスのプルアップ抵抗と同じ電源に接続する必要があります。

I²Cポートは、DV_{DD}ピンの低電圧ロックアウト機能を備えています。DV_{DD}が約1Vより低い場合、I²Cシリアル・ポートはクリアされ、コマンド・レジスタはデフォルトのPOR値に設定されます。

I²Cコマンド・レジスタの完全な表を表15および表16に示します。

I²Cバスの速度

I²Cポートは最大400kHzの速度で動作します。I²Cに準拠したマスタ・デバイスからアドレス指定されたときに正常に動作するように、このポートにはタイミング遅延が組み込まれています。バスの動作が不安定になった場合でもグリッチを抑制するように設計された入力フィルタも備えています。

I²CのSTART条件とSTOP条件

バス・マスタは、START条件を送信することにより、通信の開始を知らせます。START条件は、SCLがハイのときにSDAをハイからローに遷移することによって発生します。マスタは、スレーブ書き込みアドレスか、またはスレーブ読み出しアドレスのどちらかを送信することができます。データがLT3380に書き込まれると、マスタはLT3380がマスタの新しいコマンド・セットに基づいて動作するよう指示するSTOP条件を送信します。STOP条件は、SCLがハイのときにSDAをローからハイに遷移させることにより、マスタによって送信されます。この後、バスは別のI²Cデバイスとの通信のために解放状態になります。

動作

I²Cのバイト・フォーマット

LT3380との間で送受信する各バイトは8ビット長にして、その後にはアクノレッジ・ビットのための追加のクロック・サイクルが続く必要があります。データは最上位ビット (MSB) を先頭にしてLT3380に送ります。

I²Cのアクノレッジ

アクノレッジ信号はマスタとスレーブの間のハンドシェークに使用されます。LT3380は、書込みが行われると、その書込みアドレスと後続のデータ・バイトにアクノレッジを返します。LT3380は、読出し元になる場合、その読出しアドレスにのみアクノレッジを返します。バス・マスタは、LT3380から返されるデータにアクノレッジを返すようにします。

LT3380によって生成されたアクノレッジにより、マスタは最新の情報バイトを正常に受信したことを認識します。マスタは、アクノレッジ・クロック・サイクルの間にアクノレッジ関連のクロックを生成して、SDAラインを解放します。書込みアクノレッジ・クロック・パルスがハイの期間中SDAラインが安定したローになるように、LT3380はこのクロック・パルスの間SDAラインをプルダウンします。

LT3380から転送されたデータ・バイトが読出し動作中に終了すると、LT3380はSDAラインを解放して、マスタがデータの受信に対してアクノレッジを返すことができるようになります。マスタがLT3380からのデータにアクノレッジを返せなかった場合でも、I²Cポートの動作には影響しません。

I²Cのスレーブ・アドレス

LT3380は、工場出荷時にプログラムされた読出しアドレスおよび書込みアドレスに応答します。アドレス・バイトの最下位ビットは、データ書込み時は0であり、データ読出し時は1で

す。表14に、LT3380の読出しアドレスと書込みアドレスを示します。

表14. LT3380のI²C読出しアドレスと書込みアドレス

製品番号	R/W	アドレス
LT3380	W	0111 1000, 0x78
LT3380	R	0111 1001, 0x79

I²Cの書込み動作

LT3380は、制御入力用に22個のコマンド・レジスタを内蔵しています。これらには、サブアドレス指定の書込みシステムを使用してI²Cポートでアクセスします。

LT3380の1回の書込みサイクルは、ちょうど3バイトで構成されます。ただし、割込みクリア・コマンドまたはハード・リセット・コマンドを書き込んだ場合を除きます。先頭のバイトは、常にLT3380の書込みアドレスです。2番目のバイトは、LT3380のサブアドレスを表します。サブアドレスは、LT3380内部での後続のデータ・バイトを指し示すポインタです。3番目のバイトは、サブアドレスに指し示された場所に書き込まれるデータで構成されます。

図12に示すように、LT3380はサブアドレスが指定された複数の書込み動作をサポートします。デバイスの書込みアドレスに続いて送られるデータ・ペアは、サブアドレスおよびデータとみなされます。サブアドレスとデータ・ペアはいくつ送信してもかまいません。コマンド・レジスタのデータは、STOP信号が送出されるまで、LT3380によって処理されません。

反復START条件が生じると、LT3380はレジスタへの一時的な書込みを維持します。反復START条件を使用することにより、STOP条件信号を送信する前に、I²Cバス上の他のデバイスをセットアップできます。LT3380は、STOP条件信号が検出されると、反復STARTの前に書き込まれたデータを処理するようになります。




図11. LT3380のI²Cシリアル・ポートのタイミング

動作




図 12. LT3380 の I²C シリアル・ポートの複数の書き込みパターン




図 13. LT3380 の I²C シリアル・ポートの読み出しパターン

動作

I²Cの読出し動作

図 13 に、LT3380 コマンド・レジスタの読出しシーケンスを示します。バス・マスタは、まず LT3380 の書込みアドレスを書き込み、次に読出し元となるサブアドレスを書き込むことにより、LT3380 のコマンド・レジスタまたはステータス・レジスタから 1 バイトのデータを読み出します。LT3380 は、2 バイトのそれぞれにアクノレッジを返します。次に、バス・マスタは新しい START 条件を開始して、LT3380 の読出しアドレスを送信します。LT3380 による読出しアドレスのアクノレッジに続いて、LT3380 は 8 クロック・サイクルにわたって I²C バスにデータを送出します。その後、バス・マスタは 9 番目のクロックでデータに対するアクノレッジを返します。

LT3380 に書き込まれる最後の読出しサブアドレスが格納されます。これにより、サブアドレスを再度書き込む必要なしに、コマンド・レジスタまたはステータス・レジスタを繰り返しポーリングすることができます。更に、START 条件を送出後に読出しアドレスを送出して、データをクロックと同期させて出力することにより、最後に書き込まれたレジスタを直ちに読み出すことができます。

予備のビット

コマンド・レジスタで予備とマークされているビットに書き込むことはできません。また、読み出すと、一貫性のないデータが返されます。これらのビットは無効とみなされ、読出し時にはソフトウェアによってマスクされます。

表 15. LT3380 のコマンド・レジスタ

レジスタ	名称	B[7]	B[6]	B[5]	B[4]	B[3]	B[2]	B[1]	B[0]	デフォルト
0x01	BUCK4	Enable: 0 = Disabled if EN_B4 Low 1 = Enabled	Mode: 00 = Pulse-Skipping 01 = Burst 10 = Forced Continuous		Start-Up: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Phase Select: 0 = Clock Phase 1 1 = Clock Phase 2	Clock Rate: 0 = 2.25MHz 1 = 1.125MHz	Keep Alive Buck4: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown.	Switch DV/DT Control: 0 = Slow 1 = Fast	0000 0000
0x02	BUCK3	Enable: 0 = Disabled if EN_B3 Low 1 = Enabled	Mode: 00 = Pulse-Skipping 01 = Burst 10 = Forced Continuous		Start-Up: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Phase Select: 0 = Clock Phase 1 1 = Clock Phase 2	Clock Rate: 0 = 2.25MHz 1 = 1.125MHz	Keep Alive Buck3: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	Switch DV/DT Control: 0 = Slow 1 = Fast	0000 0000
0x03	BUCK2	Enable: 0 = Disabled if EN_B2 Low 1 = Enabled	Mode: 00 = Pulse-Skipping 01 = Burst 10 = Forced Continuous		Start-Up: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Phase Select: 0 = Clock Phase 1 1 = Clock Phase 2	Clock Rate: 0 = 2.25MHz 1 = 1.125MHz	Keep Alive Buck2: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	Switch DV/DT Control: 0 = Slow 1 = Fast	0000 0000
0x04	BUCK1	Enable: 0 = Disabled if EN_B1 Low 1 = Enabled	Mode: 00 = Pulse-Skipping 01 = Burst 10 = Forced Continuous		Start-Up: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Phase Select: 0 = Clock Phase 1 1 = Clock Phase 2	Clock Rate: 0 = 2.25MHz 1 = 1.125MHz	Keep Alive Buck1: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	Switch DV/DT Control: 0 = Slow 1 = Fast	0000 0000
0x05	LD0A	Reserved	Reserved	Enable LD03: 0 = Disabled if EN_L3 Low 1 = Enabled	Start-Up LD03: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Keep Alive LD03: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	Enable LD02: 0 = Disabled if EN_L2 Low 1 = Enabled	Start-Up LD02: 0 = Enable at Any Output Voltage 1 = Enable Only if Output < 300mV	Keep Alive LD02: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	XX00 0000

動作

表 15. LT3380 のコマンド・レジスタ

レジスタ	名称	B[7]	B[6]	B[5]	B[4]	B[3]	B[2]	B[1]	B[0]	デフォルト
0x06	LD0B	Reserved	Reserved	Reserved	Reserved	Reserved	Enable LD01: 0 = Disabled if EN_L1 Low 1 = Enabled	Start-Up LD01: 0 = Enable at Any Output Voltage 1 = Enable Only if Output <300mV	Keep Alive LD01: 0 = Do Not Keep Alive 1 = Keep Alive in Shutdown	XXXX X000
0x07	SQD1	Sequence Down Buck1: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		Sequence Down Buck2: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		Sequence Down Buck3: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		Sequence Down Buck4: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		0000 0000
0x08	SQD2	Reserved	Reserved	Sequence Down LD01: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		Sequence Down LD03: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		Sequence Down LD02: 00 = With PWR_ON 01 = PWR_ON + 100ms 10 = PWR_ON + 200ms 11 = PWR_ON + 300ms		XX00 0000
0x09	CNTRL	PWR_ON: 0 = Not PWR_ON 1 = PWR_ON "ORed" with PWR_ON PIN	Reserved	Software Control Mode: 0 = Pin or Register Control 1 = Inhibit Pin Control	UV Warning Threshold: 000 = 2.7V 001 = 2.8V 010 = 2.9V 011 = 3.0V 100 = 3.1V 101 = 3.2V 110 = 3.3V 111 = 3.4V			Over temperature Warning Levels: 00 = 10°C Below Overtemperature 01 = 20°C Below Overtemperature 10 = 30°C Below Overtemperature 11 = 40°C Below Overtemperature		0X00 0000
0x0A	DVB4A	Reserved	Reserved	Buck4 Reference Select: 0 = DVB4A[4-0] 1 = DVB4B[4-0]	Buck4 Feedback Reference Input (VA): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x0B	DVB4B	Reserved	Reserved	PGOOD Mask: 0 = PGOOD Low When Slewing 1 = PGOOD Not Forced Low When Slewing	Buck4 Feedback Reference Input (VB): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x0C	DVB3A	Reserved	Reserved	Buck3 Reference Select: 0 = DVB3A[4-0] 1 = DVB3B[4-0]	Buck3 Feedback Reference Input (VA): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x0D	DVB3B	Reserved	Reserved	PGOOD Mask: 0 = PGOOD Low When Slewing 1 = PGOOD Not Forced Low When Slewing	Buck3 Feedback Reference Input (VB): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001

動作

表 15. LT3380 のコマンド・レジスタ

レジスタ	名称	B[7]	B[6]	B[5]	B[4]	B[3]	B[2]	B[1]	B[0]	デフォルト
0x0E	DVB2A	Reserved	Reserved	Buck2 Reference Select: 0 = DVB2A[4-0] 1 = DVB2B[4-0]	Buck2 Feedback Reference Input (VA): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x0F	DVB2B	Reserved	Reserved	PGOOD Mask: 0 = PGOOD Low When Slewing 1 = PGOOD Not Forced Low When Slewing	Buck2 Feedback Reference Input (VB): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x10	DVB1A	Reserved	Reserved	Buck1 Reference Select: 0 = DVB1A[4-0] 1 = DVB1B[4-0]	Buck1 Feedback Reference Input (VA): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x11	DVB1B	Reserved	Reserved	PGOOD Mask: 0 = PGOOD Low When Slewing 1 = PGOOD Not Forced Low When Slewing	Buck1 Feedback Reference Input (VB): 00000 = 412.5mV 11001 = 725mV 11111 = 800mV 12.5mV Step Size					XX01 1001
0x12	MSKIRQ	Reserved	Mask Over-temperature Shutdown	Mask Over-temperature Warning	Mask Undervoltage Shutdown	Mask Undervoltage Warning	Mask PGOOD Timeout	Reserved	Reserved	X000 00XX
0x13	MSKPG	Allow LD01 PGOOD Fault	Allow LD03 PGOOD Fault	Allow LD02 PGOOD Fault	Reserved	Allow Buck1 PGOOD Fault	Allow Buck2 PGOOD Fault	Allow Buck3 PGOOD Fault	Allow Buck4 PGOOD Fault	1111 1111
0x14	USER	User Bit 7	User Bit 6	User Bit 5	User Bit 4	User Bit 3	User Bit 2	User Bit 1	User Bit 0	0000 0000
0x1E	HRST	Hard Reset Command. No Data.								
0x1F	CLRQ	Clear $\overline{\text{IRQ}}$ Command. No Data								

表 16. LT3380 のステータス・レジスタ

レジスタ	名称	B[7]	B[6]	B[5]	B[4]	B[3]	B[2]	B[1]	B[0]
0x15	IRQSTAT	Reserved	Over-temperature Shutdown	Over-temperature Warning	Undervoltage Shutdown	Undervoltage Warning	PGOOD Timeout	Hard Reset	Reserved
0x16	PGSTATL	LD01 PGOOD Hold 1ms	LD03 PGOOD Hold 1ms	LD02 PGOOD Hold 1ms	Reserved	Buck1 PGOOD Hold 1ms	Buck2 PGOOD Hold 1ms	Buck3 PGOOD Hold 1ms	Buck4 PGOOD Hold 1ms
0x17	PGSTATRT	LD01 PGOOD	LD03 PGOOD	LD02 PGOOD	Reserved	Buck1 PGOOD	Buck2 PGOOD	Buck3 PGOOD	Buck4 PGOOD

アプリケーション情報

熱に関する検討事項と基板のレイアウト

プリント回路基板の消費電力

最適な性能と、全てのレギュレータに最大出力電力を供給する能力を確保するため、LT3380 パッケージの裏面にある露出グラウンド・パッドを基板のグラウンド・プレーンにハンダ処理することが重要です。1 オンスの両面銅基板上で 2500mm² のグラウンド・プレーンに正しくハンダ処理した場合、LT3380 の熱抵抗 (θ_{JA}) は約 33°C/W になります。パッケージ裏面の露出パッドと十分な大きさのグラウンド・プレーンとの間に良好な熱接触が得られないと、熱抵抗は 33°C/W よりはるかに大きくなります。LT3380 ダイのジャンクション温度が最大定格の制限値を超えないようにするためと、過熱障害を防止するため、LT3380 の電力出力をアプリケーションによって管理する必要があります。LT3380 での全消費電力を概算するには、スイッチング・レギュレータと LDO レギュレータでのそれぞれの消費電力を合計します。スイッチング・レギュレータでの消費電力は、次式により概算します。

$$P_{D(SWx)} = V_{OUTx} \cdot I_{OUTx} \cdot \frac{100 - \text{Eff}\%}{100} \text{ (W)}$$

ここで、 V_{OUTx} は設定出力電圧、 I_{OUTx} は負荷電流、Eff は効率 (%) です。効率は測定することも、設定出力電圧の効率曲線から調べることもできます。

LDO レギュレータの消費電力は、次式により概算します。

$$P_{D(LDOx)} = (V_{IN_Lx} - V_{LDOx}) \cdot I_{LDOx} \text{ (W)}$$

ここで、 V_{LDOx} は設定出力電圧、 $V_{IN(LDOx)}$ は LDO の電源電圧、 I_{LDOx} は出力負荷電流です。スイッチング・レギュレータ出力のいずれかを LDO の電源電圧として使用する場合は、電力損失を計算するときに、LDO の電源電流をスイッチング・レギュレータの負荷電流に含めることを忘れないでください。

上の式と表 17 のパラメータを使用する例では、周囲温度が 55°C のときジャンクション温度が 118°C になるアプリケーションを示しています。LDO1、LDO2、および LDO3 の電源は降圧レギュレータ 2 および 4 から供給されます。降圧レギュ

レータ 2 および 4 の総負荷は、アプリケーションの負荷と LDO の負荷の合計です。この例では、LDO レギュレータを定格電流の 1/3 で使用しており、スイッチング・レギュレータを定格電流の 3/4 で使用しています。

表 17. LT3380 の電力損失の例

	V_{IN}	V_{OUT}	アプリケーション の負荷 (A)	全負荷 (A)	効率 (%)	P_D (mW)
LD02	1.8	1.2	0.1	0.100	–	60.00
LD03	3.3	1.8	0.1	0.100	–	150.00
LD01	3.3	2.5	0.1	0.100	–	80.00
Buck1	3.8	1.2	1.875	1.875	80	450.00
Buck2	3.8	1.8	1.775	1.875	85	506.25
Buck3	3.8	1.25	1.125	1.125	80	281.25
Buck4	3.8	3.3	0.925	1.125	90	371.25
Total Power =						1899
Internal Junction Temperature at 55°C Ambient						118°C


プリント回路基板のレイアウト

プリント回路基板をレイアウトするときは、以下のチェックリストに従って、LT3380 が正しく動作するようにします。

1. パッケージの露出パッド (41 番ピン) は、広いグラウンド・プレーンに直接接続して、熱抵抗と電気インピーダンスを最小限に抑えます。
2. スwitchング・レギュレータの入力電源からデカップリング・コンデンサまでのパターンはできるだけ短くします。コンデンサの GND 側は基板のグラウンド・プレーンに直接接続します。デカップリング・コンデンサは内蔵のパワー MOSFET とそのドライバに AC 電流を供給します。これらのコンデンサから LT3380 のピンまでのインダクタンスを最小限に抑えることが重要です。
3. SW1、SW2、SW3、SW4 をインダクタに接続するスイッチング電源のパターンを最小限に抑えて、放射 EMI と寄生結合を低減します。帰還ピンなどの敏感なノードは、スイッチング・ノードでの大きな電圧振幅から遠ざけるか、シールドします。
4. 降圧スイッチング・レギュレータのインダクタと出力コンデンサの間の接続は、最小限の長さにします。出力コンデンサの GND 側は基板の放熱用グラウンド・プレーンに直接接続します。


標準的応用例

LT3380の7つの電源レール





パッケージ

UJM Package
40-Lead Plastic Side Wettable QFN (6mm × 6mm)
 (Reference LTC DWG # 05-08-1681 Rev 0)



注:

- 図は実寸とは異なる
- 全ての寸法の単位はミリメートル
- パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。
モールドのバリは(もしあれば)各サイドで0.20mmを超えないこと
- 灰色の部分はパッケージの上面と底面の1番ピンの位置の参考に過ぎない



RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS
 APPLY SOLDER MASK TO AREAS THAT ARE NOT SOLDERED

