

入力バイアス電流が25pAの 36V完全差動プログラマブル・ゲイン計装アンプ

特長

- ピンでプログラム可能なゲイン:
G = 0.25、0.5、1、2、4、8、16V/V + シャットダウン
- 完全差動出力
- ゲイン誤差: 0.012% (最大値)
- ゲイン誤差ドリフト: 1ppm/°C (最大値)
- CMRR: 103dB (最小値)、G = 16
- 入力バイアス電流: 25pA (最大値)
- 入力オフセット電圧: 92μV (最大値)、G = 16
- 入力オフセット電圧ドリフト: 1.7μV/°C (最大値)、G = 16
- -3dB 帯域幅: 4MHz、G = 16
- 入力ノイズ密度: 8nV/√Hz、G = 16
- スルー・レート: 12V/μs、G = 16
- 調整可能な出力コモンモード電圧
- 静止電源電流: 4.4mA
- 電源電圧範囲: ±4.5V ~ ±18V
- 規定温度範囲: -40°C ~ 125°C
- 小型12ピン4mm × 4mm DFN (LFCSP) パッケージ

アプリケーション

- データ・アキュイジション・システム
- バイオメディカル計測機器
- 試験装置および測定装置
- 差動ADCドライバ
- シングルエンドから差動への変換
- マルチプレクス・アプリケーション

概要

LTC® 6373は、完全差動出力を備える高精度計装アンプで、高精度に整合した内部抵抗ネットワークを内蔵し、優れたCMRR、オフセット電圧、ゲイン誤差、ゲイン・ドリフト、ゲイン非直線性を実現します。ゲインは、3ビット・パラレル・インターフェース(A2 ~ A0)を介して、7つの設定値のうち1つに簡単に設定できます。8番目の状態ではデバイスがシャットダウン状態になり、消費電流が220μAまで減少します。従来の電圧帰還アンプとは異なり、LTC6373はすべてのゲイン設定でほぼ同じ帯域幅を維持します。


LTC6373は完全差動出力を備えており、高性能差分入力ADCを駆動できます。出力コモンモード電圧は、V_{OCM}ピンを使って個別に調整できます。高インピーダンス入力、高いDC精度、低ノイズ、低歪み、高速差動ADC駆動を組み合わせたLTC6373は、データ・アキュイジション・システムに最適なデバイスと言えます。

LTC6373は12ピン4mm × 4mm DFN (LFCSP) パッケージを採用し、-40 °C ~ 125 °Cの温度範囲で完全に仕様規定されています。


全ての登録商標および商標の所有権は、それぞれの所有者に帰属します。

標準的応用例

5V ADCに対する、グラウンドをリファレンスとする40V_{p-p}差動入力信号のインターフェース



ゲインと周波数



LTC6373

絶対最大定格

(Note 1)

電源電圧

V^+ $V^- \sim (V^- + 40V)$

V^{+OUT} $V^- \sim (V^+ + 0.3V)$

V_{OCM} $(V^- - 0.3V) \sim (V^{+OUT} + 0.3V)$

A0、A1、A2、DGND $(V^- - 0.3V) \sim (V^+ + 0.3V)$

+IN、-IN

コモンモード電圧 $(V^- - 0.3V) \sim (V^+ + 0.3V)$

差動電圧 $\pm 20V$

出力電流 (+OUT、-OUT) (Note 2) 40mA_{RMS}

出力短絡時間 (+OUT、-OUT)

(Note 3) 温度により制限

動作温度範囲と規定温度範囲 (Note 4、5)


LTC6373I $-40^\circ\text{C} \sim 85^\circ\text{C}$

LTC6373H $-40^\circ\text{C} \sim 125^\circ\text{C}$

最大ジャンクション温度 150°C

保存温度範囲 $-65^\circ\text{C} \sim 150^\circ\text{C}$

ピン配置



発注情報

チューブ	テープ&リール	製品マーキング*	パッケージ	温度範囲
LTC6373IDFM#PBF	LTC6373IDFM#TRPBF	6373	12-Lead (4mm × 4mm) Plastic DFN, Side Solderable	-40°C to 85°C
LTC6373HDFM#PBF	LTC6373HDFM#TRPBF	6373	12-Lead (4mm × 4mm) Plastic DFN, Side Solderable	-40°C to 125°C

更に広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。*温度グレードは出荷時のコンテナのラベルで識別されます。

テープ&リールの仕様。一部のパッケージは、#TRMPBF接尾部の付いた指定の販売経路を通じて500個入りのリールで供給可能です。

電氣的特性

●は全動作温度範囲の規格値を意味する。それ以外の仕様およびすべての代表値は $T_A = 25^\circ\text{C}$ での値。 $V^+ = V^+_{\text{OUT}} = 15\text{V}$ 、 $V^- = -15\text{V}$ 、 $V_{\text{ICM}} = V_{\text{OCM}} = \text{DGND} = 0\text{V}$ 、 $G = 1$ ($A_2 = 5\text{V}$ 、 $A_1 = A_0 = 0\text{V}$)。 V_S の定義は $(V^+ - V^-)$ である。 V_{ICM} の定義は $(V_{+\text{IN}} + V_{-\text{IN}})/2$ である。 V_{OUTCM} の定義は $(V_{+\text{OUT}} + V_{-\text{OUT}})/2$ である。 V_{OUTDIFF} の定義は $(V_{+\text{OUT}} - V_{-\text{OUT}})$ である。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
G_{DIFF}	Differential Gain Range	$G = 16, 8, 4, 2, 1, 0.5, 0.25$	0.25		16	V/V
ΔG_{DIFF}	Differential Gain Error (Note 11)	$G = 4, 2, 1, 0.5, 0.25$		0.002	0.012	%
		$G = 4, 2, 1, 0.5, 0.25$	●		0.02	%
		$G = 16, 8$		0.003	0.015	%
		$G = 16, 8$	●		0.023	%
$\Delta G_{\text{DIFF}}/\Delta T$	Differential Gain Drift (Note 6)		●	0.25	1	ppm/ $^\circ\text{C}$
G_{NL}	Differential Gain Nonlinearity (Note 11)	$V_{\text{OUTDIFF}} = 40\text{V}_{\text{P-P}}$	●	1	3 10	ppm ppm
V_{OSDIFF}	Differential Offset Voltage (Input Referred) (Note 7)	$G = 16, 8, 4, 2, 1, 0.5, 0.25$	●	10 + 40/G	80 + 192/G	μV
		$T_A = -40^\circ\text{C}$ to 85°C	●		250 + 400/G	μV
		$T_A = -40^\circ\text{C}$ to 125°C	●		1120 + 1120/G	μV
$\Delta V_{\text{OSDIFF}}/\Delta T$	Differential Offset Voltage Drift (Input Referred) (Note 6)	$G = 16, 8, 4, 2, 1, 0.5, 0.25$	●	0.3 + 0.5/G	1.5 + 2.5/G	$\mu\text{V}/^\circ\text{C}$
		$T_A = -40^\circ\text{C}$ to 85°C	●	2 + 1.5/G	5 + 5.5/G	$\mu\text{V}/^\circ\text{C}$
		$T_A = -40^\circ\text{C}$ to 125°C	●			
	Differential Offset Voltage Hysteresis (Input Referred) (Note 12)	$G = 16, 8, 4, 2, 1, 0.5, 0.25$	●	10 + 15/G		μV
I_B	Input Bias Current (Notes 7, 8)	Active	●	2	25	pA
		$T_A = -40^\circ\text{C}$ to 85°C	●		50	pA
		$T_A = -40^\circ\text{C}$ to 125°C	●		500	pA
	Shutdown ($A_2 = A_1 = A_0 = 5\text{V}$)			20		pA
I_{OS}	Input Offset Current (Notes 7, 8)	Active	●	2	25	pA
		$T_A = -40^\circ\text{C}$ to 85°C	●		40	pA
		$T_A = -40^\circ\text{C}$ to 125°C	●		100	pA
	Shutdown ($A_2 = A_1 = A_0 = 5\text{V}$)			5		pA
e_n	Differential Input Voltage Noise Density	$f = 10\text{kHz}$				
		$G = 16$		8		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 8$		8.4		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 4$		9.5		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 2$		12.2		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 1$		18.7		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 0.5$		26.4		$\text{nV}/\sqrt{\text{Hz}}$
		$G = 0.25$		41		$\text{nV}/\sqrt{\text{Hz}}$
	Differential Input Voltage Noise	0.1Hz to 10Hz				
		$G = 16$		1.1		$\mu\text{V}_{\text{P-P}}$
		$G = 8$		1.2		$\mu\text{V}_{\text{P-P}}$
		$G = 4$		1.3		$\mu\text{V}_{\text{P-P}}$
		$G = 2$		1.5		$\mu\text{V}_{\text{P-P}}$
		$G = 1$		1.8		$\mu\text{V}_{\text{P-P}}$
		$G = 0.5$		2.4		$\mu\text{V}_{\text{P-P}}$
		$G = 0.25$		4.2		$\mu\text{V}_{\text{P-P}}$
i_n	Input Current Noise Density	$f = 10\text{kHz}$		1		$\text{fA}/\sqrt{\text{Hz}}$
	Input Current Noise	0.1Hz to 10Hz		100		$\text{fA}_{\text{P-P}}$
e_{NVOCM}	Common Mode Voltage Noise Density	$f = 10\text{kHz}$		24		$\text{nV}/\sqrt{\text{Hz}}$
R_{IN}	Input Resistance	Differential Mode		5×10^{12}		Ω
		Common Mode		5×10^{12}		Ω
C_{IN}	Input Capacitance			15		pF
V_{INR}	Input Voltage Range		●	$V^- + 3$	$V^+ - 3$	V
				$V^- + 3.25$	$V^+ - 3$	V

電氣的特性

●は全動作温度範囲の規格値を意味する。それ以外の仕様およびすべての代表値は $T_A = 25^\circ\text{C}$ での値。 $V^+ = V^+_{\text{OUT}} = 15\text{V}$ 、 $V^- = -15\text{V}$ 、 $V_{\text{ICM}} = V_{\text{OCM}} = \text{DGND} = 0\text{V}$ 、 $G = 1$ ($A_2 = 5\text{V}$ 、 $A_1 = A_0 = 0\text{V}$)。 V_S の定義は $(V^+ - V^-)$ である。 V_{ICM} の定義は $(V_{+\text{IN}} + V_{-\text{IN}})/2$ である。 V_{OUTCM} の定義は $(V_{+\text{OUT}} + V_{-\text{OUT}})/2$ である。 V_{OUTDIFF} の定義は $(V_{+\text{OUT}} - V_{-\text{OUT}})$ である。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS			
CMRR (Note 9)	Input Common Mode Rejection Ratio (Input Referred) $\Delta V_{\text{ICM}}/\Delta V_{\text{OSDIFF}}$	DC to 60Hz, 1k Ω Source Imbalance, $V_{\text{ICM}} = \pm 10\text{V}$ G = 16 G = 16	● 103 98	119		dB dB			
		G = 8 G = 8	● 100 98	113		dB dB			
		G = 4 G = 4	● 94 92	107		dB dB			
		G = 2 G = 2	● 88 86	101		dB dB			
		G = 1 G = 1	● 82 80	95		dB dB			
		G = 0.5 G = 0.5	● 83 80	95		dB dB			
		G = 0.25 G = 0.25	● 80 75	95		dB dB			
CMRRIO (Note 9)	Output Common Mode Rejection Ratio (Input Referred) $\Delta V_{\text{OCM}}/\Delta V_{\text{OSDIFF}}$	$V_{\text{OCM}} = \pm 13\text{V}$	● 75	95		dB			
PSRR (Note 10)	Differential Power Supply Rejection Ratio ($\Delta V_S/\Delta V_{\text{OSDIFF}}$)	$V_S = \pm 4.5\text{V}$ to $\pm 18\text{V}$ G = 16 G = 8 G = 4 G = 2 G = 1 G = 0.5 G = 0.25	● ● ● ● ● ● ● ●	105 102 102 100 98 95 92	142 139 136 133 130 125 120		dB dB dB dB dB dB dB		
		PSRRCM (Note 10)	Output Common Mode Power Supply Rejection Ratio ($\Delta V_S/\Delta V_{\text{OSCM}}$)	$V_S = \pm 4.5\text{V}$ to $\pm 18\text{V}$	● 110	135		dB	
		V_{OUT}	Output Voltage, High, Either Output Pin	$I_L = 0\text{mA}$, $V_S = \pm 4.5\text{V}$ $I_L = -5\text{mA}$, $V_S = \pm 4.5\text{V}$	● ●	$V^+_{\text{OUT}} - 0.6$ $V^+_{\text{OUT}} - 1.1$	$V^+_{\text{OUT}} - 0.3$ $V^+_{\text{OUT}} - 0.7$	V V	
				$I_L = 0\text{mA}$, $V_S = \pm 15\text{V}$ $I_L = -5\text{mA}$, $V_S = \pm 15\text{V}$	● ●	$V^+_{\text{OUT}} - 1.8$ $V^+_{\text{OUT}} - 1.9$	$V^+_{\text{OUT}} - 1.1$ $V^+_{\text{OUT}} - 1.3$	V V	
			Output Voltage, Low, Either Output Pin	$I_L = 0\text{mA}$, $V_S = \pm 4.5\text{V}$ $I_L = 5\text{mA}$, $V_S = \pm 4.5\text{V}$	● ●		$V^- + 0.3$ $V^- + 0.6$	$V^- + 0.6$ $V^- + 1$	V V
				$I_L = 0\text{mA}$, $V_S = \pm 15\text{V}$ $I_L = 5\text{mA}$, $V_S = \pm 15\text{V}$	● ●		$V^- + 1.1$ $V^- + 1.2$	$V^- + 1.8$ $V^- + 1.9$	V V
		I_{SC}	Output Short-Circuit Current, Either Output Pin, Sinking	$V_S = \pm 4.5\text{V}$ $V_S = \pm 15\text{V}$	● ●	27 35	39 47	mA mA	
Output Short-Circuit Current, Either Output Pin, Sourcing	$V_S = \pm 4.5\text{V}$ $V_S = \pm 15\text{V}$		● ●	23 29	33 38	mA mA			
G_{CM}	Common Mode Gain ($\Delta V_{\text{OUTCM}}/\Delta V_{\text{OCM}}$)	$V_S = \pm 4.5\text{V}$, $V_{\text{OCM}} = \pm 3\text{V}$ $V_S = \pm 15\text{V}$, $V_{\text{OCM}} = \pm 13\text{V}$	● ●	1 1		V/V V/V			
		ΔG_{CM}	Common Mode Gain Error $100 \times (G_{\text{CM}} - 1)$	$V_S = \pm 4.5\text{V}$, $V_{\text{OCM}} = \pm 3\text{V}$ $V_S = \pm 15\text{V}$, $V_{\text{OCM}} = \pm 13\text{V}$	● ●	0.05 0.05	0.1 0.1	% %	
BAL	Output Balance ($\Delta V_{\text{OUTCM}}/\Delta V_{\text{OUTDIFF}}$)	$V_{\text{OUTDIFF}} = \pm 10\text{V}$ Single-Ended Input Differential Input	● ●	-80 -90	-70 -75	dB dB			
			V_{OSCM}	Common Mode Offset Voltage ($V_{\text{OUTCM}} - V_{\text{OCM}}$)	●	1	40 50	mV mV	

電氣的特性

●は全動作温度範囲の規格値を意味する。それ以外の仕様およびすべての代表値は $T_A = 25^\circ\text{C}$ での値。 $V^+ = V^+_{\text{OUT}} = 15\text{V}$ 、 $V^- = -15\text{V}$ 、 $V_{\text{ICM}} = V_{\text{OCM}} = \text{DGND} = 0\text{V}$ 、 $G = 1$ ($A_2 = 5\text{V}$ 、 $A_1 = A_0 = 0\text{V}$)。 V_S の定義は $(V^+ - V^-)$ である。 V_{ICM} の定義は $(V_{+\text{IN}} + V_{-\text{IN}})/2$ である。 V_{OUTCM} の定義は $(V_{+\text{OUT}} + V_{-\text{OUT}})/2$ である。 V_{OUTDIFF} の定義は $(V_{+\text{OUT}} - V_{-\text{OUT}})$ である。

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V_{OUTCMR}	Voltage Range for the V_{OCM} Pin (Guaranteed by ΔG_{CM})	$V_S = \pm 4.5\text{V}$ $V_S = \pm 15\text{V}$	● $V^- + 1.5$ ● $V^- + 2$		$V^+_{\text{OUT}} - 1.5$ $V^+_{\text{OUT}} - 2$	V V
V_{OCM}	Self-Biased Voltage at the V_{OCM} Pin	V_{OCM} Not Connected	● $(V^+_{\text{OUT}} + V^-)/2 - 0.1$	$(V^+_{\text{OUT}} + V^-)/2$	$(V^+_{\text{OUT}} + V^-)/2 + 0.1$	V
R_{INVOCM}	Input Resistance, V_{OCM} Pin		● 1.9	2.3	2.7	M Ω
V_{DGND}	Voltage Range for the DGND Pin		● V^-	0	$V^+ - 2.5$	V
I_{DGND}	DGND Pin Current	DGND = 5V, $A_2 = A_1 = A_0 = 15\text{V}$	● -7	-4	-1	μA
V_{IL}	Digital Input ($A_2/A_1/A_0$) Logic Low	Referred to DGND	● DGND		DGND + 0.6	V
V_{IH}	Digital Input ($A_2/A_1/A_0$) Logic High	Referred to DGND	● DGND + 1.5		V^+	V
$I_{A_2/A_1/A_0}$	Digital Input ($A_2/A_1/A_0$) Pin Current	$A_2/A_1/A_0 = 5\text{V}$	●	8	12	μA
$f_{-3\text{dB}}$	-3dB Bandwidth	$G = 16$ $G = 8$ $G = 4$ $G = 2$ $G = 1$ $G = 0.5$ $G = 0.25$		4 5.5 6 6.5 6.5 7 7.5		MHz MHz MHz MHz MHz MHz MHz
SR	Slew Rate	$G = 16$, $V_{\text{OUTDIFF}} = 40\text{V}_{\text{P-P}}$ Step, $R_L = 2\text{k}\Omega$	● 7.5	12		V/ μs
t_s	Settling Time	$G = 16$, $V_{\text{OUTDIFF}} = 8\text{V}_{\text{P-P}}$ Step, $R_L = 1\text{k}\Omega$ 0.1% 0.01% 0.0015% (16-Bit) 4ppm (18-Bit)		2.1 2.25 2.4 2.7		μs μs μs μs
THD	Total Harmonic Distortion	$G = 1$, $V_{\text{OUTDIFF}} = 10\text{V}_{\text{P-P}}$, $R_L = 2\text{k}\Omega$ $f = 1\text{kHz}$ $f = 10\text{kHz}$		-115 -110		dB dB
t_{ON}	Turn-On Time			10		μs
t_{OFF}	Turn-Off Time			5		μs
	Gain Switching Time			5		μs
V_S	Supply Voltage Range	Guaranteed by PSRR	● 9		36	V
I_S	Supply Current	Active	●	4.4	4.75 5.25	mA mA
		Shutdown ($A_2 = A_1 = A_0 = 5\text{V}$)	●	220	600	μA

電気的特性

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。また、長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える恐れがある。

Note 2: LTC6373は40mAを超えるピーク出力電流を生成することがある。デバイス内部の電流密度制限により、出力によって供給される連続RMS電流(ソース電流またはシンク電流)をデバイスの動作寿命の間40mA未満(絶対最大定格)に制限し続けることが必要。

Note 3: 出力が無期限に短絡される場合は、ジャンクション温度を絶対最大定格より低く抑えるためにヒートシンクが必要になることがある。

Note 4: LTC6373Iは、 -40°C ~ 85°C の動作温度範囲で機能することが確認されている。LTC6373Hは、 -40°C ~ 125°C の動作温度範囲で機能することが確認されている。

Note 5: LTC6373Iは -40°C ~ 85°C で性能仕様に適合することが確認されている。LTC6373Hは -40°C ~ 125°C で性能仕様に適合することが確認されている。

Note 6: 設計により性能を確保している。

Note 7: ESD(静電気放電)に敏感なデバイスである。LTC6373内部にはESD保護デバイスが広範に使用されているが、大きな静電気放電はデバイスの損傷または性能低下を引き起こす可能性がある。ESDに対する適切な予防措置を講じること。

Note 8: 入力バイアス電流は、いずれかの入力ピン(-INおよび+IN)に流れ込む入力電流の最大値として定義される。入力オフセット電流は、入力電流間の差として定義される($I_{OS} = I_{B}^{+} - I_{B}^{-}$)。

Note 9: 入力CMRR(CMRR)は、差動入力換算オフセット電圧の変動に対するピン+INまたは-IN上の入力コモンモード電圧の変動の比として定義される。出力CMRR(CMRRIO)は、差動入力換算オフセット電圧の変動に対する V_{OCM} ピン上での電圧変動の比として定義される。

Note 10: 差動電源電圧変動除去比(PSRR)は、差動入力換算オフセット電圧の変動に対する電源電圧の変動の比として定義される。コモンモード電源電圧変動除去比(PSRRCM)は、コモンモード・オフセット電圧の変動に対する電源電圧の変動の比として定義される。


Note 11: このパラメータは、時定数が長い熱効果を測定しない高速自動テスターで測定される。これらの熱効果の大きさは、使用パッケージ、PCBレイアウト、放熱、空気流の条件により異なる。

Note 12: 出力電圧のヒステリシスは、ICがそれまでに置かれていた温度が高温か低温かによって異なる機械応力によって生じる。出力電圧は常に 25°C で測定されるが、ICには高温の限界値または低温の限界値までの温度サイクルが実行され、その後測定が行われる。十分に管理された温度(動作温度の 20°C または 30°C 以内)で保存されている機器の場合、ヒステリシスは通常、大きな誤差発生源にならない。標準的なヒステリシスは、 25°C ~ -40°C ~ 25°C の温度サイクルと 25°C ~ 125°C ~ 25°C の温度サイクルの間に測定された最も厳しい差動オフセット電圧である。


代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


差動RTIオフセット電圧の標準分布




差動RTIオフセット電圧の標準分布




差動RTIオフセット電圧の標準分布




差動RTIオフセット電圧ドリフトの標準分布




差動RTIオフセット電圧ドリフトの標準分布




差動RTIオフセット電圧ドリフトの標準分布




CMRRの標準分布



CMRRの標準分布




CMRRの標準分布




代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


差動PSRRの標準分布




差動PSRRの標準分布




差動PSRRの標準分布




入力バイアス電流の標準分布




入力オフセット電流の標準分布



差動ゲイン誤差の標準分布




差動ゲイン非直線性の標準分布




代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


差動ゲイン非直線性と出力電圧




差動ゲイン誤差と温度




差動ゲイン誤差と温度




ゲインと周波数




CMRRと温度




CMRRと周波数



CMRRと周波数、ソース・アンバランスを使用




正のPSRRと周波数 (RTI)




代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


負のPSRRと周波数(RTI)




スルー・レートと温度




差動RTIオフセット電圧の長期ドリフト




入力換算電圧ノイズ密度と周波数




0.1Hz～10Hzの
入力換算電圧ノイズ (G = 16)




0.1Hz～10Hzの
入力換算電圧ノイズ (G = 8)




0.1Hz～10Hzの
入力換算電圧ノイズ (G = 4)



0.1Hz～10Hzの
入力換算電圧ノイズ (G = 2)




0.1Hz～10Hzの
入力換算電圧ノイズ (G = 1)



代表的な性能特性


特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。

0.1Hz～10Hzの
入力換算電圧ノイズ (G = 0.5)




6373 G34

0.1Hz～10Hzの
入力換算電圧ノイズ (G = 0.25)




6373 G35

DGNDピンの電流とDGNDピンの電圧




6373 G36

A0デジタル入力ピンの電流と
A0デジタル入力ピンの電圧




6373 G37

A1デジタル入力ピンの電流と
A1デジタル入力ピンの電圧




6373 G38

A2デジタル入力ピンの電流と
A2デジタル入力ピンの電圧




6373 G39

電源電流と温度




6373 G40

電源電流と電源電圧



6373 G41

シャットダウン時の電源電流と
温度




6373 G42


代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


シャットダウン時の電源電流と電源電圧




電源電流とデジタル入力 (A2/A1/A0) ピンの電圧




入力バイアス電流およびオフセット電流と温度




入力バイアス電流およびオフセット電流と温度




入力バイアス電流およびオフセット電流と入力コモンモード電圧




入力バイアス電流と入力差動電圧




差動RTIオフセット電圧と入力コモンモード電圧



大信号のステップ応答




大信号のステップ応答



代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


大信号のステップ応答



TIME (2μs/DIV)

6373 G52


小信号のステップ応答



TIME (1μs/DIV)

6373 G53


小信号のステップ応答



TIME (1μs/DIV)

6373 G54


小信号のステップ応答



TIME (1μs/DIV)

6373 G55


小信号のステップ・オーバーシュートと負荷容量



— G = 16 - - - G = 2 - · - · G = 0.5
 - - - G = 8 ····· G = 1 - - - G = 0.25
 - - - G = 4 - - - G = 0.25


6373 G56

8V_{p-p}までのセトリング時間の出力ステップ




6373 G57

出力電圧振幅と負荷電流




6373 G58

出力電圧振幅と負荷抵抗



6373 G59

高出力電圧振幅と電源電圧




6373 G60


代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


低出力電圧振幅と電源電圧




出力短絡電流と温度




歪みのない最大出力振幅と周波数




2次高調波歪みと周波数




3次高調波歪みと周波数




全高調波歪み+ノイズと周波数



全高調波歪み+ノイズと周波数




全高調波歪み+ノイズと出力振幅




代表的な性能特性

特に指定のない限り、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$ 、 $V_{ICM} = V_{OCM} = 0V$ 、 $T_A = 25^\circ C$ 、 $G = 1$ 。


差動出力インピーダンスと
周波数




ゲイン切替えトランジエント
応答




ターンオンおよびターンオフ時の
過渡応答



出力オーバードライブの回復特性



コモンモード・オフセット電圧と
温度



ピン機能

-IN (1 番ピン) : 計装アンプの反転入力。入力電圧範囲は、 $V^- + 3V \sim V^+ - 3V$ です。

A0 (2 番ピン) : デジタル・ゲイン・プログラミング・ピン0。A2 および A1 と組み合わせて、LTC6373 の目的のゲイン設定を選択できます(このデータシートの**ゲインの選択**のセクションを参照)。A0 ピンのロジック閾値は、DGND ピンの電圧を基準として仕様規定されています(ロジック・ロー = $DGND \sim DGND + 0.6V$ の範囲の任意の電圧、ロジック・ハイ = $DGND + 1.5V \sim V^+$ の範囲の任意の電圧)。A0 ピンをフロート状態のままにしていると、内部抵抗によってピンの電圧が DGND ピンに近づくため、このプログラミング・ピンはデフォルトのロジック・ロー状態になります。

A1 (3 番ピン) : デジタル・ゲイン・プログラミング・ピン1。A2 および A0 と組み合わせて、LTC6373 の目的のゲイン設定を選択できます(このデータシートの**ゲインの選択**のセクションを参照)。A1 ピンのロジック閾値は、DGND ピンの電圧を基準として仕様規定されています(ロジック・ロー = $DGND \sim DGND + 0.6V$ の範囲の任意の電圧、ロジック・ハイ = $DGND + 1.5V \sim V^+$ の範囲の任意の電圧)。A1 ピンをフロート状態のままにしていると、内部抵抗によってピンの電圧が DGND ピンに近づくため、このプログラミング・ピンはデフォルトのロジック・ロー状態になります。

V⁺ (4 番ピン) : 正電源。V⁺ の動作電圧範囲は、 $(V^- + 9V) \leq V^+ \leq (V^- + 36V)$ です。

V⁺OUT (5 番ピン) : LTC6373 内部の出力差動アンプ(このデータシートの**図1**では A3 アンプ)の正電源。V⁺OUT ピンは通常は V⁺ ピンに接続されますが、消費電力の削減または ADC 入力の保護のために、より低い V⁺OUT 電圧を選択することもできます。V⁺OUT ピンの電圧が V⁺ ピンを超えないようにしてください。V⁺OUT の動作電圧範囲は、 $(V^- + 9V) \leq V^+_{OUT} \leq V^+$ です。

+OUT (6 番ピン) : 計装アンプの正出力ピン。

-OUT (7 番ピン) : 計装アンプの負出力ピン。

V_{OCM} (8 番ピン) : 出力コモンモード・リファレンス電圧。このピンに印加される電圧により、出力コモンモード電圧レベルが設定されます。V_{OCM} ピンをフロート状態のままにしていると、内部抵抗分圧器が V⁺OUT と V⁻ のほぼ中間点でデフォルト電圧を生成します。V_{OCM} ピンは、0.1μF 以上のバイパス・コンデンサを使用してグラウンドにデカップリングする必要があります。

CAP (9 番ピン) : バイパス・コンデンサ・ピン。CAP ピンは、180pF のバイパス・コンデンサを使用してグラウンドにデカップリングする必要があります。

DGND (10 番ピン) : デジタル・ゲイン・プログラミング・ピン (A2/A1/A0) のリファレンス。DGND は通常はグラウンドに接続されますが、V⁻ ~ V⁺ - 2.5V の範囲で任意の電圧を選択することもできます。DGND ピンをフロート状態のままにしていると、内部抵抗分圧器が V⁺ と V⁻ のほぼ中間点でデフォルト電圧を生成します。A2/A1/A0 ピンのロジック閾値は、DGND ピンを基準として仕様規定されています。

A2 (11 番ピン) : デジタル・ゲイン・プログラミング・ピン2。A1 および A0 と組み合わせて、LTC6373 の目的のゲイン設定を選択できます(このデータシートの**ゲインの選択**のセクションを参照)。A2 ピンのロジック閾値は、DGND ピンの電圧を基準として仕様規定されています(ロジック・ロー = $DGND \sim DGND + 0.6V$ の範囲の任意の電圧、ロジック・ハイ = $DGND + 1.5V \sim V^+$ の範囲の任意の電圧)。A2 ピンをフロート状態のままにしていると、内部抵抗によってピンの電圧が DGND ピンに近づくため、このプログラミング・ピンはデフォルトのロジック・ロー状態になります。

+IN (12 番ピン) : 計装アンプの非反転入力。入力電圧範囲は、 $V^- + 3V \sim V^+ - 3V$ です。

V⁻ (露出パッド13番ピン) : 負電源。露出パッドは PCB にハンダ付けし、V⁻ に接続する必要があります。

簡略化したブロック図




図1. 簡略化したブロック図

アプリケーション情報

機能の説明

LTC6373は古典的な3オペアンプ構成をベースにしたモノリシック計装アンプです(図1のブロック図を参照)。パラレル・インターフェースにより、ゲインを7つの設定値($G = 0.25, 0.5, 1, 2, 4, 8, 16$ および $16V/V$)の中の1つにデジタルで設定できます。8番目の状態ではデバイスはシャットダウン・モードになります(このモードでは電源から流れる電流が $220\mu A$ まで減少します)。ゲインは内部高精度抵抗アレイの抵抗を切り替えることによって制御されます(図1を参照)。LTC6373は電圧帰還トポロジを採用していますが、それぞれのゲイン設定に独自の周波数補償が適用されるため、高ゲインでは帯域幅が大きくなり、すべてのゲイン間で位相のばらつきが最小限に抑えられます。このため、ゲインの設定値を大きくするとゲイン帯域幅積が増加します。

LTC6373は、完全差動またはシングルエンドの入力信号を、低インピーダンスの平衡差動出力信号に変換し、高性能A/Dコンバータ(ADC)を駆動するように最適化されています。このアンプは差動信号を出力するため、偶数次高調波歪みを打ち消すことができ、電源ノイズなどのコモンモード・ノイズの影響を受けにくくなっています。発振やリングングを防ぐために、グラウンドに対する $50pF$ (差動信号の場合は $25pF$)を超える負荷容量は、 $10\Omega \sim 50\Omega$ の直列抵抗を使用して各出力からデカップリングする必要があります。

全体として、LTC6373は以下の機能によってシグナル・チェーンの設計を簡略化します。

- 高インピーダンス・バッファ(CMOS技術を利用した pA レベルの入力バイアス電流)
- 1つのソケットで信号の増幅($G > 1$)と減衰($G < 1$)をほぼ同じ帯域幅で実現
- デジタル・ゲイン・プログラミング(ゲインの設定を簡単に素早く変更可能)
- 優れたマッチング仕様(トリミング済みの高精度内部抵抗を搭載)
- ADCの直接駆動(完全差動出力、高いDC精度、低ノイズ、低歪み、高帯域幅などの特性)
- レベル・シフト(V_{OCM} ピンを使用して、シグナル・チェーンの次段の必要な入力レベルに合わせて出力コモンモード電圧を個別に調整可能)

上記のすべての機能を小型12ピン $4mm \times 4mm$ DFN (LFCSP)パッケージに統合したLTC6373は、サイズと実装密度が重視されるアプリケーション向けの優れたソリューションです。

ゲインの選択

LTC6373のゲインは、デジタル・リファレンス・ピンDGNDと3本のパラレル・ゲイン・プログラミング・ピンA2、A1、A0で構成されるデジタル・インターフェースを使用して、目的の設定値に設定できます。A2/A1/A0ピンのロジック閾値は、DGNDピンの電圧を基準として仕様規定されています。A2、A1、またはA0ピンの電圧がDGND \sim DGND + 0.6Vの範囲に入ると、そのピンについてロジック・ロー(L)状態が生成されます。A2、A1、またはA0ピンの電圧がDGND + 1.5V \sim V^+ の範囲に入ると、そのピンについてロジック・ハイ(H)状態が生成されます。LTC6373のゲインは、以下の真理値表に従って設定されます。

表1. LTC6373のゲイン選択表

A2	A1	A0	G = GAIN SETTING (V/V)
L	L	L	16
L	L	H	8
L	H	L	4
L	H	H	2
H	L	L	1
H	L	H	0.5
H	H	L	0.25
H	H	H	Shutdown

DGNDの許容電圧範囲は、 $V^- \sim V^+ - 2.5V$ です。通常はDGNDをグラウンド(0V)に接続し、A2/A1/A0ピンを0Vまたは5Vに接続して、0Vでロジック・ロー(L)状態、5Vでロジック・ハイ(H)状態を生成することができます。

DGNDピンをフロート状態のままにしていると、内部抵抗分圧器が V^+ と V^- のほぼ中間点でデフォルト電圧を生成します。また、A2、A1、またはA0ピンをフロート状態のままにしていると、内部抵抗によって各ピンの電圧がDGNDピンに近づくため、そのプログラミング・ピンはデフォルトのロジック・ロー(L)状態になります。したがって、A2、A1、およびA0ピンをすべて同時にフロート状態にした場合、LTC6373のゲイン設定値は $G = 16$ になります。これらのピンを開放のままにする場合は、ピンのもれ電流を制御して、LTC6373のゲインが意図しない値に設定されないようにする必要があります。

アプリケーション情報

A2、A1、またはA0ピンに印加される電圧がロジック・ローからロジック・ハイへ(またはロジック・ハイからロジック・ローへ)遷移すると、即座にLTC6373 (トランスペアレント・モード)のゲイン設定が変更されることに注意してください。

入出力の有効な範囲

計装アンプは、従来より、有効な入力コモンモード電圧範囲と出力振幅範囲の仕様を規定しています。ただし、内部ノードにはゲインを持つ差動信号と同相信号が複合的に作用

するため、これらの仕様では、通常は内部ノードに関連する振幅の制限を特定できません。図1の簡略ブロック図を参照すると、アンプA1、A2、およびA3の出力振幅と出力差動アンプA3のコモンモード入力電圧範囲によって、有効な動作範囲に制限が課されています。図2のグラフは、LTC6373の各ゲイン設定について、有効な出力が生成される入力コモンモード電圧の上限値を示しています。




図2. LTC6373の各ゲイン設定での入力コモンモード電圧範囲と差動出力電圧(負荷なし)

アプリケーション情報

ダイヤモンド・プロットの解釈

ダイヤモンド・プロットを使用して、LTC6373などの計装アンプの入力コモンモード電圧(V_{ICM})の有効な動作範囲を確定できます。有効な動作領域とは、すべての信号、入力、または出力がクリップされない領域です。

図2のプロット(a)～(g)は、ゲイン(G)設定と電源電圧(V_S)の様々な組み合わせの下で、所定の差動出力電圧($V_{OUTDIFF}$)について許容される入力コモンモード電圧(V_{ICM})範囲を示しています。各プロットでは、出力段の正電源ピン V^+_{OUT} は正の主電源ピン V^+ に接続され、 $V_{OCM} = 0V$ (正電源と負電源の間中点)で、負荷はありません。

特定のアプリケーションについて有効な V_{ICM} の範囲を特定するには、以下の手順を実行します。まず最初に、LTC6373を動作させるゲインと電源の条件を確認します。次に、有効な差動出力電圧($V_{OUTDIFF}$)の望ましい範囲を特定します。例えば、次のADCのS/N比に最適なフルスケール信号にします。

$V_{INDIFF} = V_{OUTDIFF}/G$ であるため、このゲイン設定と出力電圧範囲の組み合わせから、差動入力信号(V_{INDIFF})の範囲がわかります。

特定の $V_{OUTDIFF}$ とGが選択されると、入力信号の V_{INDIFF} は固定されますが、入力信号のコモンモード電圧 V_{ICM} は固定されません。これは、同じ V_{INDIFF} が様々な V_{ICM} 値に重畳することがあるためです。

V_{ICM} は+INと-INの平均値であるため、有効な V_{ICM} の範囲は、+INまたは-IN、あるいはその両方の振幅制限によって設定できます。また、この範囲は、内部ノードの振幅制限によって設定することもできます。これは、内部ノードもコモンモード電圧 V_{ICM} で動作すること、またこれらのノードも V_{ICM} よりも十分に大きく振幅して、ゲインアップした出力を生成する必要があるためです。

ダイヤモンド・プロットで、特定の出力 $V_{OUTDIFF}$ に対する V_{ICM} の有効な動作領域は、 $V_{OUTDIFF}$ から上方向に垂直に引かれた直線がダイヤモンドの境界内部に収まる部分で示されます(図3を参照)。

デバイスの入力コモンモード電圧がダイヤモンドの V_{ICM} の境界内にある場合、クリッピングによる問題は発生しません。ダイヤモンドの外側にある V_{ICM} 値によって差動入力信




図3. 青い矢印は $V_{OUTDIFF} = -12V$ での有効な V_{ICM} の値の範囲を示す(信号がクリップされず、 $V_S = \pm 15V$ 、 $G = 16$ の場合)

号がシフトされると、+INまたは-IN(または内部ノード)がクリップされるか、出力そのものが電源レールの電圧に達して、クリップされた出力が生成されます。

以下の例は、ダイヤモンド・プロットのポイントがどのように決定されるかを示しています。図3に示す $V_{OUTDIFF} = -12V$ の場合、 V_{ICM} の上限は8V、下限は-8Vです。

$V_{ICM} = 8V$ で、ゲインアップされた入力(または出力)が-12Vの場合、内部ノードの負の最大振幅は V_{ICM} より6V高い値になります。グラウンドを基準として、この内部ノードは $8V + 6V = 14V$ に達します。この電圧は、 $\pm 15V$ 電源を使用するLTC6373の出力の上限にほぼ相当します。 V_{ICM} が8Vより高くなると、内部ノードは出力の上限に達し、出力はクリップされます。

$V_{ICM} = -8V$ で、出力が-12Vの場合、内部ノードの正の最小振幅は V_{ICM} より-6V低い値になります。グラウンドを基準として、この内部ノードは $-6V + (-8V) = -14V$ の最小値に達します。この電圧は、 $\pm 15V$ 電源を使用するLTC6373の出力の下限にほぼ相当します。 V_{ICM} が-8Vより低くなると、この内部ノードは出力の下限に達し、出力はクリップされます。

アプリケーション情報

出力コモンモード電圧とV_{OCM}ピン

出力コモンモード電圧は、次式のように2つの出力の平均として定義されます。

$$V_{OUTCM} = (V_{+OUT} + V_{-OUT})/2 = V_{OCM}$$

この式に示すように、出力コモンモード電圧は入力コモンモード電圧には依存せず、内部コモンモード帰還ループを使用してV_{OCM}ピンの電圧によって決定されます。V_{OCM}ピンをフロート状態のままにしていると、内部抵抗分圧器がV⁺_{OUT}とV⁻のほぼ中間点でデフォルト電圧を生成します。精度または柔軟性を高める必要がある場合は、V_{OCM}ピンを異なる電圧にオーバードライブできます。例えば、ADCを駆動するとき、ADCがコモンモード電圧の設定に使用できるリファレンスを提供する場合は、ADCがV_{OCM}ピンに備わっている2.3MΩの入力抵抗を駆動できる限り、ADCを直接V_{OCM}ピンに接続できます。電気的特性の表は、V_{OCM}ピンに適用される有効範囲(V_{OUTCMR})を規定しています。

入力ピンの保護

デバイスの損傷を防ぐために、LTC6373は、図1の簡略ブロック図に示すように、(特に入力ピンの)包括的な保護方式を採用しています。LTC6373の入力ピンに流れる入力電流は、±10mA以下に保つ必要があります。入力ピンの保護を更に強化するには、外付け直列抵抗またはもれ電流の少ないクランプ・ダイオード、あるいはその両方を使用します。

基板に関連したもれ電流の影響の低減

もれ電流はシステムの精度に大きな影響を及ぼすことがあり、特に高温および高電圧のアプリケーションで顕著です。高品質の絶縁体材料を使用し、絶縁表面を清浄にしてフラックスなどの残留物を取り除くようにしてください。湿度の高い環境では、表面をコーティングして防湿層を形成することが必要な場合があります。

入力ピンへのもれ電流は信号源抵抗と反応して、入力に直接誤差を発生させます。図4に示すように、このもれ電流を最小限に抑えるには、入力ピンの電位に非常に近い電位で動作するガード・リングで入力接続点を囲みます。もれ電流を最小限に抑えるため、アンプを使用してガード・リングを駆動できます。これらのバッファの入力バイアス電流は直ちにもれ電流になるので、非常に低く抑える必要があります。




図4. ガード・リングを使用して入力ピンへのもれ電流を最小限に抑える

入力バイアス電流のリターン・パス

LTC6373は低入力バイアス電流(最大25pA)で高入力インピーダンス(5000GΩ)であるため、最大限のコモンモード電圧範囲が必要な場合でも、新たなオフセット電圧誤差を発生させずに高インピーダンス源を使用できます。ただし、純粋な差動信号を増幅する場合には、両方の入力の入力バイアス電流に対してDCパスを用意する必要があります。このパスがないと、入力はそのどちらのレールに対してもフロート状態となり、LTC6373の入力電圧範囲を超えるため、入力アンプが飽和状態になります。入力バイアス電流パスの3つの例を図5に示します。最初の例は、純粋な差動信号源にグラウンドまでの10kΩの入力電流パスが付いているものです。信号源のインピーダンスが低いので、必要な抵抗はわずか1個です。2番目の例に示すように、インピーダンスの高い信号源に対しては、2つのマッチング抵抗が必要です。入力インピーダンスのバランスをとると、DCとACの両方の同相ノイズ除去比とDCオフセットが改善されます。3つ目の例に示すようにセンター・タップが存在する場合、入力抵抗は必要ありません。

アプリケーション情報




図5. 入力コモンモード電流パスの用意

RF干渉

多くの産業用およびデータ・アキュイジション・アプリケーションにおいて、LTC6373を使用すると、高いコモンモード電圧または高レベルのノイズがある環境でも小信号を正確に処理できます。通常、これらの微小信号 (μV または mV 単位) の発生源はセンサーであり、シグナル・コンディショニング回路からの距離がかなり長いことがあります。これらのセンサーはシールド付きまたはシールドなしのツイストペア・ケーブルを使用してシグナル・コンディショニング回路に接続されますが、ケーブルがアンテナとして動作して、超高周波の干渉ノイズをLTC6373の入力段に直接伝達する可能性があります。

干渉ノイズの振幅と周波数が、計装アンプの入力オフセット電圧の望ましくないDCシフトを引き起こし、計装アンプの入力段に悪影響を及ぼす可能性があります。この広く知られた影響はRFI整流作用と呼ばれ、帯域外の干渉ノイズが(誘導的、容量的、または放射によって)結合したときに発生し、計装アンプの入力トランジスタによって整流されます。これらのトランジスタは高周波信号検出器として動作します。これは、初期のラジオ設計でダイオードがRFエンベロープ・ディテクタとして使用されたのと同様です。干渉の種類や、回路への結合方法とは関係なく、帯域外の誤差信号は計装アンプの入力と直列に現れます。

この影響を最小限に抑えるために、図6に示すように、LTC6373の入力に接続されたローパスRC回路で高周波信




図6. LTC6373の入力に簡単な外部RCフィルタを追加すると、RF干渉の抑制に効果的

号を除去することができます。このフィルタは、次式に従って入力信号の帯域幅を制限します。

$$\text{FilterFreq}_{\text{DIFF}} = 1/[2 \cdot \pi \cdot R_s \cdot (C_c + 2C_d)]$$

$$\text{FilterFreq}_{\text{CM}} = 1/[2 \cdot \pi \cdot R_s \cdot C_c]$$

フィルタの周波数を設定するには、RF干渉ノイズの周波数を把握しておく必要があります。干渉ノイズの周波数を把握していれば、コモンモード・フィルタの周波数を(干渉ノイズ周波数の除去に十分なほど低い値に)設定し、次に差動モード・フィルタの周波数を設定できます。対象となる差動信号に影響を与えないように、コモンモード・フィルタの周波数は、差動モード・フィルタの周波数より1桁以上高い値に設定します。コモンモード・フィルタの周波数は、LTC6373固有のAC CMRRを低下させない値に設定します。同相信号が差動モード信号に変換されないように、(LTC6373の

アプリケーション情報

正入力と負入力のコモンモード・フィルタの周波数を1%以内にマッチングさせます。次に、アプリケーションで処理される信号の帯域幅に合わせて、差動モード・フィルタの周波数を設定します。差動モード・フィルタの周波数をセンサーの帯域幅に近い値に設定すると、リード上のノイズの混入も最小限に抑えられます。センサーがRTDまたは抵抗性ストレイン・ゲージで、LTC6373の近くに配置されている場合は、直列抵抗 R_S は省略できます。例えば、対象となる信号の帯域幅が100kHz、干渉ノイズの周波数が10MHz以上の場合、差動モード・フィルタ(FilterFreq_{DIFF})とコモンモード・フィルタ(FilterFreq_{CM})の適切な周波数は200kHz/4MHzです。 R_S を1k Ω と仮定すると、このセクションで既に説明した式を使用して、 $C_C = 39\text{pF}$ と $C_D = 390\text{pF}$ が得られます。

誤差バジレットの分析

図7に、LTC6373を使用してブリッジ変換器の差動出力のバッファリングと増幅を行う代表的アプリケーションを示します。この例では、LTC6373のゲインを8V/Vに設定し、変換

器の出力(すなわち、LTC6373の入力側の100mV = 0.1Vのフルスケール(FS)差動電圧を増幅します。表2に、このアプリケーションの誤差バジレットを示します。この表では、25°C ~ 85°Cの温度範囲で、フルスケール電圧(0.1V)に正規化されるppm(100万分の1)単位で様々な誤差要因を示しています。LTC6373は、他のすべての市販モノリシック・プログラマブル・ゲイン計装アンプ(PGIA)より優れた性能を達成しており、より高精度な測定が可能です。




図7. 高精度のブリッジ・アンプ

表2. 誤差バジレットの分析

ERROR SOURCE	CALCULATION		ERROR, ppm OF INPUT FULL SCALE (FS)	
	LTC6373 (G = 8)	CLOSEST COMPETITOR PGIA (G = 8)	LTC6373 (G = 8)	CLOSEST COMPETITOR PGIA (G = 8)
Absolute Accuracy at $T_A = 25^\circ\text{C}$				
Gain Error	0.015% FS	0.05% FS	150	500
Offset Voltage (RTI)	$(104\mu\text{V})/0.1\text{V}$	$(1500\mu\text{V})/0.1\text{V}$	1040	15000
Input Offset Current	$[(25\text{pA})(10\text{k}\Omega)/2]/0.1\text{V}$	$[(100\text{pA})(10\text{k}\Omega)/2]/0.1\text{V}$	1	5
CMRR	$[(5\text{V})/(100\text{dB})]/0.1\text{V}$	$[(5\text{V})/(95\text{dB})]/0.1\text{V}$	500	889
Total Accuracy Error			1691	16394
Temperature Drift to 85°C				
Gain Drift	$(1\text{ppm}/^\circ\text{C})(60^\circ\text{C})$	$(10\text{ppm}/^\circ\text{C})(60^\circ\text{C})$	60	600
Offset Voltage Drift (RTI)	$[(1.8\mu\text{V}/^\circ\text{C})(60^\circ\text{C})]/0.1\text{V}$	$[(6\mu\text{V}/^\circ\text{C})(60^\circ\text{C})]/0.1\text{V}$	1080	3600
Total Drift Error			1140	4200
Resolution				
Gain Nonlinearity	3ppm	20ppm	3	20
Typ 0.1Hz to 10Hz Input Voltage Noise	$(1.2\mu\text{V}_{\text{p-p}})/0.1\text{V}$	$(1\mu\text{V}_{\text{p-p}})/0.1\text{V}$	12	10
Total Resolution Error			15	30
Grand Total Error			2846	20624

アプリケーション情報

動的消費電力の計算

図1の簡略ブロック図に示すように、LTC6373には、ゲイン設定抵抗の3つの内部チェーンがあります。LTC6373の低広帯域ノイズを実現するため、各チェーンの合計抵抗値には比較的小さい値(4kΩ)が選ばれています。3つのチェーンの電圧は次のとおりです。

- 1) V_{OUTA1} から $-OUT$ へ
- 2) V_{OUTA2} から $+OUT$ へ
- 3) V_{OUTA1} から V_{OUTA2} へ

これらの電圧は、それぞれ実質的に1つの4kΩ抵抗にかかり、チェーンを流れる電流を決定します。これらの3つの電流は互いに独立しており、デバイスの静止電源電流(I_S)に依存しません。また、これらの電流はすべて電源から流れます。

例えば、±15V電源(すなわち、 $V^+ = V^+_{OUT} = 15V$ 、 $V^- = -15V$)、 $V_{OCM} = 0V$ 、 $G = 2$ でLTC6373を使用し、入力電圧は $+IN = 3V$ 、 $-IN = -3V$ (すなわち、 $V_{ICM} = 0V$ 、 $V_{INDIFF} = 6V$)であると仮定します。得られる出力電圧は、 $V_{OUTDIFF} = 2 \cdot V_{INDIFF} = 12V$ になります。 $V_{OUTCM} = V_{OCM} = 0V$ であるため、これはLTC6373の出力電圧の値が $+OUT = 6V$ 、 $-OUT = -6V$ であるという意味です。

ゲインはA1およびA2アンプ内で適用されるため、これらの内部アンプの出力電圧は、それぞれ $V_{OUTA1} = +6V$ および $V_{OUTA2} = -6V$ になります。

したがって、各4kΩ抵抗チェーンの電圧と電流は次のようになります。

$$\begin{aligned} I_1 &= [(V_{OUTA1}) - (-OUT)]/4k\Omega \\ &= [6V - (-6V)]/4k\Omega \\ &= 3mA \\ I_2 &= [(+OUT) - (V_{OUTA2})]/4k\Omega \\ &= [6V - (-6V)]/4k\Omega \\ &= 3mA \\ I_3 &= [(V_{OUTA1}) - (V_{OUTA2})]/4k\Omega \\ &= [6V - (-6V)]/4k\Omega \\ &= 3mA \end{aligned}$$

したがって、合計電源電流は次のようになります。

$$I_{TOTAL} = I_S + I_1 + I_2 + I_3 = 4.4mA + 3 \cdot 3mA = 13.4mA$$

LTC6373の出力ピン(+OUT、-OUT)を抵抗性負荷に接続する場合は、LTC6373からこれらの負荷に供給される電流を、上記の計算結果に加算する必要があります。

ボード・レイアウトとバイパス・コンデンサ

V^+ ピンと V^- ピン(露出パッド)の間、 V^+ とグラウンド・プレーンの間、および V^- とグラウンド・プレーンの間、高品質の0.1μFセラミック・バイパス・コンデンサを最小限の配線で直接配置することを推奨します。 V^+_{OUT} ピンが V^+ に直接接続されていないアプリケーションでは、高品質の0.1μFセラミック・コンデンサを追加して、最小限の配線で V^+_{OUT} をグラウンドと V^- にバイパスすることを推奨します。小さな形状(0603など)の表面実装セラミック・コンデンサは、自己共振周波数がリード付きコンデンサよりはるかに高く、LTC6373と組み合わせると優れた性能を発揮します。

LTC6373が差動アンプであることを忘れないでください。入力側では、アンプのAC CMRR性能を維持するため、任意の(意図した、または寄生)抵抗および容量の平衡性と対称性をできるだけ確保します。出力側にも同じ原則を適用します。両方の出力に見られる(意図した、または寄生)負荷インピーダンスの平衡性と対称性をできるだけ確保することは、入力側と同じように重要です。これにより、LTC6373のバランスのとれた動作を維持しやすくなり、偶数次高調波の発生が最小限に抑えられ、コモンモード・ノイズおよび信号の除去性能が最大限に向上します。

熱電対に起因する誤差を最小限に抑えるため、基板レイアウトと部品の選択には更に注意を払う必要があります。LTC6373の入力信号経路には接点の数を最小限に抑え、コネクタ、ソケット、スイッチ、リレーの使用を可能な限り避けることを推奨します。これらの部品が必要な場合は、低熱起電力特性のものを選択するようにしてください。更に、回路基板上の熱勾配について両方の入力の接点の数、種類、レイアウトを一致させる必要があります。それには、避けられない接点によって生じる誤差を相殺するために、ダミーの接点を意図的に設ける場合もあります。

V_{OCM} ピンは、高品質の0.1μFセラミック・コンデンサを使用してグラウンド・プレーンにバイパスする必要があります。これにより、このピンの同相信号およびノイズが、IC内部のインピーダンスの不整合によって差動信号およびノイズに変換されることを防ぎます。更に、LTC6373が様々なゲイン設

アプリケーション情報

定で正常に動作するように、高品質の180pFセラミック・コンデンサを使用してCAPピンをグラウンド・プレーンにバイパスする必要があります。

LTC6373へのカップリング・ノイズを防ぐため、基板上でアナログ信号の近くに高速でスイッチングするデジタル信号を配線する場合は、それらの信号をシールドしてください。

高精度ADCの駆動

LTC6373は、データ・アキュイジション・システム用の優れたPGIA(プログラマブル・ゲイン計装アンプ)です。完全差動出力、高いDC精度、低ノイズ、低歪み、高帯域幅などの特長を持つLTC6373は、多くのシグナル・コンディショニング・アプリケーションでADCを直接駆動できます。LTC6373と組み合わせて使用される、推奨の高精度SAR ADCのリストを表3に示します。図8の回路は、AD4020(20ビット、1.8Msps、SAR ADC)またはAD7134(24ビット、1.5Msps、連続時間型、 Σ - Δ ADC)などの高精度ADCを駆動するLTC6373の例を示しています。LTC6373は入力および出力上でDCカップリングされるため、ADC駆動用のトランスは必要ありません。

このデータシートのゲインの選択のセクションで説明したように、LTC6373のゲインは、A2/A1/A0ピンを使用して目的の値に設定されます。図8の例のLTC6373は、 $\pm 15V$ の両電源を使用して、差動信号を入力して差動信号を出力するように構成されています。LTC6373は、シングルエンド信号を入力して差動信号を出力するように構成することもできます。

V_{OCM} ピンは、(一部の製品ではADCによって直接供給される) $V_{REF}/2$ にバイアスされます。これにより、LTC6373の出力レベルは、目的のADCの入力コモンモード電圧に一致するようにシフトされます。図8では、LTC6373の各出力は0Vと V_{REF} (逆位相)の間で振幅し、ADCの入力に $2V_{REF}$ のピークtoピーク差動信号を供給します。場合によっては、ADCの入力スイッチングによる非線形チャージ・キックバックを低減し、広帯域ノイズを制限するために、LTC6373の出力とADCの入力の間RC回路を接続して単極ローパス・フィルタを提供する必要があります。

表3. 推奨のSAR ADC

Resolution (Bits)	Product	Max Throughput (Msps)	Power @ Max Throughput (mW)	Typical SNR (dB)
20	AD4020	1.8	15	100.5
	LTC2378-20	1	21	104
18	AD4003	2	16	100.5
	LTC2379-18	1.6	18	101.2
16	AD4001	2	16	96.2
	LTC2380-16	2	19	96.2

アプリケーション情報




図8. 高精度ADCを駆動するLTC6373

具体的な例として、図9と図10は、様々なADCスループットについて、ほぼフルスケールの信号で(高インピーダンス・モードを有効にした)AD4020 SAR ADCを駆動するLTC6373の標準的なS/N比(SNR)と全高調波歪み(THD)を示しています。

図8で使用している、各スループットで最適な性能が得られる推奨のRCフィルタの値を、選択されたリファレンス電圧(V_{REF})と共に表4に示します。

表4. (様々なスループットの)AD4020を駆動するLTC6373用のRCフィルタの選択

ADC	Throughput (MSPS)	V_{REF} (V)	Signal Level at LTC6373 Outputs = ADC Inputs (V_{P-P})	R (Ω)	C_{CM} (pF)	C_{DIFF} (pF)	Typical SNR (dB)	Typical THD (dB)
AD4020	1.8	5	10	442	180	Open	See Figure 9	See Figure 10
	1	5	10	887	180	Open	See Figure 9	See Figure 10
	0.6	5	10	887	180	Open	See Figure 9	See Figure 10




図9. AD4020を駆動するLTC6373のS/N比




図10. AD4020を駆動するLTC6373のTHD

アプリケーション情報

表5に、図8でLTC6373がほぼフルスケールの信号でAD7134 Σ - Δ ADCを(中間にRCフィルタを使用せずに)直接駆動した場合に得られる、標準的なSNRとTHDを示します。

一部のアプリケーションでは、LTC6373と高精度ADCの間に独立したアンプ/ADCドライバを接続して、LTC6373のセトリング要件を緩和し、シグナル・チェーンの直線性とTHD性能を向上させることを推奨します。このようなシグナル・チェーンを実装する場合は、ADAQ4003 (複数のシグナル・コンディショニングおよび信号処理ブロックを1つのパッケージに統合した高精度データ・アキュイジション用 μ Module)を使用できます。これらのブロックには、完全差動ADCドライバ、安定したリファレンス・バッファ、18ビット

2MspsのSAR ADCと、最適な性能を得るために必要不可欠な受動部品が含まれます。この μ Moduleは、ディスクリート・ソリューションと比較して、性能を犠牲にすることなくフットプリントを1/4に縮小しています。

ADAQ4003は、ゲインまたは減衰の設定値をピンで選択可能であり、入力信号の範囲に合わせた柔軟な設定が可能です。この例を図11-19に示します。これらの図では、LTC6373は3つの異なるゲイン設定でADAQ4003を直接駆動しており、それぞれの場合にADAQ4003 μ Module内部のADCの最大 $2V_{REF}$ のピークtoピーク差動信号範囲を利用するのに必要な信号振幅を提供しています。

表5. AD7134 (250ksps)を直接駆動するLTC6373のS/N比とTHD

ADC	LTC6373 Gain Setting (G)	V_{REF} (V)	Signal Level at LTC6373 Outputs = ADC Inputs (V_{p-p})	R (Ω)	C_{CM} (pF)	C_{DIFF} (pF)	f_{IN} (kHz)	Typical SNR (dB)	Typical THD (dB)
AD7134	0.25	4.096	8.192	0	Open	Open	1	108.4	-124
							20	107.7	-97
	1	4.096	8.192	0	Open	Open	1	107.2	-121
							20	106.9	-100
	16	4.096	8.192	0	Open	Open	1	94.3	-112
							20	94.3	-93

表6. 3つの異なるゲイン設定と信号振幅でADAQ4003を駆動するLTC6373の詳細

ADAQ4003 Gain	V_{REF} (V)	Signal Level at LTC6373 Outputs = ADAQ4003 Inputs (V_{p-p})	Circuit Configuration	Typical SNR (dB)	Typical THD (dB)
0.454	5	22	See Figure 11	See Figure 12	See Figure 13
0.9	5	11	See Figure 14	See Figure 15	See Figure 16
1.9	5	5.2	See Figure 17	See Figure 18	See Figure 19

アプリケーション情報




図 11. ADAQ4003 を駆動する LTC6373 (ゲイン = 0.454)




図 12. ADAQ4003 を駆動する LTC6373 の S/N 比 (ゲイン = 0.454)




図 13. ADAQ4003 を駆動する LTC6373 の THD (ゲイン = 0.454)

アプリケーション情報




図 14. ADAQ4003 を駆動する LTC6373 (ゲイン = 0.9)




図 15. ADAQ4003 を駆動する LTC6373 の S/N 比 (ゲイン = 0.9)




図 16. ADAQ4003 を駆動する LTC6373 の THD (ゲイン = 0.9)

アプリケーション情報




図 17. ADAQ4003 を駆動する LTC6373 (ゲイン = 1.9)




図 18. ADAQ4003 を駆動する LTC6373 の S/N 比 (ゲイン = 1.9)




図 19. ADAQ4003 を駆動する LTC6373 の THD (ゲイン = 1.9)

アプリケーション情報

データ・アキュイジション・システムのもう1つの例として、図20の回路では、LTC6373はADA4945-1(高速、完全差動ADCドライバ)を介してAD7768-1(24ビット、256ksps、 Σ - Δ ADC)を駆動しています。この回路のADCドライバは、(整合したディスクリット抵抗を使用して)1.3V/Vのクローズドループ・ゲインで構成されています。この例では、LTC6373と

ADA4945-1を組み合わせることで、AD7768-1の入力に必要な最大 $2V_{REF}$ のピークtoピーク差動信号範囲を提供しています。この回路の詳細については、表7を参照してください。このシグナル・チェーンで得られる標準的なSNRとTHDは、図21および図22に記載されています。

表7. ADA4945-1を介してAD7768-1を駆動するLTC6373の詳細

ADC	V_{REF} (V)	Signal Level at LTC6373 Outputs = ADC Driver Inputs (V _{P-P})	Signal Level at ADC Driver Outputs = ADC Inputs (V _{P-P})	Typical SNR (dB)	Typical THD (dB)
AD7768-1	4.096	6.3	8.192	See Figure 21	See Figure 22

アプリケーション情報




図 20. LTC6373 (PGA) + ADA4945-1 (ADC ドライバ) + AD7768-1 (ADC) のシグナル・チェーン




図 21. LTC6373 + ADA4945-1 + AD7768-1 のシグナル・チェーンの S/N 比





図 22. LTC6373 + ADA4945-1 + AD7768-1 のシグナル・チェーンの THD


パッケージの説明

DFM Package
12-Lead Plastic Side Solderable DFN (4mm × 4mm)
 (Reference LTC DWG # 05-08-1791 Rev 0)



注記:


1. パッケージの外形は JEDEC MO-229 に適合していない
2. 図は実寸とは異なる
3. 全ての寸法の単位はミリメートル
4. パッケージ底面の露出パッドの寸法にはモールドのバリを含まない。モールドのバリ (存在する場合) はどの側でも 0.15mm を超えない
5. 露出パッドはハンダ・メッキとする
6. 灰色の部分はパッケージの上面と底面の 1 番ピンの位置の参考にする



ハンダ・パッドの推奨ピッチおよび寸法
 ハンダ・マスクはハンダ処理対象外の領域に適用する

代表的なアプリケーション

完全差動ADCドライバ(ADA4945-1)を介してAD7768-1 Σ - Δ ADCを駆動するLTC6373



関連製品

製品番号	説明	注釈
プログラマブル・ゲイン計装アンプ (PGIA)		
AD8250	G = 1, 2, 5, 10	$V_S = 30\text{V}$, $I_S = 4.1\text{mA}$, $V_{OS} = 200\mu\text{V}$, $BW = 10\text{MHz}$
AD8251	G = 1, 2, 4, 8	$V_S = 30\text{V}$, $I_S = 4.1\text{mA}$, $V_{OS} = 200\mu\text{V}$, $BW = 10\text{MHz}$
AD8253	G = 1, 10, 100, 1000	$V_S = 30\text{V}$, $I_S = 4.6\text{mA}$, $V_{OS} = 150\mu\text{V}$, $BW = 10\text{MHz}$
AD8231	ゼロドリフト、G = 1, 2, 4, 8, 16, 32, 64, 128 + シャットダウン	$V_S = 5\text{V}$, $I_S = 4\text{mA}$, $V_{OS} = 15\mu\text{V}$, $BW = 2.7\text{MHz}$
計装アンプ (抵抗でプログラム可能)		
AD8421	$3nV/\sqrt{\text{Hz}}$ 計装アンプ	$V_S = 36\text{V}$, $I_S = 2\text{mA}$, $V_{OS} = 25\mu\text{V}$, $BW = 10\text{MHz}$
AD8422	低消費電力計装アンプ	$V_S = 36\text{V}$, $I_S = 300\mu\text{A}$, $V_{OS} = 25\mu\text{V}$, $BW = 2.2\text{MHz}$
LT [®] 1167	高精度計装アンプ	$V_S = 36\text{V}$, $I_S = 900\mu\text{A}$, $V_{OS} = 40\mu\text{V}$, $BW = 1\text{MHz}$
AD8221	高精度計装アンプ	$V_S = 36\text{V}$, $I_S = 900\mu\text{A}$, $V_{OS} = 25\mu\text{V}$, $BW = 825\text{kHz}$
完全差動アンプ		
ADA4945-1	高速、完全差動ADCドライバ	3V ~ 10Vの電源電圧範囲、4mA/1.4mAの電源電流(フル・パワーおよびロー・パワー・モード)、1kHzで-133dBcの歪み
A/Dコンバータ(ADC)		
AD4020	20ビット、1.8Msps、高精度SAR ADC	1.8V電源、差動入力、100.5dB SNR、 $\pm 5\text{V}$ の入力電圧範囲
LTC2378-20	20ビット、1Msps、高精度SAR ADC	2.5V電源、差動入力、104dB SNR、 $\pm 5\text{V}$ の入力電圧範囲
AD4003	18ビット、2Msps、高精度SAR ADC	1.8V電源、差動入力、100.5dB SNR、 $\pm 5\text{V}$ の入力電圧範囲
LTC2379-18	18ビット、1.6Msps、高精度SAR ADC	2.5V電源、差動入力、101.2dB SNR、 $\pm 5\text{V}$ の入力電圧範囲
AD7768/AD7768-4 /AD7768-1	8/4/1チャンネル、24ビット、 同時サンプリング、256ksps Σ - Δ ADC	5V電源、差動またはユニポーラ/バイポーラ入力、108dB DR、110.8kHz BW
AD7134	4チャンネル、24ビット、連続時間型、 1.5Msps Σ - Δ ADC	簡単に駆動できる抵抗性ADC入力、108dB DR、392kHz BW
ADAQ4003	18ビット、2Msps、データ・ アクイジション用 μ Module	ADCドライバ、リファレンス・バッファ、およびSAR ADCを7x7mm BGAパッケージに内蔵