

MAX77963

2S/3S リチウムイオン・バッテリおよび **USB 給電用 23V_{IN}、3.2A_{OUT} 昇降圧チャージャ**

概要

MAX77963 は、Smart Power Selector™を搭載した高性能で入力電 圧範囲の広い 3.2A 昇降圧チャージャで、インダクタを追加せず に反転降圧として動作するため、IC から USB On-the-Go (OTG) アクセサリへの給電が可能です。このデバイスは、低損失の電 源スイッチを内蔵しており、小ソリューション・サイズ、高効 率、低発熱、急速バッテリ充電を実現します。反転降圧機能は、 真の負荷切断機能を有し、調整可能な出力電流制限値によって 保護されます。このデバイスは柔軟性が高く、IC 構成を介した プログラマブルな動作や、抵抗構成を介した自律的な動作が可 能です。

このバッテリ・チャージャには Smart Power Selector が搭載され ており、様々なバッテリ・サイズとシステム負荷に対応してい ます。Smart Power Selector を用いると、バッテリが完全放電の 場合(バッテリ切れ)、すなわちバッテリがなくなっている場 合でも、入力電源が使用可能であれば、システムを正常に起動 できます。バッテリの安全性/認証の理由から、この IC は、充 電をディスエーブルのままにして、DC-DCにより SYS 電圧の切 り替えとレギュレーションができるように設定できます。シス テム・プロセッサは、必要に応じてI²Cコマンドを用いて、後で 充電をイネーブルにできます。あるいは、MAX77963 は充電を 自動的に開始するよう設定することもできます。

アプリケーション

- USB 給電アプリケーション用の広い入力電圧範囲
- 2 セルおよび 3 セル・バッテリ駆動デバイス
- スマートフォン、タブレット、2-in-1 ノート・パソコン
- 医療機器、ヘルス・モニタ、フィットネス・モニタ
- デジタルのスチル・カメラ、ビデオ・カメラ、アクション・
- ハンドヘルド・コンピュータ、ハンドヘルド端末
- ハンドヘルド・ラジオ
- 電源ツール
- ドローン
- バッテリ・バックアップ
- ワイヤレス・スピーカ

特長と利点

- 入力動作範囲:3.5V~23V、耐電圧:30V_{DC}
- 2S バッテリのピーク効率: 96% (9V_{IN}/8.4V_{OUT}/1.5A_{OUT} のとき)
- 3S バッテリのピーク効率: 96% (15V_{IN}/12.6V_{OUT}/2A_{OUT} のとき)
- 逆リーク保護
- プログラマブルな入力電流制限値:50mA~3.15A
- プログラマブルな定電流充電値:50mA~3.2A
- 12 ビット ADC による電圧、電流、温度のモニタリング
- リモート差動電圧検出
- スイッチング周波数オプション:600kHz、1.2MHz、1.8MHz
- スペクトラム拡散変調により、スイッチング周波数での EMI 放射を低減
- Smart Power Selector の電力経路機能によるシステムの瞬時 オン
- 充電安全タイマー
- サーマル・フォールドバック・ループによるダイ温度レギュ レーション
- 適応型入力電流制限値(AICL)と入力電圧レギュレーション による入力パワー・マネージメント
- PFM 動作により可聴ノイズなしをサポート
- CHGIN と BYP の間に電流検出用の 10mΩ スイッチを内蔵
- BATT と SYS の間の 10mΩ スイッチを内蔵(過電流スレッ ショルド:最大 10A)
- 反転降圧モード 5.1V/3A により USB OTG に対応
- JEITA 準拠の NTC サーミスタ・モニタ
- I2C または抵抗によりプログラム可能
- 3.718mm × 3.718mm の 49 バンプ・ウェーハ・レベル・ パッケージ (WLP)

オーダー情報はデータシート末尾に記載されています。

Smart Power Selector は、Analog Devices, Inc.の商標です。

©2023 Analog Devices, Inc. All rights reserved. 商標および登録商標は各社の所有に属します。

社/〒105-6891 東京都港区海岸 1-16-1 ニューピア竹芝サウスタワービル 10F 電話 03(5402)8200


大阪府大阪市淀川区宮原 3-5-36 新大阪トラストタワー 10F 大 阪営業所/〒532-0003

電話 06 (6350) 6868

名古屋営業所/〒451-6038 愛知県名古屋市西区牛島町 6-1 名古屋ルーセントタワー 38F

電話 052 (569) 6300

簡略ブロック図



MAX77963

2S/3S リチウムイオン・バッテリおよび USB 給電用 23V_{IN}、3.2A_{OUT} 昇降圧チャージャ

絶対最大定格

CHGIN~GND	−0.3V~+30.0V
BYP~PGND	−0.3V~+30.0V
BYP~CHGIN	0.3V~+0.3V
LX1~PGND	0.3V~+30.0V
LX2~PGND	−0.3V~+17.6V
BST1~PVL	0.3V~+30.0V
BST2~PVL	−0.3V~+17.6V
BST1~LX1	0.3V~+2.2V
BST2~LX2	0.3V~+2.2V
SYS、SYSA~GND	0.3V~+17.6V
BATT~GND	−0.3V~+17.6V
SYS~BATT	0.3V~+17.6V
BATSP~GND	$-0.3V \sim BATT + 0.3V$


BATSN、PGND~GND0.3V~+0.3V
PVL、AVL、ISET、VSET、INLIM、ITO、CNFG、THM、
ADCIN, SDA, SCL~GND0.3V~+2.2V
AVL~PVL0.3V~+0.3V
DISQBAT, OTGEN, STBY, STAT, INOKB, INTB1,
INTB2~GND0.3V~+6.0V
CHGIN、BYP、LX1、LX2、PGND 連続電流6.5A _{RMS}
SYS 連続電流10.0A _{RMS}
BATT 連続電流9.6A _{RMS}
連続消費電力(多層基板)(TA=+70℃、+70℃ を超えると
28.68mW/°C でディレーティング)
動作温度範囲40°C~+85°C
保存温度範囲65°C~+150°C

上記の絶対最大定格を超えるストレスを加えるとデバイスに恒久的な損傷を与えることがあります。これらの規定はストレス定格のみを定めたものであり、この仕様の動作セクションに記載する 規定値以上でデバイスが正常に動作することを意味するものではありません。デバイスを長時間絶対最大定格状態に置くとデバイスの信頼性に影響を与えます。

パッケージ情報

49 バンプ WLP

Package Code	W493H3Z+1
Outline Number	21-100558
Land Pattern Number	Refer to Application Note 1891
Thermal Resistance, Single-Layer Board:	
Junction-to-Ambient (θ_{JA})	
Junction-to-Case Thermal Resistance (θ_{JC})	
Thermal Resistance, Four-Layer Board:	
Junction-to-Ambient (θ _{JA})	34.87°C/W
Junction-to-Case Thermal Resistance (θ_{JC})	



最新のパッケージ外形図とランド・パターン(フットプリント)に関しては、www.maximintegrated.com/packages で確認してください。パッケージ・コードの「+」、「#」、「-」は RoHS 対応状況のみを示します。パッケージ図面は異なる末尾記号が示されている場合がありますが、図面は RoHS 状況に関わらず該当のパッケージについて図示しています。

パッケージの熱抵抗は、JEDEC 規格 JESD51-7 に記載の方法で 4 層基板を使用して求めたものです。パッケージの熱に対する考慮事項の詳細については、www.maxim-ic.com/thermal-tutorial を参照してください。

電気的特性

 $(V_{SYS} = 7.6V, V_{BATT} = 7.6V, V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
GENERAL ELECTRICAL	CHARACTERIS	TICS				
CHGIN Voltage Range	V _{CHGIN}	Operating voltage	3.5		23.0	V
CHGIN Overvoltage Threshold	V _{CHGIN_OVLO}	V _{CHGIN} rising, 300mV hysteresis	23.0	23.7	24.3	V
CHGIN Overvoltage	t _D CHGIN OVL	V _{CHGIN} rising, 100mV overdrive	10			μs
Delay	0	V _{CHGIN} falling, 100mV overdrive	7			ms
CHGIN Undervoltage Threshold	V _{CHGIN_UVLO}	V _{CHGIN} rising, 20% hysteresis	3.43	3.5	3.57	V
		V _{CHGIN} = 2.4V, the input is undervoltage and R _{INSD} is the only loading		0.075		
CHCIN Quiescent	ICHGIN	V _{CHGIN} = 9.0V, charger disabled		0.45	0.52	
CHGIN Quiescent Current (I _{SYS} = 0A)		V _{CHGIN} = 9.0V, charger enabled, V _{SYS} = V _{BATT} = 8.7V, no switching		2.7	4	mA
	I _{CHGIN_STBY}	MODE[3:0] = 0x0 (DC-DC off), STBY = H or STBY_EN = 1, V_{CHGIN} = 5V			1	
	I _{SHDN}	FSHIP_MODE = 1 or DISQBAT = H, V _{CHGIN} = 0V, I _{SYS} = 0A		2.3	5.0	
	IBATT	$I^{2}C$ enabled, $V_{CHGIN} = 0V$, $I_{SYS} = 0A$, $V_{BATT} = 8.86V$		100	200	μΑ
BATT Quiescent Current (I _{SYS} = 0A)	IBATTDN	V _{CHGIN} = 9V, V _{BATT} = 8.4V, Q _{BAT} is off, battery-overcurrent protection disabled, charger is enabled but in its done mode, T _A = +25°C		57	65	
		V _{CHGIN} = 9V, V _{BATT} = 8.4V, Q _{BAT} is off, battery-overcurrent protection disabled, charger is enabled but in its done mode, T _A = +85°C (Note 1)		57		
SYS Operating Voltage	V _{SYS}	Guaranteed by V _{SYSUVLO} and V _{SYSOVLO}	SYSUVL O rising		SYSOVL O rising	V
SYS Undervoltage- Lockout Threshold	V _{SYSUVLO}	V _{SYS} falling, 530mV hysteresis	3.95	4.1	4.25	V
SYS Overvoltage-	Variable	V _{SYS} rising, 430mV hysteresis, 2S battery	10.45	10.73	11.00	
Lockout Threshold	Vsysovlo	V _{SYS} rising, 300mV hysteresis, 3S battery	15.135	15.56	15.985	V
PVL Output Voltage	V _{PVL}		1.7	1.8	1.9	V
Thermal-Shutdown Threshold	T _{SHDN}	T _J rising		150		°C
Thermal-Shutdown Hysteresis				15		°C
CHGIN Self-Discharge Resistance	R _{INSD}	V _{CHGIN} = 3V		44		kΩ
BATT Self-Discharge Resistance	R _{BATSD}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 5V		1200		Ω
SYS Self-Discharge Resistance	R _{SYSSD}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 5V		600		Ω
Self-Discharge Latch Time				300		ms
SWITCH MODE CHARG	ER / CHARGER		1			

 $(V_{SYS} = 7.6V, \ V_{BATT} = 7.6V, \ V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
BATT Regulation Voltage Range	V _{BATTREG}	Programmable from 7.810V to 9.395V (2S battery) and 11.715V to 14.092V (3S battery); production tested at 7.810V, 8.341V, 8.873V, and 9.395V only (2S battery) and 11.715V, 12.505V, 13.309V, and 14.092V only (3S battery)	7.810		14.092	V
BATT Regulation		8.7V setting, T _A = +25°C	-0.9	-0.3	+0.3	0/
Voltage Accuracy		8.7V setting, T _A = 0°C to +85°C (Note 1)	-1	-0.3	+0.5	%
BATT Overvoltage- Lockout Threshold	V _{BATTOVLO}	V _{BATT} rising above V _{BATTREG} , 2% hysteresis	75	240	375	mV/cell
BATT Undervoltage- Lockout Threshold	V _{BATTUVLO}	V _{BATT} rising, 100mV hysteresis	2.0	2.5	3.0	V
Fast-Charge Current Program Range	I _{FC}	50mA to 3193.75mA; production tested at 500, 1000, and 3000mA settings	50		3193.75	mA
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 50mA	30	50	70	
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 100mA	80	100	120	
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 300mA	289	300	311	
Fast-Charge Current Accuracy		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 500mA	481	500	519	_
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 1000mA	962	1000	1038	mA
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 1500mA	1444	1500	1556	
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 3000mA	2887	3000	3113	
		T _A = +25°C, V _{BATT} > V _{SYSMIN} , programmed for 3193.75mA	3074	3194	3314	
Fast-Charge Current		-40°C < T _A < +85°C, V _{BATT} > V _{SYSMIN} , programmed for 200mA or less (Note 1)	-20		+20	mA
Accuracy (Over Temperature)		-40°C < T _A < +85°C, V _{BATT} > V _{SYSMIN} , programmed for greater than 200mA (Note 1)	-5		+5	%
BYP Adaptive Voltage Regulation Range	V _{BYP_REG}	I ² C programmable	4.025		19.05	V
BYP Adaptive Voltage Regulation Accuracy		4.55V setting	4.42	4.55	4.68	V
CHGIN Current Limit Range	CHGIN_ILIM	Programmable, 500mA default; production tested at 100mA, 500mA, 1000mA, and 3000mA settings only	50		3150	mA
		Charger enabled, 50mA input current setting, T _A = +25°C	44	49	54	
CHGIN Current Limit		Charger enabled, 100mA input current setting, T _A = +25°C	88	98	108	mA
Accuracy		Charger enabled, 300mA input current setting, T _A = +25°C	285	293	300	
		Charger enabled, 500mA input current setting, T _A = +25°C	475	488	500	

 $(V_{SYS} = 7.6V, \ V_{BATT} = 7.6V, \ V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
		Charger enabled, 1000mA input current setting, T _A = +25°C	950	975	1000	
		Charger enabled, 1500mA input current setting, T _A = +25°C	1425	1463	1500	
		Charger enabled, 3000mA input current setting, T _A = +25°C	2850	2925	3000	
		Charger enabled, 3150mA input current setting, T _A = +25°C	2993	3071	3150	
		Charger enabled and operating in a mode that is not force-buck-boost mode, CHGIN current limit setting ≤ 200mA, -40°C < T _A < +85°C (Note 1)	-22.5		+17.5	
CHGIN Current Limit Accuracy (Over Temperature)		Charger enabled and operating in a mode that is not force-buck-boost mode, 200mA < CHGIN current limit setting ≤ 2A, -40°C < T _A < +85°C (Note 1)	-7.5		+2.5	%
		Charger enabled and operating in a mode that is not force-buck-boost mode, CHGIN current limit setting > 2A, -40°C < T _A < +85°C (Note 1)	-8.5		+1.5	
CHGIN Current Limit Error During Force- Buck-Boost Operation (Over Temperature)		Charger enabled, force-buck-boost operation, input current setting from 50mA to 1.6A, -40°C < T _A < +85°C (Note 1)		+16	+40	mA
Precharge Voltage Threshold	V _{PRECHG}	V _{BATT} rising, voltage threshold per cell	2.4	2.5	2.6	V/Cell
Precharge Current	I _{PRECHG}	I _{PRECHG} = 50mA	35	50	65	mA
Prequalification Threshold Hysteresis	V _{PQ-H}	Applies to V _{PRECHG}		150		mV/Cell
Minimum SYS Voltage Accuracy	V _{SYSMIN}	Programmable from 5.535V to 6.970V, VBATT = 5.6V; tested at 3V/cell setting	-3		+3	%
		Default setting = enabled; ITRICKLE[1:0] = 0b00	80	100	120	
Trickle Charge Current	ITRICKLE	Default setting = enabled; ITRICKLE[1:0] = 0b01 (Note 1)	160	200	240	
Trickle Charge Current	TRICKLE	Default setting = enabled; ITRICKLE[1:0] = 0b10 (Note 1)	240	300	360	mA
		Default setting = enabled; ITRICKLE[1:0] = 0b11	320	400	480	
Top-Off Current Program Range	I _{TO}	Programmable from 25mA to 1600mA	25		1600	mA
Top-Off Current		Gain			5	%
Accuracy		Offset			20	mA
Charge Termination Deglitch Time	t _{TERM}	2mV overdrive, 100ns rise/fall time (Note 2)		160		ms
Charger Restart Threshold Range	V _{RSTRT}	Program options for disabled, 100mV/cell, 150mV/cell, and 200mV/cell with CHG_RSTRT[1:0]	100		200	mV/Cell
Charger Restart Deglitch Time		10mV overdrive, 100ns rise time (Note 2)		130		ms
Charger State Change Interrupt Deglitch Time	tscidg	Excludes transition to timer fault state, watchdog timer state (Note 2)		30		ms

 $(V_{SYS} = 7.6V, \ V_{BATT} = 7.6V, \ V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
SWITCH MODE CHARG	ER / CHARGE TI	IMER				1
Prequalification Time	t _{PQ}	Applies to both low-battery prequalification and dead-battery prequalification modes; option to disable (Note 2)		30		min
Fast-Charge Constant Current + Fast-Charge Constant Voltage Time	t _{FC}	Adjustable from 3hrs, 4hrs, 5hrs, 6hrs, 7hrs, 8hrs, and 10hrs including a disable setting; 3hrs default (Note 2)		3		hrs
Top-Off Time	t _{TO}	Adjustable from 100ms to 60min in 10min steps; 100ms default (Note 2)		100		ms
Timer Accuracy			-20		+20	%
SWITCH MODE CHARG	ER / WATCHDO	G TIMER				
Watchdog Timer Period	t _{WD}	Note 2	80			s
Watchdog Timer Accuracy			-20	0	+20	%
SWITCH MODE CHARG	ER / BUCK-BOO	ST				
		600kHz option	540	600	660	
PWM Switching	f _{SW}	1.2MHz option	1080	1200	1320	kHz
Frequency		1.8MHz option	1620	1800	1980	
CHGIN OK to Start Switching Delay	t _{START}	Delay from INOKB H → L to LX_ start switching (Note 2)		150		ms
Buck-Boost Current Limit	HSILIM	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V	5.3	6	6.7	А
SWITCH MODE CHARG	ER / BUCK-BOO	ST / SPREAD-SPECTRUM				•
Modulation Envelope	ΔF _{SS}	(Note 1)		±6		%
SWITCH MODE CHARG	ER / BUCK-BOO	ST / SWITCH IMPEDANCE AND LEAKAGE	CURREN	Т		
CHGIN to BYP Resistance	R _{CHGIN2BYP}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V		10		mΩ
LX1 High-Side Resistance	R _{LX1_HS}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V		17.5	26	mΩ
LX1 Low-Side Resistance	R _{LX1_LS}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V		16.5	25	mΩ
LX2 High-Side Resistance	R _{LX2_HS}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V		12	17	mΩ
LX2 Low-Side Resistance	R _{LX2_LS}	V _{CHGIN} = 9V, V _{SYS} = V _{BATT} = 7.6V		19.5	28	mΩ
LX_ Leakage Current		LX1 = PGND or BYP, LX2 = PGND or SYS, T _A = +25°C		0.01	10	
LA_ Leakage Current		LX1 = PGND or BYP, LX2 = PGND or SYS, T _A = +85°C (Note 1)		1		μA
DOT 1 1 0 1		BST_ = 1.8V, T _A = +25°C		0.01	10	
BST_ Leakage Current		BST_ = 1.8V, T _A = +85°C (Note 1)		1		μΑ
SYS, SYSA Leakage Current		V _{CHGIN} = 9V, V _{SYS} = V _{SYSA} = 7.6V, V _{BATT} = 0V, charger disabled, leakage current measured at BATT with reference to SYS, T _A = +25°C		0.08	1	μА
		V _{CHGIN} = 9V, V _{SYS} = V _{SYSA} = 7.6V, V _{BATT} = 0V, charger disabled, leakage		3		

 $(V_{SYS} = 7.6V, \ V_{BATT} = 7.6V, \ V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
		current measured at BATT with reference to SYS, T _A = +85°C (Note 1)				
SWITCH MODE CHARG	ER / SMART PO	WER SELECTOR				
BATT to SYS Dropout Resistance	R _{BAT2SYS}	V _{CHGIN} = 9V, V _{SYS} = 6V		10	17	mΩ
BATT to SYS Reverse Regulation Voltage	V _{BSREG}	V _{CHGIN} = 9V, V _{BATT} = 7.4V		90		mV
SWITCH MODE CHARG	ER / BATT TO S	YS OVERCURRENT ALERT				
Battery Overcurrent Threshold Range	IBOVCR	Programmable from 3A to 10A; option to disable	3		10	А
Battery Overcurrent Debounce Time	t _{BOVRC}	Response time for generating the overcurrent interrupt (Note 2)			3.3	ms
SWITCH MODE CHARG	ER / THERMAL I	FOLDBACK				
Junction Temperature Thermal Regulation Loop Setpoint Program Range	T _{REG}	Junction temperature when charge current is reduced; programmable from 85°C to 130°C in 5°C steps; default value is 115°C	85		130	°C
Thermal Regulation Gain	Atjreg	The charge current is decreased 5% of the fast-charge current setting for every degree that the junction temperature exceeds the thermal regulation temperature. This slope ensures that the full-scale current of 3.2A is reduced to 0A by the time the junction temperature is 20°C above the programmed loop set point. For lower programmed charge currents such as 480mA, this slope is valid for charge current reductions down to 80mA; below 100mA the slope becomes shallower but the charge current still reduced to 0A if the junction temperature is 20°C above the programmed loop set point.		-5		%/°C
SWITCH MODE CHARG	ER/THERMISTO	V _{THM} /V _{AVL} rising, 1% hysteresis				
THM Threshold, COLD	THM_COLD	(thermistor temperature falling)	73.36	74.56	75.76	%
THM Threshold, COOL	THM_COOL	V _{THM} /V _{AVL} rising, 1% hysteresis (thermistor temperature falling)	58.8	60	61.2	%
THM Threshold, WARM	THM_WARM	V _{THM} /V _{AVL} falling, 1% hysteresis (thermistor temperature rising)	33.68	34.68	35.68	%
THM Threshold, HOT	тнм_нот	V _{THM} /V _{AVL} falling, 1% hysteresis (thermistor temperature rising)	21.59	22.5	23.41	%
THM Threshold, Disabled		V _{THM} /V _{AVL} falling, 1% hysteresis, THM function is disabled below this voltage	4.9	5.9	6.9	%
THM Threshold, Battery Removal Detection		V _{THM} /V _{AVL} rising, 1% hysteresis, battery removal	85.6	87	88.4	%
TUM Input Lookses		V _{THM} = GND or V _{AVL} ; T _A = +25°C		0.1	1	
THM Input Leakage Current		V _{THM} = GND or V _{AVL} ; T _A = +85°C (Note 1)		0.1		μA
REVERSE BUCK						
Buck Current Limit	HSILIM_REV	F _{SW} = 600kHz	5.3	6	6.7	Α
				-		

 $(V_{SYS} = 7.6V, V_{BATT} = 7.6V, V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS	
Reverse Buck Quiescent Current		Non-switching: output forced 200mV above its target regulation voltage		2.1		mA	
Minimum BATT Voltage in OTG Mode	V _{BATT.MIN.OT} G	V _{BATT} = V _{SYS} , SYS UVLO falling threshold in OTG mode	5.96	6.14	6.32	V	
BYP Voltage in OTG Mode	V _{BYP.OTG}	V _{BATT} = V _{BATT.MIN.OTG} , OTGEN = H	4.94	5.1	5.26	V	
CHGIN Undervoltage Threshold in OTG Mode	V _{CHGIN.OTG.U} V	V _{CHGIN} falling, OTGEN = H		85		%	
CHGIN Overvoltage Threshold in OTG Mode	V _{CHGIN.OTG.O} V	V _{CHGIN} rising, OTGEN = H		110		%	
		$V_{BATT} = V_{BATT.MIN.OTG}$, $T_A = +25$ °C, OTG_ILIM[2:0] = 0b000, OTGEN = H		500	550		
CHGIN Output Current	I _{CHGIN.OTG.LI}	V _{BATT} = V _{BATT.MIN.OTG} , T _A = +25°C, OTG_ILIM[2:0] = 0b001, OTGEN = H		900	990	A	
Limit in OTG Mode	M	$V_{BATT} = V_{BATT.MIN.OTG}$, $T_A = +25$ °C, OTG_ILIM[2:0] = 0b011, OTGEN = H		1500	1650	mA	
		$V_{BATT} = V_{BATT.MIN.OTG}$, $T_A = +25$ °C, OTG_ILIM[2:0] = 0b111, OTGEN = H		3000	3300		
BYP Output Voltage		Discontinuous inductor current (i.e., skip mode), OTGEN = H		±150		. mV	
Ripple in OTG Mode		Continuous inductor current, OTGEN = H		±150			
ADC							
		SAMPLE_RATE = 0x0		1000			
		SAMPLE_RATE = 0x1		100			
ADC Sampling Rate		SAMPLE_RATE = 0x2		10		Hz	
		SAMPLE_RATE = 0x3		1			
ADC Channel1		Range	0		25000	mV	
(V _{CHGIN})		Resolution		6.1050			
ADC Channel2		Range	0		1250		
(V _{ADCIN})		Resolution		0.30525		mV	
4.D.O.O.I. 10.01		Range	0		15000		
ADC Channel3 (V _{BATT})		Resolution		3.6630		mV	
		Range	0		15000		
ADC Channel4 (V _{SYS})		Resolution		3.6630		mV	
		Range	-40		+175		
ADC Channel5 (T _{DIE})		Resolution		0.10989		°C	
		Range	0		100		
ADC Channel6 (V _{THM} /V _{AVL})		Resolution		0.09765 6		%	
ADO Ob 17 //		Range	0	-	5024		
ADC Channel7 (I _{CHGIN})		Resolution		1.5873		mA	
4D0 01 15 "		Range	0		4220		
ADC Channel8 (I _{BATT})		Resolution		1.2210		mA	
IO CHARACTERISTICS	I					l	

 $(V_{SYS} = 7.6V, V_{BATT} = 7.6V, V_{CHGIN} = 9V)$

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
R _{CNFG} , R _{INLIM} , R _{ISET} , R _{VSET} , R _{TO} Resistor Range	R _{PROG} _		5.49		226	kΩ
Output Low Voltage INOKB, STAT		I _{SINK} = 1mA, T _A = +25°C			0.4	V
Output High Leakage INOKB, STAT		5.5V, T _A = +25°C 5.5V, T _A = +85°C (Note 1)	-1	0 0.1	+1	μΑ
DISQBAT, OTGEN, STBY Logic Input Low Threshold	V_{IL}				0.4	V
DISQBAT, OTGEN, STBY Logic Input High Threshold	V_{IH}		1.4			V
DISQBAT, OTGEN, STBY Logic Input Leakage Current		5.5V (including current through pulldown resistor)		5.5	10	μΑ
DISQBAT, OTGEN, STBY Pulldown Resistor	R _{DISQBAT}			1000	1200	kΩ
INTERFACE / I ² C INTER	FACE AND INTE	ERRUPT				1
SCL, SDA Input Low Level					0.3 x V _{AVL}	V
SCL, SDA Input High Level			0.7 x V _{AVL}			V
SCL, SDA Input Hysteresis				0.1 x V _{AVL}		V
SCL, SDA Logic Input Current		SDA = SCL = 1.8V	-1		+1	μA
SCL, SDA Input Capacitance				10		pF
SDA Output Low Voltage		Sinking 20mA			0.4	V
Output Low Voltage INTB1/INTB2		I _{SINK} = 1mA			0.4	V
Output High Leakage		V _{INTB} _ = 5.5V, T _A = +25°C	-1	0	+1	
INTB1/INTB2		V _{INTB} _ = 5.5V, T _A = +85°C (Note 1)		0.1		μA
INTERFACE / I ² C-COMP	ATIBLE INTERF	FACE TIMING FOR STANDARD, FAST, AN	D FAST-MO	DDE PLUS		
Clock Frequency	f _{SCL}				1000	kHz
Hold Time (Repeated) START Condition	^t HD;STA		0.26			μs
CLK Low Period	t_LOW		0.5			μs
CLK High Period	^t HIGH		0.26			μs
Set-Up Time Repeated START Condition	t _{SU;STA}		0.26			μs
DATA Hold Time	t _{HD:DAT}		0			μs
DATA Valid Time	t _{VD:DAT}				0.9	μs
DATA Valid Acknowledge Time	t _{VD:ACK}				0.9	μs
DATA Set-Up time	t _{SU;DAT}		50			ns

 $(V_{SYS} = 7.6V, V_{BATT} = 7.6V, V_{CHGIN} = 9V)$


PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
Set-Up Time for STOP Condition	t _{SU;STO}		0.26			μs
Bus-Free Time Between STOP and START	t _{BUF}		0.5			μs
Pulse Width of Spikes that Must be Suppressed by the Input Filter					50	ns
INTERFACE / I ² C-COMP	ATIBLE INTERF	ACE TIMING FOR HS-MODE ($C_B = 100 pF$)				
Clock Frequency	f _{SCL}				3.4	MHz
Set-Up Time Repeated START Condition	t _{SU;STA}		160			ns
Hold Time (Repeated) START Condition	^t HD;STA		160			ns
CLK Low Period	t_LOW		160			ns
CLK High Period	^t HIGH		60			ns
DATA Set-Up time	tsu;dat		10			ns
DATA Hold Time	thd:dat		0		70	ns
Set-Up Time for STOP Condition	t _{SU;STO}		160			ns
Pulse Width of Spikes that must be Suppressed by the Input Filter					10	ns
INTERFACE / I ² C-COMP	ATIBLE INTERF	ACE TIMING FOR HS-MODE ($C_B = 400 pF$)				
Clock Frequency	f _{SCL}				1.7	MHz
Set-Up Time Repeated START Condition	t _{SU;STA}		160			ns
Hold Time (Repeated) START Condition	t _{HD;STA}		160			ns
CLK Low Period	t_LOW		160			ns
CLK High Period	^t HIGH		60			ns
DATA Set-Up time	t _{SU;DAT}		10			ns
DATA Hold Time	thd:dat		0		150	ns
Set-Up Time for STOP Condition	t _{SU;STO}		160			ns
Pulse Width of Spikes that must be Suppressed by the Input Filter					10	ns

Note 1: 設計により裏付けられています。出荷テストの対象外です。


Note 2: 設計により裏付けられています。スキャンによる出荷テストを行っています。


標準動作特性

(特に指定のない限り、 $C_{BYP}=2\times10\mu F$ 、 $C_{SYS}=2\times47\mu F$ 、 $L=3.3\mu H$ (XAL4030-332ME)または $2.2\mu H$ (XAL4020-222ME)または $1.5\mu H$ (XAL4020-152ME)または $1.0\mu H$ (VLS3012HBX-1R0M)、 $T_A=+25^{\circ}C_{\circ}$)




(特に指定のない限り、 $C_{BYP}=2\times10\mu F$ 、 $C_{SYS}=2\times47\mu F$ 、 $L=3.3\mu H$ (XAL4030-332ME)または $2.2\mu H$ (XAL4020-222ME)または $1.5\mu H$ (XAL4020-152ME)または $1.0\mu H$ (VLS3012HBX-1R0M)、 $T_A=+25^{\circ}C_{\circ}$)





ピン配置



端子説明

ピン	名称	説明
A1	BST1	ハイサイド入力 MOSFET ドライバ電源。 $0.22 \mu F/6.3 V$ のコンデンサを用いて、BST1 を LX1 にバイパスします。
A2, A3, A4	CHGIN	チャージャ入力。2.2μF/35V のコンデンサを用いて、CHGIN を PGND にバイパスします。
A5	PVL	内部バイアス・レギュレータ高電流出力バイパス・ピン。内部のノイズの多い高電流ゲート駆動負荷に対応します。 $4.7\mu F/6.3V$ のセラミック・コンデンサを用いて PGND にバイパスし、 4.7Ω の抵抗を用いて AVLを PVL に接続してください。プルアップ抵抗を除いて、PVL から外部負荷への給電は推奨しません。
A6	AVL	オンチップの低ノイズ回路用のアナログ電圧源。 $4.7\mu F/6.3V$ のセラミック・コンデンサを用いて GND にバイパスし、 4.7Ω の抵抗を用いて AVL を PVL に接続します。
A7	VSET	充電終止電圧設定値の入力。抵抗 R_{VSET} を $VSET$ と GND の間に接続すると、充電終止電圧が設定されます。表 7 を参照してください。
B1, B2, B3	BYP	CHGIN バイパス・ピン。このピンは、昇降圧スイッチャの入力であり、チャージャが反転モードで動作するときの降圧出力です。BYP バイパス・コンデンサについては、BYP コンデンサの選択のセクションを参照してください。
B4	STBY	アクティブ・ハイ入力。ハイに接続すると、BYP 入力と SYS 出力の間の DC-DC がディスエーブルされます。 Q_{BAT} がオンの場合、バッテリはシステム電源に給電します。 $\frac{1}{8}$ 2 を参照してください。ローに接続すると、電力経路ステート・マシンで DC-DC を制御します。
B5	ITO	トップオフ電流設定値の入力。抵抗 R_{ITO} を ITO と GND の間に接続すると、トップオフ電流が設定されます。表 6 を参照してください。
В6	ISET	急速充電電流設定値の入力。抵抗 R_{ISET} を ISET と GND の間に接続すると、急速充電電流が設定されます。 表 5 を参照してください。

	Т	
B7	INLIM	チャージャ入力電流制限設定値の入力。抵抗 R_{INLIM} を $INLIM$ と GND の間に接続すると、チャージャ入力電流制限値が設定されます。表 4 を参照してください。
C1, C2, C3	LX1	インダクタ接続 1。インダクタを LX1 と LX2 の間に接続します。
C4	CNFG	デバイス設定入力。抵抗R _{CNFG} をCNFGとGNDの間に接続すると、次のパラメータが設定されます。表1を参照してください。 - スイッチング周波数 (600kHz~1.8MHz) - 直列接続されたバッテリ・セルの数 (2Sまたは3S) - インダクタの選択値が異なる場合の勾配補償
C5	ADCIN	汎用 ADC 入力。外付け抵抗分圧器を用いて、検出する電圧信号を 1.25V 以下に分圧します。
C6	INTB2	アクティブ・ローのオープンドレイン割込み出力 2。プルアップ抵抗をプルアップ電源に接続します。
C7	INTB1	アクティブ・ローのオープンドレイン割込み出力 1。プルアップ抵抗をプルアップ電源に接続します。
D1, D2, D3	PGND	昇降圧ローサイド MOSFET 用の電源グランド。
D4	INOKB	入力電力正常/OTG 電力正常出力。CHGIN 電圧が有効な場合、アクティブ・ローのオープンドレイン出力はローにプルダウンされます。
D5	STAT	チャージャ・ステータス出力。アクティブ・ローのオープンドレイン出力。200kΩの抵抗を介してプルアップ・レールに接続します。充電中はローにプルダウンされる。そうでない場合、STATは高インピーダンスです。 STAT は、充電中に(プルアップ・レールに接続されている場合)ローとハイをトグルします。トップオフ・スレッショルドが検出されると、STAT はローになり、チャージャは完了状態になります。充電フォルトが検出されると、STAT は(プルアップ・レールに接続されている場合)ハイになります。
D6	SYSA	SYS UVLO および OVLO 検出用の SYS 電圧検出入力。
D7	THM	サーミスタ入力。負の温度係数(NTC)を持つサーミスタを THM と GND の間に接続します。サーミスタの+25°C での抵抗値に等しい抵抗を、THM と AVL の間に接続します。JEITA_EN = 1 で JEITA 準拠の充電が可能です。サーミスタ電圧が高温制限値と低温制限値の範囲外にある場合、充電は中断されます。THMを GND に接続すると、サーミスタ温度センサーをディスエーブルできます。THMを AVL に接続すると、バッテリの取り外しをエミュレートし、充電を防止できます。
E1, E2, E3	LX2	インダクタ接続 2。インダクタを LX1 と LX2 の間に接続します。
E4, F1, F2, F3, F4	SYS	システム電源出力。SYS バイパス・コンデンサについては、SYS コンデンサの選択のセクションを参照してください。
E5, F5, G4, G5	BATT	バッテリ電源接続。バッテリ・パックの正端子に接続します。10μF/16V のコンデンサを用いて、BATT を PGNDにバイパスしてください。
E6, E7	GND	アナログ・グランド。
F6	SCL	シリアル・インターフェース I ² C クロック入力
F7	SDA	シリアル・インターフェース I ² C データ。オープンドレイン出力。
G1	BST2	ハイサイド出力 MOSFET ドライバ電源。 $0.22\mu\text{F}/6.3\text{V}$ のコンデンサを用いて、BST2 を LX2 にバイパスします。
G2	DISQBAT	アクティブ・ハイ入力。ハイに接続すると、SYS と BATT の間の内蔵 Q_{BAT} FET をディスエーブルできます。DISQBAT がハイに接続されている場合、充電はディスエーブルされます。DISQBAT がローにプルダウンされると、 Q_{BAT} FET 制御は表 2 で定義されます。
G3	OTGEN	アクティブ・ハイ入力。OTGEN ピンをハイに接続すると、OTG 機能がイネーブルになります。OTGEN ピンがローにプルダウンされると、OTG イネーブル機能は I ² C によって制御されます。
G6	BATSP	バッテリ電圧差動検出の正入力。バッテリ・パックの正端子に接続します。
G7	BATSN	バッテリ電圧差動検出の負入力。バッテリ・パックの負端子に接続します。

詳細

チャージャの構成

MAX77963 は、柔軟性が高い、高集積スイッチ・モード・チャージャです。自律充電入力機能により、ホスト IPC インターフェースを用いないチャージャを設定できます。詳細については、自律充電のセクションを参照してください。MAX77963 には IPC インターフェースがあり、ホスト・コントローラによるチャージャの設定とモニタリングが可能です。チャージャ構成レジスタ、割込み、割込みマスク、ステータス・レジスタは、レジスタ・マップに記載されています。

デバイス設定入力(CNFG)

CNFG は、次のパラメータに対する MAX77963 の設定入力です。

- スイッチング周波数 (600kHz~1.8MHz)
- インダクタの選択値(1.0μH~3.3μH)
- 直列接続されたバッテリ・セルの数 (2Sまたは3S)

抵抗 R_{CNFG} を CNFG と GND の間に接続して、設定します。表 1 を参照してください。

表 1. CNFG プログラム・オプションのルックアップ・テーブル

R _{CNFG} (Ω)	NUMBER OF SERIES BATTERY CELLS	SWITCHING FREQUENCY (MHz)	INDUCTOR (µH)	OTG MODE SUPPORT
Tied to PVL	2	0.6	2.2 or 3.3	Yes
All other resistance	2	0.6	2.2 or 3.3	Yes
140000	2	0.6	2.2 or 3.3	Yes
110000	2	1.2	1.0 or 1.5	Yes
86600	2	1.2	2.2 or 3.3	Yes
69800	2	1.8	1.0 or 1.5	No
54900	2	1.8	2.2 or 3.3	No
14000	3	0.6	2.2 or 3.3	Yes
11000	3	1.2	1.0 or 1.5	Yes
8660	3	1.2	2.2 or 3.3	Yes
6980	3	1.8	1.0 or 1.5	Yes
5490	3	1.8	2.2 or 3.3	Yes

CHGIN スタンパイ入力 (STBY)

ホストは、STBY ピンをハイにすること、あるいは STBY_EN ビットを 1 に設定することにより、MAX77963 の CHGIN 電源電流を低減できます。STBY がハイにプルアップされるか、STBY_EN ビットが 1 に設定されると、DC-DC はオフになります。STBY がローにプルダウンされ、STBY EN ビットが 0 に設定されると、DC-DC は電力経路ステート・マシンによって制御されます。

バッテリから SYS Q_{BAT}へのディスエーブル入力(DISQBAT)

ホストは、DISIBS ビットを 1 に設定すること、あるいは DISQBAT ピンをハイにすることにより、 Q_{BAT} スイッチをディスエーブルにできます。 Q_{BAT} スイッチがディスエーブルになると、充電は停止します。

QBAT制御と DC-DC 制御 - 設定表

QBAT 制御と DC-DC 制御は、ハードウェア・ピン(OTGEN、DISQBAT、STBY)とそれに関連する I^2 C レジスタの両方に依存します。表 2 を参照してください。

表 2. QBAT 制御と DC-DC 制御の設定表

OTGEN (PIN) OR MODE [3:0] = 0xA (I ² C)	DISQBAT (PIN)	DISIBS (I ² C)	CHGIN	STBY (PIN)	STBY_EN (I ² C)	Q _{BAT}	DC-DC					
				Low	0	Power-Path State Machine/Internal Logic Control	Power-Path State Machine/Internal Logic Control					
0	Low	0	х		1	Enable (SYS is powered from battery	Disable					
				High	х	through Q _{BAT} switch while DC-DC is disabled)	Biodolo					
	0 Disable		Disable	Power-Path State Machine/Internal Logic Control								
	Low	ow 1 x	×	х	1	Disable (SYS is powered from battery	Disable					
				High	х	through Q _{BAT} body diode while DC-DC is disabled)						
	0			Low	0	Disable	Power-Path State Machine/Internal Logic Control					
0			Valid	Valid	1	Disable (SYS is powered from battery	Disable					
	High	. x		High	х	through Q _{BAT} body diode while DC-DC is disabled)	Disable					
									Low	х	Disable (factory ship mode)	Disable (factory ship mode)
			Invalid	High	х	Disable (SYS is powered from battery through Q _{BAT} body diode while DC-DC is disabled)	Disable					
1	х	х	х	х	х	Enable (if not in factory ship mode)	Power-Path State Machine/Internal Logic Control (if not in factory ship mode)					

サーミスタ入力(THM)

サーミスタ入力を利用すると、充電の中断、JEITA 準拠の充電、バッテリ取り外し検出などの機能を実行できます。サーミスタ監視機能は、THM ピンをグランドに接続することによりディスエーブルにできます。

充電の中断

THM 入力は、外付けの負の温度係数(NTC)を持つサーミスタに接続して、バッテリまたはシステムの温度を監視します。サーミスタの温度が範囲外($T < T_{COLD}$ または $T > T_{HOT}$)になると、充電は停止します。充電タイマーはリセットされます。 $CHG_DTLS[3:0]$ および CHG_OK レジスタ・ビットが充電中断ステータスを伝達し、 CHG_I 割込みビットが設定されます。サーミスタが範囲内($T_{COLD} < T < T_{HOT}$)に戻ると、充電が再開され、充電タイマーは再始動します。

JEITA 準拠の充電

JEITA EN=1の場合、JEITA 準拠の充電が利用できます。詳細については、JEITA 準拠のセクションを参照してください。

バッテリ取り外し検出

THM を AVL に接続すると、バッテリの取り外しをエミュレートし、充電を防止できます。

サーミスタの監視を無効化

THM を GND に接続すると、サーミスタ監視機能が無効になり、この構成では JEITA 準拠の充電ができなくなります。 THM が接地されている場合、IC は常時接続されているバッテリを検出し、有効なアダプタが接続されると自動的に充電を開始します。 取り外し可能なバッテリを用いるアプリケーションでは、THM が接地されている場合、IC はバッテリの取り外しを検出できないため、THM を GND に接続しないでください。 代わりに、THM をバッテリ・パックのサーミスタ・ピンに接続することを推奨します。

サーミスタ監視回路では、THM と AVL の間に外付けバイアス抵抗を接続しているため、サーミスタは(+25°C で) $10k\Omega$ に限定されません。抵抗値がサーミスタの+25°C でのものと等しければ、任意の抵抗サーミスタを使用できます。例えば、RTB 抵抗が $10k\Omega$ の場合、サーミスタの抵抗値が $3.97k\Omega$ を下回る(高温すぎる)か、 $28.7k\Omega$ を超える(低温すぎる)と、チャージャは温度中断状態になります。これは、ベータが 3500 の $10k\Omega$ の NTC サーミスタを使用した場合、 0° C~+ 50° C の範囲に相当します。サーミスタの抵抗値と温度の一般的な関係は、次の式で定義されます。

$$R_T = R_{25} \times e^{\{\beta \times (\frac{1}{T + 273^{\circ}\text{C}} - \frac{1}{298^{\circ}\text{C}})\}}$$

ここで、

 $R_T = 温度 T (\circ C)$ におけるサーミスタの抵抗値 (Ω) 。

 $R_{25} = +25$ °C におけるサーミスタの抵抗値(Ω)。

 β =サーミスタの材料定数で、通常は $3000k\sim5000k$ の範囲内。

T=サーミスタの温度 (℃)。

設計によっては、他のサーミスタ温度限界値が望ましい場合があります。スレッショルド調整は、RTB を変更するか、サーミスタと直列や並列に抵抗を接続するか、または β の異なるサーミスタを用いることにより対応できます。例えば、+45℃の高温スレッショルドと0℃の低温スレッショルドは、 β が 4250 までのサーミスタを使用し、120k Ω を並列接続することにより実現できます。0℃ 付近のサーミスタ抵抗値は、+50℃ 付近のものよりはるかに高いため、大きな並列抵抗値により低温スレッショルドが低下しますが、高温スレッショルドはわずかしか低下しません。逆に、小さな直列抵抗値により高温スレッショルドが上昇しますが、低温スレッショルドはわずかしか上昇しません。RTB を上げると、高温スレッショルドと低温スレッショルドの両方が上がりますが、RTB を下げると、両方のスレッショルドが下がります。

AVLは、CHGIN またはBATT に有効電力が供給されるときは常にアクティブであるため、充電がディスエーブルになっている場合でも、サーミスタのバイアス電流は常に流れます。AVL までに $10k\Omega$ のサーミスタと $10k\Omega$ のプルアップを使用すると、負荷が $90\mu A$ 増加します。この負荷は、代わりに $100k\Omega$ のサーミスタと $100k\Omega$ のプルアップ抵抗を使用することにより、 $9\mu A$ まで低減できます。

表 3. 様々なサーミスタのトリップ温度

THERMISTOR						TRIP TEMP	ERATURES	
R ₂₅ (Ω)	β	R _{TB} (Ω)	R ₁₅ (Ω)	R ₄₅ (Ω)	T _{COLD} (°C)	T _{COOL} (°C)	T _{WARM} (°C)	T _{HOT} (°C)
10000	3380	10000	14826	4900	-0.8	14.7	42.6	61.4
10000	3940	10000	15826	4354	2.6	16.1	40.0	55.7
47000	4050	47000	75342	19993	3.2	16.4	39.6	54.8
100000	4250	100000	164083	40781	4.1	16.8	38.8	53.2

自律充電

MAX77963 は、 I^2C を使用しない自律充電に対応しています。 I^2C シリアル通信を使用しないアプリケーションでは、次のピンを用いて MAX77963 チャージャを設定します。

CNFG, INLIM, ITO, ISET, VSET, OTGEN, DISQBAT, STBY $_{\!\scriptscriptstyle \circ}$

INLIM、ITO、ISET、VSETの各ピンは、チャージャの入力電流制限値、トップオフ電流、定充電電流、終止電圧の設定に使用されます。

これらの各ピンとグランドの間に有効な抵抗を接続して、チャージャを設定します。詳細については、端子説明を参照してください。 4つのピン(INLIM、ITO、SET、VSET)すべてを PVLに接続すると、関連するチャージャ・レジスタのデフォルト値を使用できます。 自律充電では、これらのピンの一部(INLIM、ITO、ISET、VSET)が有効な抵抗に接続されていても、他のピンはそうでない場合(例えば、オープンの場合、PVLに接続の場合、範囲外の抵抗に接続の場合)、異常状態とみなされます。このような状況が発生すると、 MAX77963 は、DC-DC による SYS 電圧の切り替えとレギュレーションは可能ですが、安全性の理由から充電はディスエーブルになります。 STAT ピンは充電なしを伝達します。

表 4. 自律充電用の INLIM、ITO、ISET、VSET ピンの接続

INLIM PIN	ITO PIN	ISET PIN	VSET PIN	AUTONOMOUS CHARGING
Valid resistor	Valid resistor	Valid resistor	Valid resistor	Normal, charger configuration is programmed by resistors
Tied to PVL	Tied to PVL	Tied to PVL	Tied to PVL	Normal, charger configuration uses default values
	All other co	onnections		Abnormal, no charging

チャージャ入力電流制限設定値の入力(INLIM)

有効な充電源が CHGIN に印加されると、MAX77963 は、充電源から引き出される電流を INLIM ピンで設定された値に制限します。 デフォルトのチャージャ入力電流制限値は、INLIM と GND の間に接続された抵抗で設定されます。表 5 を参照してください。 アプリケーションで I^2 C を用いている場合は、デバイスの電源投入後に、CHGIN 入力電流制限値を CHGIN_ILIM[6:0]レジスタ・ビットで 再設定することも可能です。 INLIM ピンを PVL に接続すると、 I^2 C のデフォルト設定値を使用できます。

表 5. INLIM プログラム・オプションのルックアップ・テーブル

R _{INLIM} (Ω)	CHGIN INPUT CURRENT LIMIT (mA) DEFAULT VALUE OF CHGIN_ILIM[6:0]
Tied to PVL	500
226000	50
178000	100
140000	200
110000	500
86600	1000
69800	1500
54900	2000
39200	2500
22600	3000

急速充電電流設定値の入力 (ISET)

有効な入力源が存在する場合、バッテリ・チャージャは、ISET ピンで設定された急速充電電流でバッテリを充電しようと試みます。 デフォルトの急速充電電流は、ISET と GND の間に接続された抵抗で設定されます。表 6 を参照してください。

アプリケーションでI²Cを用いている場合は、デバイスの電源投入後に、急速充電電流をCHGCC_MSBおよびCHGCC[7:0]レジスタ・ビットで再設定することも可能です。ISET ピンを PVL に接続すると、I²C のデフォルト設定値を使用できます。

表 6. ISET プログラム・オプションのルックアップ・テーブル

R _{ISET} (Ω)	FAST-CHARGE CURRENT SELECTION (mA) DEFAULT VALUE OF CHGCC_MSB and CHGCC[7:0]
Tied to PVL	450
226000	50
178000	100
140000	200

110000	500
86600	1000
69800	1500
54900	2000
39200	2500
22600	3000

トップオフ電流設定値の入力(ITO)

バッテリ・チャージャがトップオフ充電状態にある場合、トップオフ充電電流はITO ピンによって設定されます。

デフォルトのトップオフ充電電流は、ITOと GND の間に接続された抵抗で設定されます。表 7を参照してください。

アプリケーションで I²C を用いている場合は、デバイスの電源投入後に、トップオフ充電電流を TO_ITH[2:0]レジスタ・ビットで再設定することも可能です。ITO ピンを PVL に接続すると、I²C のデフォルト設定値を使用できます。

表 7. ITO プログラム・オプションのルックアップ・テーブル

R _{ITO} (Ω)	TOP-OFF CURRENT THRESHOLD (mA) DEFAULT VALUE OF TO_ITH[2:0]
Tied to PVL	25
226000	25
178000	50
140000	100
110000	200
86600	400
69800	600
54900	1000
39200	1600

充電終止電圧設定値の入力 (VSET)

デフォルトの充電終止電圧は、VSET と GND の間に接続された抵抗で設定されます。表 8 を参照してください。

アプリケーションで I^2C を用いている場合は、デバイスの電源投入後に、充電終止電圧を $CHG_CV_PRM[7:0]$ レジスタ・ビットで再設定することも可能です。 VSET ピンを PVL に接続すると、 I^2C のデフォルト設定値を使用できます。

表 8. VSET プログラム・オプションのルックアップ・テーブル

R _{VSET} (Ω)	CHARGE TERMINATION VOLTAGE SETTING - 2S (V) DEFAULT VALUE OF CHG_CV_PRM[7:0]	CHARGE TERMINATION VOLTAGE SETTING - 3S (V) DEFAULT VALUE OF CHG_CV_PRM[7:0]	
Tied to PVL	7.81	11.72	
226000	7.90	11.85	
178000	8.00	12.00	
140000	8.10	12.15	
110000	8.20	12.30	
86600	8.30	12.45	
69800	8.40	12.60	
54900	8.50	12.75	
39200	8.60	12.90	
22600	8.70	13.05	
17800	8.80	13.20	
14000	8.90	13.35	
11000	9.00	13.50	

8660	9.10	13.65
6980	9.20	13.80
5490	9.30	13.95

スイッチ・モード・チャージャ

MAX77963 は、2 セルまたは 3 セルのリチウム・イオン (Li+) またはリチウム・ポリマー (Li-polymer) バッテリ用のスイッチ・モードの昇降圧チャージャを備えています。このチャージャは、3.5V~23Vの広い入力範囲で動作し、USB Type-C の充電アプリケーションに最適です。チャージャの入力電流制限値は、50mA~3.15A の範囲内で設定可能なため、コンセントに接続した AC-DC チャージャまたは USB Type-C アダプタのいずれからでも動作する柔軟性を持っています。バッテリ充電電流は、50mA~3.2A の範囲内で設定可能なため、小容量バッテリにも大容量バッテリにも対応できます。

MAX77963 は、集積度が高く、外付けの MOSFET なしで動作するため、ソリューション・サイズが大幅に縮小されます。600kHz、1.2MHz、または 1.8MHz のスイッチング周波数で動作するため、小さなソリューション・サイズと高効率のメリットを受けるポータブル・デバイスに最適です。スペクトラム拡散変調により、スイッチング周波数での EMI 放射が低減します。

入力源が利用できない場合、MAX77963 は、反転降圧モードでイネーブルにでき、バッテリから入力 CHGIN (通称は USB On-the-Go (OTG)) にエネルギーを供給します。OTGモードでは、レギュレーションBYP電圧は5.1Vで、設定可能な電流制限値は最大3Aです。

アナログ・デバイセズの Smart Power Selector アーキテクチャは、アダプタの限られた電力とバッテリ電力を最大限に活用して、システムに給電します。システムに使用されていないアダプタ電力は、バッテリの充電に用いられます。システム負荷が入力制限値を超えると、バッテリは、B2SOVRC[3:0] I²C レジスタ・ビットでプログラム可能な、BATT から SYS への過電流スレッショルドになるまで、システムへの電流供給を増やします。バッテリ電力とアダプタ電力の間でシステム負荷の充電と切り替えを行うためのパワー・スイッチは、すべてチップに内蔵されているため、外付けの MOSFET は不要です。

アナログ・デバイセズ独自のプロセス技術により、小さなソリューション・サイズで低 R_{DSON} デバイスが実現できます。CHGIN と BYP の間の抵抗値は $10m\Omega$ (代表値)で、BATT と SYS の間の抵抗値は $10m\Omega$ (代表値)であるため、低い消費電力と長い電池寿命が得られます。

多数の安全機能により、確実な充電が可能です。これらの機能には、充電タイマー、ウォッチドッグ、ジャンクション・サーマル・レギュレーション、過電圧/低電圧保護、SYS 過負荷保護などがあります。

内蔵の 8 チャンネル 12 ビット SAR ADC は、電圧、電流、温度のサンプリングと変換を行うため、ホストによるチャージャ動作条件の監視に適しています。

昇降圧レギュレータの動作

MAX77963 の昇降圧レギュレータは、4 スイッチ H ブリッジ構成を利用して、降圧および昇圧動作モードを実現します。このトポロジーは、入力電圧が出力電圧より大きいか、等しいか、または小さい場合に、出力電圧レギュレーションを維持します。降圧、昇降圧、昇圧動作モード間の遷移は、シームレスで中断なく行われるため、USB から給電される可変入力電圧とバッテリの可変出力電圧に適しています。

パルス周波数変調(PFM)の動作

MAX77963 の昇降圧レギュレータは、斬新な PFM アーキテクチャを採用して軽負荷時の効率を向上させ、また、スキップ・モード動作の 可聴ノイズを回避しています。負荷が軽く、インダクタ電流が不連続になると、PWM 動作は PFM 動作に円滑に遷移し、スイッチング周 波数は公称スイッチング周波数 fsw から減少します。ローダが軽いほど、実際のスイッチング周波数は低い値に変調されます。最小スイッチング周波数 (PFM_MIN_FREQ[1:0]で設定可能) は、可聴範囲 (> 20kHz) 以上に固定できるため、セラミック・コンデンサの振動による可聴ノイズの発生はありません。反転降圧モード (OTG) では、CHGIN 負荷が非常に軽い場合に CHGIN 過電圧を防ぐために、PFM MIN FREQ[1:0]を 0x3 (ディスエーブル) に設定することを推奨します。

スペクトラム拡散変調

ノイズに敏感なアプリケーションでは、昇降圧レギュレータは、そのスイッチング周波数をディザリングできます。スペクトラム拡散変調は、SS_EN ビットによってイネーブル/ディスエーブルでき、その変調パターンは、SS_PAT ビットによって擬似ランダムまたは三角のいずれかにプログラム可能です。変調エンベロープ ΔF_{SS} は、変調されたスイッチング周波数と公称スイッチング周波数の差の最大値を定めます。この $\pm 6\%$ の変調エンベロープにより、スイッチング周波数のディザリングの幅が制御されます。

擬似ランダム・パターン

図1に示すように、擬似ランダム・エンジンは、15ビットの線形フィードバック・シフト・レジスタ (LFSR) を用いて、擬似ランダム値を生成します。LFSR 値は、アナログ信号に変換され、増幅された後に、クロック生成回路に加えられ、スイッチング周波数を増減させます。LFSR のリフレッシュ・レートは 20kHz です。これは、ある擬似ランダム値が別の値に変化する頻度です。




図 1. 擬似ランダム変調器エンジン

三角パターン

図 2 に示すように、三角エンジンは、アップ/ダウン同期カウンタを用いて、ステップ状の三角パターンを作成します。カウンタ値は、アナログ信号に変換され、増幅された後に、クロック生成回路に加えられ、スイッチング周波数を漸進的に増減させます。




図 2. 三角変調器エンジン

Smart Power Selector (SPS)

Smart Power Selector(SPS)アーキテクチャには、内部スイッチと制御ループのネットワークが含まれており、外部電源(CHGIN)、バッテリ(BATT)、システム(SYS)の間でエネルギーを効率的に分配します。このアーキテクチャは、バッテリが切れた状態でシステムを瞬時にオンにする電力経路動作を実現します。

簡略ブロック図に、Smart Power Selector のスイッチを示します。スイッチの名称は、QcHGIN、Q1、Q2、Q3、Q4、QBATです。

電源スイッチ

- CHGIN と BYP の間のスイッチ: QCHGIN は、CHGIN 電流のモニタリングに使用されます。
- DC-DC スイッチ: Q_1 、 Q_2 、 Q_3 、 Q_4 は、DC-DC スイッチであり、外部電源およびバッテリ電圧の状態に応じて、降圧(ステップダウン)モードまたは昇圧(ステップアップ)モードとして動作できます。
- バッテリとシステムの間のスイッチ: QBATは、バッテリの充放電動作の制御に使用されます。

I²C 設定レジスタ・ビット

- MODE[3:0]は、Smart Power Selector モードを、それぞれ DC-DC、充電、OTG モードに設定します。詳細については、レジスタ・マップ の MODE[3:0]レジスタ・ビットの説明を参照してください。
- VBYP_REG[4:0]は、MAX77963 がフォワード・モードで動作する場合 (CHGIN に有効な電源がある場合)、BYP レギュレーション電圧を設定します。詳細については、BYP レギュレーション電圧のセクションを参照してください。
- MINVSYS[2:0]は、最小システム・レギュレーション電圧を設定します。詳細については、SYS レギュレーション電圧のセクションを参照してください。
- B2SOVRC[3:0]は、バッテリをシステム放電過電流アラート・スレッショルドに設定します。

エネルギー分配の優先度

- CHGIN に有効な外部電源がある場合:
 - 外部電源が主要なエネルギー源です。
 - バッテリは二次的なエネルギー源です。
 - SYSへのエネルギー供給が最優先されます。

- システムが必要としない電源からの残りのエネルギーは、バッテリ・チャージャで利用できます。
- CHGIN に有効な外部電源がない場合:
 - バッテリが主要なエネルギー源です。
 - OTG モードが有効になっている場合、SYS へのエネルギー供給が最優先されます。
 - システムが必要としないバッテリからの残りのエネルギーは、CHGINへの給電に利用できます。

BYP レギュレーション電圧

- フォワード・モード (CHGIN が有効な外部電源から給電される場合)では、高インピーダンス源または電流を制限した電源が適用されると、BYP電圧は VBYP_REG[4:0]にレギュレーションされます。MAX77963が電源から高電力を引き出すと、VBYPに、高インピーダンス源からの大幅な電圧ドループが発生することがあります。VBYPをレギュレーションすることで、IC は電源から最も多くの電力を引き出すことができます。詳細については、適応型入力電流制限値(AICL)と入力電圧レギュレーションのセクションを参照してください。
- 反転モード(OTG)では、BYP電圧が5.1Vにレギュレーションされ、プログラム可能な電流制限値は最大3Aです (OTG_ILIM[2:0])。

SYS レギュレーション電圧

CHGIN に有効な外部電源がある場合:

- DC-DC がディスエーブルになると(MODE[3:0] = 0x00 または STBY_EN = 0b1 または STBY ピン=ハイ)、QBAT スイッチは完全にオンになり、V_{SYS} = V_{BATT} I_{BATT} × R_{BAT2SYS} となります。
- DC-DC がイネーブルになり、チャージャがディスエーブルになると(MODE[3:0] = 0x04)、 V_{SYS} は $V_{BATTREG}$ にレギュレーションされ(CHG CV PRM[7:0])、 Q_{BAT} はオフになります。
- DC-DC がイネーブル、チャージャがイネーブル(MODE[3:0] = 0x05)でありながら、充電完了、サーミスタ中断、ウォッチドッグ中断、タイマー・フォルトなどの非充電状態の場合、 V_{SYS} は $V_{BATTREG}$ にレギュレーションされ(CHG_CV_PRM[7:0])、 Q_{BAT} はオフになります。
- DC-DC がイネーブルになり、チャージャがイネーブルになり(MODE[3:0] = 0x05)、事前充電やトリクル充電などの有効な充電状態の場合(V_{BATT} < V_{SYSMIN} − 500mV)、V_{SYS} は V_{BATTREG} にレギュレーションされます。チャージャは線形レギュレータとして動作し、消費電力は P = (V_{BATTREG} − V_{BATT}) × I_{BATT} で計算できます。
- DC-DC がイネーブルになり、チャージャがイネーブルになり (MODE[3:0] = 0x05) 、急速充電 (CC または CV) やトップオフ充電など の有効な充電状態の場合 (V_{BATT} > V_{SYSMIN} 500mV) 、O_{BAT} スイッチは完全にオンになり、V_{SYS} = V_{BATT} + I_{BATT} × R_{BATZSYS} となります。
- 上記のすべてのモードで、SYS の電力需要が入力源電力制限値を超えると、バッテリは、システムに補助電力を自動的に供給します。 V_{SYS} が $V_{BATT} V_{BSREG}$ まで低下したときに、 Q_{BAT} スイッチが最初からオフである場合、 Q_{BAT} スイッチはオンになり、 V_{SYS} は $V_{BATT} V_{BSREG}$ にレギュレーションされます。

CHGIN に有効な外部電源がなく、OTG モード (MODE[3:0] = 0x0A) を含む場合:

• QBAT スイッチは完全にオンになり、VSYS = VBATT - IBATT × RBAT2SYS となります。

電力状態

MAX77963 は、入力/バッテリおよび負荷条件に応じて電力状態間を遷移します。

MAX77963 には、4 つの電力状態と 1 つの非電力状態があります。電力制限した条件下では、電力経路機能がバッテリ充電電流を犠牲にして、SYS および USB-OTG 負荷を維持します。更に、バッテリは必要に応じて入力電力を補います。詳細については、Smart Power Selector (SPS) のセクションを参照してください。電力状態間の遷移は、有効な電源の検出/取り外し、OTG イベント、低電圧条件によって開始されます。

- 入力電力なし、MODE[3:0] = 未定義: 入力アダプタまたはバッテリは検出されていません。チャージャとシステムはオフになっていま す。バッテリは接続されていません。
- バッテリのみ、MODE[3:0] = 任意のモード: CHGIN が、無効または入力電圧の動作範囲外になっています。バッテリは、SYS 負荷に給電するために接続されています (QBAT = オン)。
- 未充電-DC-DC がフォワード・モード、MODE[3:0] = 0x04: CHGIN 入力が有効で、DC-DC が SYS に給電しています。DC-DC は有効な 入力から動作します。SYS 負荷が DC-DC が供給可能な電力を下回ると、バッテリが切断されます(QBAT = オフ)。
- 充電-DC-DC がフォワード・モード、MODE[3:0] = 0x05: CHGIN 入力が有効で、DC-DC が SYS に給電し、IBATT でバッテリを充電しています。 DC-DC は有効な入力から動作します。
- OTG-DC-DC が反転モード (OTG)、MODE[3:0] = 0x0A: OTG がアクティブです。バッテリは、SYS および OTG 負荷に対応するため に接続され (OBAT = オン)、チャージャは反転降圧モードで動作します。

チャージャをデフォルトでディスエーブルにした状態での電源投入

MAX77963 のデフォルトの電力状態は、「充電-DC-DC がフォワード・モード、MODE[3:0] = 0x05」です。バッテリの認証/安全性の理由から、MAX77963 は、充電をディスエーブル状態のままにしながら、CHGIN に給電する場合、DC-DC により SYS 電圧の切り替えとレギュレーションができるよう設定できます。これを実装し、必要に応じてチャージャをイネーブルにするには以下が必要です。

- INLIM、ITO、ISET、VSET ピンの少なくとも1つを有効な抵抗に接続し、他のピン(少なくとも1つ)をPVLに接続します。 CHG DTLS = 0x05、かつ CHG OK = 0 とします。
- システム・プロセッサは、I²C を介してチャージャを設定できます。
- システム・プロセッサは、COMM MODEを1 (デフォルトは0) に設定することにより、充電をイネーブルにします。

ピン接続の例については、チャージャがディスエーブル状態での入力電圧範囲の広い IPC プログラマブル・チャージャの図を参照してください。INLIM は有効な抵抗に接続され、ITO、ISET、VSET は PVLに接続されます。デフォルトの入力電流制限値は、 R_{INLIM} によって設定され、デフォルトのトップオフ電流、定充電電流、終止電圧は各デフォルト値を使用します。システム・プロセッサは、必要に応じて、IPC を介して 4 つの設定値すべてを再設定できます。

入力の検証

チャージャ入力は、その有効性を判定するために、いくつかの電圧スレッショルドと比較されます。チャージャ入力が有効であるために は、以下の特性を満たす必要があります。

- CHGIN が有効であるためには、V_{CHGIN_UVLO}を超える必要があります。CHGIN が UVLO スレッショルドを超えると、そのデータは保持され、チャージャが適応型入力電流ループ(AICL)にあり、入力電流が 30mA の IULO スレッショルドより低い場合にのみ、そのデータをリセットできます。
- CHGINは、過電圧ロックアウト・スレッショルド VCHGIN OVLO未満である必要があります。

V_{CHGIN} が V_{CHGIN_UVLO} より低い場合、デバイスは CHGINUVLO_I 割込み (CHGINUVLO_M ビットでマスク可能)を生成します。同様に、V_{CHGIN} が V_{CHGIN_OVLO} より高い場合、デバイスは CHGINOVLO_I 割込み (CHGINOVLO_M ビットでマスク可能)を生成します。CHGINUVLO_OK、CHGINOVLO_OK および CHGIN_DTLS[1:0]レジスタ・ビットを用いて、CHGIN 入力ステータスを読み出します。

適応型入力電流制限値(AICL)と入力電圧レギュレーション

MAX77963 は、入力源の過負荷を回避しながら、最大入力電力を取り出す入力パワー・マネージメント機能を備えています。AICL および BYP_REG 機能により、チャージャは、長いケーブル、非準拠 USB ハブ、または電流制限されたアダプタを用いた比較的高抵抗の充電源 から、より多くのエネルギーを取り出せるようになります。更に、入力パワー・マネージメント機能により、MAX77963 は、過渡負荷応 答が劣るアダプタでも正常動作が可能になります。

高抵抗の充電源では、チャージャが充電源から大電流を引き出すと、チャージャ入力電圧が大幅に低下します。チャージャの入力電圧レギュレーション・ループは、入力から引き出される電流を自動的に減少させて、VBYP_REG における BYP 電圧をレギュレーションします。入力電流がIBYP_REG_OFF (代表値50mA) まで減少し、BYP電圧がなおも VBYP_REG を下回っている場合、チャージャ入力はオフになります。VBYP_REGは、VBYP_REG[4:0]レジスタ・ビットでプログラム可能です。

電流制限された充電源では、MAX77963の入力電流制限値が、アダプタの電流制限値を超えてプログラムされている場合、引き出された入力電流が充電源電流制限値を超えると、チャージャ入力電圧が降下し始めます。チャージャの入力電圧レギュレーション・ループにより、MAX77963は、入力電流を低減し、アダプタの電流制限値で動作が可能になります。

入力電圧レギュレーション・ループがアクティブな状態で動作している場合、AICL_I割込みが生成され、AICL_OKが0に設定されます。 デバイスは、バッテリの充電よりもシステムへのエネルギー供給を優先します。詳細については、Smart Power Selector(SPS)のセクションを参照してください。

電流制限された充電源から最大入力電力を取り出すには、CHGIN_ILIM[6:0]レジスタ設定値を下げながら、AICL_OK ステータスを監視します。CHGIN_ILIM[6:0]を、アダプタの電流制限値を下回る値まで下げると、入力電圧が上昇します。CHGIN_ILIM[6:0]は低下しますが、入力電圧が上昇すると、アダプタから取り出せる電力が増加します。

入力の自己放電

充電源の急速な取り外しおよび再挿入を行うと常にチャージャ入力中断が起きるようにするには、チャージャ入力により入力コンデンサに負荷を与えて、充電源が取り外されたときに、入力電圧が妥当な時間 t_{INSD} 内に UVLO スレッショルド以下に確実に減衰するようにします。入力の自己放電は、CHGIN 入力とグランドの間に $44k\Omega$ 抵抗 R_{INSD} を接続して実行されます。

電力供給がない状態でのシステムの自己放電

MAX77963 は、システムに電力が供給されていないときに、再現可能で確実なリセット動作をタイムリーかつ完全な形で行えるよう、アダプタがなく、バッテリが取り外され、 V_{SYS} が $V_{SYSUVLO}$ より低い場合に、BATT および SYS ノードをアクティブに放電します。BATT とSYS の放電抵抗は、いずれも 600Ω です。

チャージャ状態

MAX77963 は、図 3 と図 4 に示すように、いくつかの充電状態を利用して、バッテリを安全かつ急速に充電します。図 3 に、システム負荷がなく、ダイとバッテリが室温に近い場合に、予備充電 → 急速充電 → トップオフ充電 → 充電完了の充電状態を経て進行するリチウム・イオン/リチウム・ポリマー・バッテリの充電プロファイルを示します。




図 3. リチウム・イオン/リチウム・ポリマー・バッテリの充電プロファイル




図 4. チャージャ状態図

入力電力なしの、またはチャージャがディスエーブルになっているアイドル状態

図 4 に示すいずれの状態からも、サーマル・シャットダウンを除いて、チャージャがオフになるように設定されているか、またはチャージャ入力 CHGIN が無効である場合は常に、「入力電力なしの、またはチャージャがディスエーブルになっている」状態になります。 t_{SCIDG} の間この状態になった後、CHG_DTLS は 0x08 に設定され、CHG_OK は 1 に設定されます。 CHG_OK が以前に 0 であった場合、CHG I割込みが生成されます。

「入力電力なしの、またはチャージャがディスエーブルになっている」状態の間、チャージャ電流は0mAであり、ウォッチドッグおよび充電タイマーは強制的に0にされ、システムへの電力は、バッテリまたはアダプタのいずれかから供給されます。バッテリとアダプタの両方の電力が利用できる場合、アダプタはシステムに主電力を供給し、バッテリは、必要に応じてシステムに補助エネルギーを供給します。

「入力電力なしの、またはチャージャがディスエーブルになっている」状態を終了するには、チャージャ入力が有効になっており、 チャージャがイネーブルになっている必要があります。

事前充電状態

図4に示すように、バッテリ電圧が V_{PRECHG} より低い場合、チャージャは事前充電状態になります。 t_{SCIDG} の間この状態になった後、 CHG_I 割込みが生成され(CHG_I OK が以前に 0 であった場合)、 CHG_I OK が 1 に設定され、 CHG_I DTLS が 0x00 に設定されます。事前充電状態では、バッテリへの充電電流は I_{PRECHG} です。

次のイベントにより、ステート・マシンはこの状態を終了します。

- バッテリ電圧が Vprechg より上昇すると、チャージャは、充電サイクルの次の状態である「トリクル充電」状態になります。
- バッテリ・チャージャが、tpqより長い間、この状態のままである場合、チャージャ・ステート・マシンは「タイマー・フォルト」状態に遷移します。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンは「ウォッチドッグ中断」状態に遷移します。

事前充電状態は、バッテリ電圧が 0V まで低下した状態で動作します。0V 動作により通常、このバッテリ・チャージャは、「開いた」内蔵パック保護回路があるバッテリを回復させることができます。通常、バッテリ・パックの内蔵保護回路は、バッテリに過電流、低電圧、過電圧が発生した場合に開きます。「開いた」内蔵パック保護回路があるバッテリを、このチャージャと共に使用すると、事前充電モード電流が 0V のバッテリに流れます。この電流が、パックの端子電圧を内蔵パック保護スイッチが閉じるレベルまで上昇させます。

正常なバッテリの場合、事前充電状態が継続するのは、通常、数分以下です。このため、tpQ よりも長い間、事前充電状態にあるバッテリには、問題が起きている可能性があります。

トリクル充電状態

図 4 に示すように、チャージャ・ステート・マシンは、 $V_{PRECHG} < V_{BATT} < V_{SYSMIN} - 500 mV$ を満たす場合、トリクル充電状態にあります。 t_{SCIDG} の間この状態になった後、 CHG_1 割込みが生成され(CHG_0K が以前に 0 であった場合)、 CHG_0K が 1 に設定され、 $CHG_0TLS = 0x00$ となります。

PQEN = 1(デフォルト)で、IC がトリクル充電状態にある場合、バッテリの電流は $I_{TRICKLE}$ 以下になります。PQEN = 0 の場合、チャージャはトリクル充電状態をスキップして、急速充電状態に直接遷移し、バッテリ充電電流は I_{FC} 以下になります。

充電電流は、次のいずれかの理由により、ITRICKLE/IFCよりも低くなることがあります。

- チャージャ入力が入力電流制限内である。
- チャージャ入力電圧が低い。
- チャージャがサーマル・フォールドバック状態にある。
- システム負荷がアダプタ電流を消費している。システム負荷は常に、バッテリ充電電流よりも優先されます。

代表的なシステムは、PQEN=1で動作します。PQEN=0で動作している場合、システムのソフトウェアは通常、 I_{FC} を 200mA などの低い値に設定し、バッテリ電圧も監視します。バッテリ電圧が、6V などの比較的低い電圧を超えると、システムのソフトウェアは通常、 I_{FC} を増加させます。

次のイベントにより、ステート・マシンはこの状態を終了します。

- バッテリ電圧が V_{SYSMIN} 500mV より上昇する、または PQEN ビットがクリアされると、チャージャは、充電サイクルの次の状態である「急速充電定電流 (CC)」状態になります。
- バッテリ・チャージャが、tpqより長い間、この状態のままである場合、チャージャ・ステート・マシンは「タイマー・フォルト」状態に遷移します。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンは「ウォッチドッグ中断」状態に遷移します。

正常なバッテリの場合、トリクル充電状態が継続するのは、通常、数分以下です。このため、t_{PQ}よりも長い間、トリクル充電状態にあるバッテリには、問題が起きている可能性があります。

急速充電定電流(CC)状態

図 4 に示すように、チャージャは、 $V_{SYSMIN}-500 mV$ (代表値) $< V_{BATT} < V_{BATTREG}$ を満たす場合、急速充電定電流(CC)状態になります。 t_{SCIDG} の間、急速充電 CC 状態になった後、CHG_I 割込みが生成され(CHG_OK が以前に 0 であった場合)、CHG_OK が 1 に設定され、CHG DTLS = 0x01 となります。

急速充電 CC 状態にある場合、バッテリ充電電流は IFC 以下になります。充電電流は、次のいずれかの理由により、IFC よりも低くなることがあります。

- チャージャ入力が入力電流制限内である。
- チャージャ入力電圧が低い。
- チャージャがサーマル・フォールドバック状態にある。
- システム負荷がアダプタ電流を消費している。システム負荷は常に、バッテリ充電電流よりも優先されます。

次のイベントにより、ステート・マシンはこの状態を終了します。

- バッテリ電圧が $V_{BATTREG}$ より上昇すると、チャージャは、充電サイクルの次の状態である「急速充電低電圧 (CV)」状態になります。
- バッテリ・チャージャが、t_{FC}より長い間、この状態のままである場合、チャージャ・ステート・マシンは「タイマー・フォルト」状態 に遷移します。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンは「ウォッチドッグ中断」状態に遷移します。

バッテリ・チャージャは、急速充電定電流状態で最も多くの電力を消費するため、ダイ温度が上昇します。ダイ温度が Treg を超える場合、サーマル・フォールドバック・ループが作動し、IFC が低下します。詳細については、サーマル・フォールドバックのセクションを参照してください。

急速充電定電圧(CV)状態

図 4 に示すように、バッテリ電圧が急速充電 CC 状態から $V_{BATTREG}$ まで上昇すると、チャージャは急速充電定電圧 (CV) 状態になります。 t_{SCIDG} の間、急速充電 CV 状態になった後、CHG_I 割込みが生成され(CHG_OK が以前に 0 であった場合)、CHG_OK が 1 に設定され、 CHG_DTLS = 0x02 となります。

急速充電 CV 状態にあるとき、バッテリ・チャージャは、バッテリ全体で $V_{BATTREG}$ を維持し、充電電流は I_{FC} 以下になります。 \boxtimes 3 に示すように、バッテリが完全充電されるにつれて、チャージャ電流は、この状態で指数関数的に減少します。

Smart Power Selector 制御回路は、次のいずれかの理由により、充電電流を減少させることがあります。

- チャージャ入力が入力電流制限内である。
- チャージャ入力電圧が低い。
- チャージャがサーマル・フォールドバック状態にある。
- システム負荷がアダプタ電流を消費している。システム負荷は常に、バッテリ充電電流よりも優先されます。

次のイベントにより、ステート・マシンはこの状態を終了します。

- チャージャ電流が tremの間、Iroを下回ると、チャージャはトップオフ充電状態になります。
- バッテリ・チャージャが、trcより長い間、この状態のままである場合、チャージャ・ステート・マシンはタイマー・フォルト状態に遷移します。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンはウォッチドッグ・タイマー中断状態に遷移します。

トップオフ充電状態

図 4 に示すように、チャージャ電流が t_{TERM} の間、 I_{TO} を下回って減少する場合のみ、急速充電 CV 状態からトップオフ充電状態に移行できます。 t_{SCIDG} の間、トップオフ充電状態になった後、 CHG_I 割込みが生成され(CHG_I が以前に I_{CHG_I} であった場合)、 I_{CHG_I} が I_{CHG_I} に設定され、 I_{CHG_I} のであった場合)、 I_{CHG_I} が I_{CHG_I} に設定され、 I_{CHG_I} のであった場合)、 I_{CHG_I} を維持し、通常、充電電流は I_{TO} 以下になります。

Smart Power Selector 制御回路は、次のいずれかの理由により、充電電流を減少させることがあります。

- チャージャ入力が入力電流制限内である。
- チャージャ入力電圧が低い。
- チャージャがサーマル・フォールドバック状態にある。
- システム負荷がアダプタ電流を消費している。システム負荷は常に、バッテリ充電電流よりも優先されます。

次のイベントにより、ステート・マシンはこの状態を終了します。

- トップオフ充電時間 troの間、この状態になった後、チャージャは充電完了状態になります。
- V_{BATT} < V_{BATTREG} V_{RSTRT} の場合、チャージャは急速充電定電流 (CC) 状態に戻ります。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンはウォッチドッグ・タイマー中断状態に遷移します。

充電完了状態

図 4に示すように、バッテリ・チャージャは、チャージャが troの間、トップオフ充電状態になった後、充電完了状態になります。 t_{SCIDG} の間、この状態になった後、 CHG_I 割込みが生成され(CHG_I 0Kが以前に 0 であった場合のみ)、 CHG_I 18 に設定され、 CHG_I 18 となります。

次のイベントにより、ステート・マシンはこの状態を終了します。

- V_{BATT} < V_{BATTREG} − V_{RSTRT} の場合、チャージャは急速充電定電流状態に戻ります。
- ウォッチドッグ・タイマーが利用できない場合、チャージャ・ステート・マシンはウォッチドッグ・タイマー中断状態に遷移します。

充電完了状態では、バッテリ充電電流 I_{CHG} は 0A であり、チャージャはバッテリに非常に低い負荷電流 I_{MBDN} を供給します。バッテリに供給されるシステム負荷電流が低い場合($<<100\mu A$)、通常のシステムは、何日間も充電完了状態を維持できます。十分長い間充電完了状態に置かれると、バッテリ電圧は充電再開スレッショルド V_{RSTRT} 以下に減衰し、チャージャ・ステート・マシンは急速充電定電流(CC)状態に戻ります。充電完了から急速充電状態への遷移中は、ソフトスタートは生じません(di/dt 制限)。

タイマー・フォルト状態

チャージャには、充電タイマーとウォッチドッグ・タイマーの両方があり、安全な充電を確保しています。図 4 に示すように、充電タイマーはバッテリが無期限に充電されることのないようにします。チャージャが予備充電状態を維持できる時間は t_{PQ} です。チャージャが急速充電 CC および CV 状態を維持できる時間は t_{PC} であり、FCHGTIME でプログラム可能です。最後に、チャージャがトップオフ充電状態にある時間は t_{TO} であり、TO_TIME でプログラム可能です。タイマー・フォルト状態になると、CHG_I 割込みが遅延なく生成され、CHG_OK がクリアされ、CHG_DTLS = 0x06 となります。

チャージャは、タイマー・フォルト状態でオフです。チャージャは、MODE ビットを介してオフにしてから再びオンにするようにプログラムされている場合、または DISQBAT ピンが L-H-L からトグルされた場合に、タイマー・フォルト状態を終了できます。あるいは、チャージャ入力を取り外し、再挿入して、タイマー・フォルト状態を終了することもできます(図4の「ANY STATE」の楕円を参照)。

ウォッチドッグ・タイマー中断状態

チャージャには、充電タイマーとウォッチドッグ・タイマーの両方があり、安全な充電を確保しています。図 4 に示すように、ウォッチドッグ・タイマーは、ホストがハングした場合、あるいは正常に通信できない場合に、バッテリが無期限に充電されることのないように保護します。ウォッチドッグ・タイマーは、デフォルトでは WDTEN = 0 でディスエーブルになっています。WDTEN = 1 に設定して、この機能を有効にします。ホスト・コントローラは、ウォッチドッグ・タイマーがイネーブルになっている間に、タイマー期間 twp 内にウォッチドッグ・タイマーをリセットして、チャージャを正常動作させる必要があります。WDTCLR = 0x01 に設定して、ウォッチドッグ・タイマーをリセットします。

ウォッチドッグ・タイマー期間が終了した場合、充電が停止し、CHG_I 割込みが生成され(CHG_OK が以前に 1 であった場合)、CHG_OK がクリアされ、CHG_DTLS は、ウォッチドッグ・タイマー期間が終了したためにチャージャがオフであることを示します。 ウォッチドッグ・タイマー期間が終了したら、WDTCLR = 0x01 に設定して、チャージャを再始動できます。 SYS ノードは、ウォッチドッグ・タイマー期間が終了しても、DC-DC 降圧を介してバッテリおよび/またはアダプタによってサポートできます。

サーマル・シャットダウン状態

図 4 に示すように、ジャンクション温度 T_J がデバイスのサーマル・シャットダウン・スレッショルド T_{SHDN} を超えると、ステート・マシンはサーマル・シャットダウン状態になります。 T_J が T_{SHDN} に近い場合、チャージャは、既に入力電流を 0A に戻しているため(詳細については、サーマル・フォールドバックのセクションを参照)、チャージャと DC-DC は事実上オフになっています。この状態になると、CHG I割込みが生成され(CHG OK が以前に 1 であった場合)、CHG OK がクリアされ、CHG DTLS = 0x0A となります。

サーマル・シャットダウン状態では、チャージャはオフです。MODE レジスタ(CHG_CNFG_00[3:0])は、すべての O タイプ・レジスタ と同様にデフォルト値にリセットされます。

温度管理

MAX77963 チャージャは、いくつかの温度管理技法を用いて、バッテリとダイの過度の温度上昇を防ぎます。

サーマル・フォールドバック

サーマル・フォールドバックは、IC のジャンクション温度をレギュレーションしながら、バッテリ充電電流を最大化します。図 5 に示すように、ダイ温度が REGTEMP(T_{REG})によって設定された値を超えると、熱制限回路は、アナログ制御ループを用いて、バッテリ・チャージャの目標電流を5% (T_{REG}) だけ減少させます。チャージャが、サーマル・フォールドバック・ループの内外に遷移すると、CHG_I 割込みが生成され、ホスト・マイクロプロセッサは、TREG ステータス・ビットでサーマル・レギュレーション・ループのステータスを読み出すことができます。アクティブなサーマル・フォールドバック・ループは異常動作ではなく、サーマル・フォールドバック・ループ状態は CHG_OK ビットに影響を与えません(CHG_DTLS 内にあるデータのみ、CHG_OK に影響を及ぼします)。




図 5. 充電電流とジャンクション温度の関係

JEITA 準拠

MAX77963 は、JEITA 仕様に従ってリチウム・イオン・バッテリを安全に充電します。MAX77963 は、THM ピンに接続された NTC サーミスタを用いてバッテリ温度を監視し、バッテリ温度の変動に応じて急速充電電流や充電終止電圧を自動調整します。JEITA 準拠の充電は、JEITA_ENを 0 に設定してディスエーブルにできます。CHG_DTLS および THM_DTLS レジスタは、JEITA 準拠の充電ステータスを伝達します。

TCOLD < T < TCOLD の場合の、JEITA 準拠の急速充電電流 ICHGCC_IEITA および充電終止電圧 VCHGCV_JEITA は、I²C ビットの ICHGCC_COOL および VCHGCV_COOL でプログラム可能です。

図 6 に示すように、Twarm < T < Thot の場合の充電終止電圧は、 (CHG CV PRM - 180mV/セル) まで低下します。

バッテリ温度が低すぎる(T<Tcold) または高すぎる(THOT<T) 場合、充電は中断されます。

温度スレッショルド Tcold、Tcold、Twarm、Thot は、サーミスタの選択に依存します。詳細については、サーミスタ入力(THM)のセクションを参照してください。

バッテリ充電電流が50%減少すると、チャージャ・タイマーは2倍になります。




図 6. JEITA 準拠

サーマル・シャットダウン

MAX77963 にはダイ温度検出回路があります。ダイ温度がサーマル・シャットダウン・スレッショルド T_{SHDN} を超えると、MAX77963 は シャットダウンし、O タイプの IPC レジスタをリセットします。 15° C の熱ヒステリシスがあります。サーマル・シャットダウンの後に、ダイ温度が 15° C 低下すると、サーマル・シャットダウン・バスはデアサートされ、本デバイスは再びイネーブルになります。バッテリ・チャージャには、独立したサーマル・レギュレーション・ループがあります。詳細については、サーマル・フォールドバックのセクションを参照してください。

自動チャージャ・ループ・オフセット

MAX77963 には、入力電圧(AICL)、入力電流、出力電圧、出力電流の 4 つの独立したアナログ・ループがあります。 MAX77963 は、異なるループ間を自動的に切り替え、常に 1 つのループのみが制御されます。異なるループ間のオフセットのため、チャージャは、境界条件で 2 つのループを切り替えることがあります。例えば、MAX77963 が急速充電状態にあり、VBATTが CHG_CV_PRM[7:0]に近く、IBATTが CHGCC に近い場合、チャージャは、急速充電 CC 状態(出力電流ループ)と急速充電 CV 状態(出力電圧ループ)の境界にあります。チャージャは、出力電流ループと出力電圧ループを連続的に切り替えることがあります。

ループ切り替え挙動が生じる可能性をなくすため、自動チャージャ・ループ・オフセットが実装されています。出力電圧ループの自動オフセット(CHGR_CV_OFFSET[1:0])と出力電流ループの自動オフセット(CHGCC_OFFSET[1:0])は、これらのループに入るためのプログラム可能なヒステリシスを提供します。オフセットは、チャージャが対応するループ内にない場合に適用され、チャージャが対応するループに遷移する場合には、自動的に除去されます。例えば、CHGR_CV_OFFSET[1:0]が 0x1 (+22.9mV (2S) または+34.4mV (3S))に設定されている場合、急速充電 CC から CV への遷移は、(CHG_CV_PRM[7:0] + 22.9mV (2S) または 34.4mV (3S))に等しい V_{BATT} で生じ、急速充電 CV 状態における V_{BATT} レギュレーション・ターゲットは、CHG_CV_PRM[7:0]のままです。これにより、余分なヒステリシスが生じ、各ループの正確なレギュレーションが維持されます。

ループに自動オフセットを追加すると、他の 3 つのループすべてで起こり得るループ切り替えを妨げることができます。以下のとおり設定することを推奨します。

- +62.5mA の場合、CHGCC OFFSET[1:0]を 0x01 に設定
- +22.9mV (2S) または+34.4mV (3S) の場合、CHGR CV OFFSET[1:0]を 0x01 に設定

入力電流ループと入力電圧 (AICL) ループのオフセットは OTP で設定されます。入力電流ループ・オフセット OTP_INLIM_OFFSET[1:0] は 0x0 (0mA/ディスエーブル) に、入力電圧 (AICL) ループ・オフセット OTP_BYPV_OFFSET[1:0]は 0x1 (-1LSB) に設定されます。 (LSB は、VCHGIN_REG = 4.025V - 4.900V で 175mV、VCHGIN_REG = 5.425V - 10.950V で 525mV、VCHGIN_REG = 11.550V - 19.050V で 600mV)。

自動オフセットを 0x0 に設定すると、この機能は事実上無効になります。

工場出荷モード

MAX77963は、バッテリ静止電流 Ishon が小さい工場出荷モードに対応しています。

入力源が有効ではなく、本デバイスがバッテリから給電されているときに、DISQBAT ピンがハイにプルアップされるか、FSHIP_MODE ビットが 1 に設定される場合、本デバイスは工場出荷モードになります。 I^2 C 通信は、工場出荷モードでは利用できません。有効な入力源が本デバイスの CHGIN ピンに印加されているか、STBY ピンがハイにプルアップされるときに、本デバイスは工場出荷モードを終了します。 I^2 C 通信がイネーブルになります。

最小システム電圧

バッテリ電圧が低い場合 $(V_{BATT} < V_{SYSMIN} - 500 mV)$ 、システム電圧は最小 SYS 電圧 V_{SYSMIN} にレギュレーションされます。

- V_{BATT} < V_{PRECHG} の場合、充電電流は I_{PRECHG}。
- VPRECHG < VBATT < VSYSMIN 500mV の場合、充電電流は ITRICKLE。
- V_{SYSMIN} 500mV < V_{BATT} の場合、充電電流は I_{FC}。

バッテリ差動電圧検出(BATSP、BATSN)

BATSP と BATSN は、バッテリの差動リモート電圧検出ラインです。MAX77963 のリモート検出機能は、電圧検出精度を向上させ、急速充電 CC 状態での充電時間を最長化し、総充電時間を最短化します。サーミスタ電圧は、BATSN に関して説明されます。最良の結果を得るには、BATSP と BATSN を、バッテリ・コネクタのできるだけ近くに接続します。

バッテリ過電流アラート

過大なバッテリ放電電流は、湿気への曝露、ソフトウェアの問題、IC の故障、コンポーネントの故障、短絡を引き起こす物理的故障など、いくつかの理由により発生することがあります。バッテリ過電流アラート機能は、B2SOVRC[3:0]で有効になります。この機能を無効にすると、バッテリ消費電流が IBOVRC だけ減少します。

バッテリ (BATT) からシステム (SYS) への放電電流 I_{BATT} が、プログラムされた過電流スレッショルドを少なくとも t_{BOVRC} の間、超えると、 Q_{BAT} スイッチが閉じて、本 IC 内の電力損失が低減します。 $B2SOVRC_I$ および BAT_I 割込みが生成され、 BAT_OK がクリアされ、 BAT_DTLS が過電流状態を登録します。通常、ホスト・プロセッサは、この過電流割込みを検出すると、過電流状態を緩和しようとするハウスキーピング・ルーチンを実行します。プロセッサが t_{OCP} 内に過電流を修正できない場合、MAX77963 は DC-DC をオフにします。

 t_{OCP} の持続時間は、B2SOVRC_DTC レジスタ・ビット(バッテリから SYS への過電流デバウンス時間制御)を介して次のように設定できます。0x0(デフォルト): $t_{OCP} = 6ms$ 、0x1: $t_{OCP} = 100ms$ 。




図 7. B2SOVRC

チャージャ割込みのデバウンス時間

表9に、チャージャ割込みのデバウンス時間を示します。

表 9. チャージャ割込みのデバウンス時間の一覧

	DEBOUNCE TIME				
INTERRUPT	RIS	SING	FALLING		
	MIN	MAX	MIN	MAX	
AICL_I	30ms	_	30ms	_	
B2SOVRC_I	_	3.3ms	None	_	
BAT_I (OV)	30ms	_	None	_	
OTG_I	37.5ms	_	None	_	
PLIM_I	450µs	_	None	_	

入力電力正常/OTG 電力正常出力(INOKB)

INOKB は、オープンドレインでアクティブ・ローの出力であり、CHGIN の電力が正常な状態にあることを示します。

OTG モードがディスエーブルの場合に(OTGEN = L かつ MODE[3:0] ≠ 0x0A)、有効な入力源が CHGIN に挿入され、VCHGIN UVLO < VCHGIN < VCHGIN OVLOになると、INOKB はローにプルダウンします。

MAX77963

2S/3S リチウムイオン・バッテリおよび USB 給電用 23V_{IN}、3.2A_{OUT}昇降圧チャージャ

OTG モードがイネーブルの場合に(OTGEN = H または MODE[3:0] = 0x0A)、 $V_{CHGIN.OTG.UV} < V_{CHGIN.OTG.UV}$ になると、INOKB はローにプルダウンして、OTG の出力電力が正常であることを示します。

INOKBは、システム IO 電圧に 200kΩのプルアップ抵抗を追加することで、ロジック出力として使用できます。

チャージャ・ステータス出力(STAT)

STAT は、オープンドレインでアクティブ・ローの出力であり、充電状態を示します。STAT は、システム IO レールと整流器(ダイオードとコンデンサ)に 200k Ω のプルアップ抵抗を追加することで、ホスト・プロセッサへのロジック入力として使用できます。

表 10. STAT による充電ステータス・インジケータ

CHARGE STATUS	STAT	LOGIC STATE
No input	High impedance	High
No DC-DC/no charge: Valid adapter with STBY_EN = 1 or MODE = 0x0/1/2/3/4	High impedance	High
Trickle, Precharge, Fast-Charge	Repeat low and high impedance with 1Hz, 50% duty cycle	High, rectified with an external diode and a capacitor
Top-Off and Done	Low	Low
Faults	High impedance	High

反転降圧モード(OTG)

MAX77963 は、その DC-DC コンバータ・トポロジにより、順方向昇降圧コンバータまたは反転降圧コンバータとして動作できます。DC-DC コンバータのモードは、MODE[3:0]レジスタ・ビットで制御されます。MODE[3:0] = 0xA または OTGEN = H の場合、DC-DC コンバータ は反転降圧モードで動作し、CHGIN への電流供給を可能にします。これは一般に On-the-Go(OTG)モードと呼ばれます。

OTG モードでは、DC-DC コンバータは、反転降圧モードで動作し、 V_{BYP} を $V_{BYP,OTG}$ (代表値 5.1V)にレギュレーションします。CHGIN-to-BYP スイッチ Q_{CHGIN} を流れる電流は、OTG_ILIM[2:0]によりプログラムされた値に制限されます。OTG_ILIM には、 $500mA \sim 3A$ の CHGIN 電流制限をプログラムする選択肢が 8 つあります。OTG モードがイネーブルの場合、CHGIN 電流検出は、BYP から CHGIN に流れる電流を測定します。OTG モードがディスエーブルの場合、CHGIN 電流検出は、CHGIN から BYP に流れる電流を測定します。

OTG_I、OTG_M、OTG_OK は、OTG 機能に関連付けられた割込みビット、割込みマスク・ビット、割込みステータス・ビットです。OTG_DTLS[1:0]は、OTG 動作のステータスを伝達します。OTG_DTLS[1:0]は、ホストがレジスタを読み出すまで保持されます。

CHGIN の外付け OTG 負荷が、 $I_{CHGIN,OTG,ILIM}$ 電流制限値を 37.5ms 以上の間超えると OTG_I 割込みが生成され、OTG_OK = 0、OTG_DTLS[1:0] = 0x1 となります。反転降圧モードでは、過負荷時に電流が制限された電圧源として動作します。OTG_ILIM 状態が 60ms の間継続すると、DC-DC コンバータはスイッチングを停止し、300ms のオフ時間後にスイッチングを自動的に再開します。CHGIN での OTG ILIM フォルト状態が持続する場合、DC-DC は約 60ms のオンと約 300ms のオフで、オン/オフをトグルします。

CHGIN 電圧が V_{CHGIN,OTG,UV}を下回ると、DC-DC はスイッチングを停止し、OTG_I割込みが生成され、OTG_OK=0、OTG_DTLS[1:0]=0x0 となります。

CHGIN 電圧が V_{CHGIN.OTG.OV} を超えると、DC-DC はスイッチングを停止し、OTG_I割込みが生成され、OTG_OK = 0、OTG_DTLS[1:0] = 0x2 となります。

OTG_UV または OTG_OV のフォルト状態が原因で、DC-DC がスイッチングを停止した場合、300ms のオフ時間後に自動的に再試行します。

PFM 動作の最小スイッチング周波数(PFM_MIN_FREQ[1:0]によりプログラム可能)は、OTG モードではディスエーブルに設定する必要があります。非常に軽い CHGIN 負荷では、最小スイッチング周波数を強制すると、CHGIN 過電圧が生じる可能性があります。

INOKB は、OTG の電力が正常であることを示すハードウェア表示です。詳細については、入力電力正常/OTG 電力正常出力 (INOKB) のセクションを参照してください。

OTGモードは、2Sバッテリと1.8MHzスイッチング周波数の構成に対してはサポートされていません。

OTG イネーブル (OTGEN)

OTGEN はアクティブ・ハイ入力です。OTGEN ピンがハイにプルアップされると、OTG 機能が有効になります。OTGEN ピンがローにプルダウンされると、MODE[3:0] = 0XA に設定することにより、1C を介して OTG 機能を有効にできます。

このデバイスは、CHGINバイパス・キャップでの電圧 VCHGINが VCHGIN_UVLoを下回った場合にのみ、反転降圧動作をイネーブルにします。

OTG イネーブル時に V_{CHGIN} が V_{CHGIN_UVLO} スレッショルドを上回る場合、このデバイスでは、確実に V_{CHGIN} ノードが $8k\Omega$ のプルダウン抵抗を介して放電を行ってから、OTG 機能と反転降圧スイッチングがイネーブルされます。

V_{CHGIN UVLO}に達すると、プルダウンが解除されます。

アナログ低ノイズ電源入力(AVL)

AVL は、MAX77963 のアナログ回路用の電源入力です。このピンから外付けデバイスへは給電しません。AVL と PVL の間は 4.7Ω の抵抗で、AVL と GND の間は 4.7μ F のコンデンサで、それぞれバイパスしてください。

ローサイド・ゲート・ドライバ電源(PVL)

PVL は、内蔵 1.8V LDO 出力であり、MAX77963 のローサイド・ゲート・ドライバ回路に給電します。このピンから、プルアップ抵抗以外の外付けデバイスへは給電しません。 $4.7\mu F$ のコンデンサで PGND にバイパスしてください。

システム・フォルト

V_{SYS} フォルト

MAX77963 は、Vsvs ノードの低電圧および過電圧イベントを監視します。以下に、これらのイベントのいずれかが発生する場合のデバイスの挙動を説明します。

V_{SYS} 低電圧ロックアウト(V_{SYSUVLO})

SYS と GND の間の電圧 V_{SYS} が低電圧ロックアウト・スレッショルド $V_{SYSUVLO}$ を下回ると、MAX77963 は直ちに、SYSUVLO I割込みを生成します。 V_{SYS} が 8ms 以上の間、低電圧である場合、デバイスはシャットダウンし、O タイプの I²C レジスタをリセットします。

Vsys 過電圧ロックアウト (VsysovLo)

 V_{SYS} が $V_{SYSOVLO}$ を超えると、MAX77963 は直ちに、SYSOVLO_I割込みを生成し、本デバイスはシャットダウンし、O タイプの I²C レジスタをリセットします。

サーマル・フォルト

MAX77963 にはダイ温度検出回路があります。ダイ温度が、 150° C のサーマル・シャットダウン・スレッショルド T_{SHDN} を超えると、MAX77963 はシャットダウンし、O タイプの I° C レジスタをリセットします。 15° C の熱ヒステリシスがあります。サーマル・シャットダウンの後に、ダイ温度が 15° C 低下すると、サーマル・シャットダウン・バスはデアサートされ、MAX77963 は再びイネーブルになります。バッテリ・チャージャには、独立したサーマル・レギュレーション・ループがあります。詳細については、サーマル・フォールドバックのセクションを参照してください。

レジスタのタイプおよびリセット条件

このICには、以下で定義されるようにレベルの異なるリセットがあります。

- **Sタイプ**: レジスタは、V_{AVL} < 1.8V またはハードウェア・リセット(HW_RST)の場合にその都度リセットされます。Sタイプ・レジスタには、TOP レジスタ 0x00、0x01、0x03、0x04、0x05、CHARGER_FUNC レジスタの 0x10、0x12、0x13、0x14、0x15、ADC_FUNC レジスタの 0x32~0x45 が含まれます。
- **Oタイプ**: レジスタは、 $V_{AVL} < 1.8V$ またはハードウェア・リセット(HW_RST)、または $V_{SYS} < V_{SYSUVLO}$ 、または $V_{SYS} > V_{SYSOVLO}$ 、またはダイ温度 $> T_{SHDN}$ 、またはソフトウェア・リセット(SW_RST)の場合にその都度リセットされます。Oタイプ・レジスタには、 TOP レジスタの Ox02、CHARGER_FUNC レジスタの Ox11、Ox16 \sim 0x23 のすべてのレジスタ、Ox30、Ox31 が含まれます。

SYS 過負荷保護

 V_{SYS} が $V_{SYSUVLO}$ より小さく、インダクタのピーク電流が昇降圧電流制限値(HSILIM)に達した場合、MAX77963 は、SYS 過負荷と起こり得る短絡状態を検出します。 MAX77963 は、昇降圧コンバータを数回のスイッチング・サイクルの間、オフにすることにより、本チップを電流暴走から保護します。インダクタ電流が低下した後、スイッチングが再開されます。

チャージャ・レジスタ書込み保護

CHG_CNFG レジスタの 1、2、3、4、5、7、8、9、10、11、12、13 (CHARGER_FUNC レジスタ・アドレスの 0x17、0x18、0x19、0x1A、0x1B、0x1D、0x1E、0x1F、0x20、0x21、0x22、0x23) は、CHG_CNFG_06.CHGPROT ビットフィールドにより保護されます。デフォルトでは、これらの設定は書込み可能ではなく、最初にビットフィールド CHGPROT = 0x3 を書き込んで、ロックを解除する必要があります。

割込み出力 (INTB1 と INTB2)

INTB1とINTB2は、アクティブ・ローのオープンドレイン出力です。プルアップ抵抗をプルアップ電源に接続してください。

MAX77963 の INTB1/INTB2 は、MAX77963 内でマスクされていない割込みイベントが生じたときに、ホストの割込み入力とホストへの信号に接続できます。

トップ割込み (TOP INT[7:0]) は INTB1 に対応付けられ、チャージャ割込み (CHG INT[7:0]) は INTB2 に対応付けられます。

ADC

MAX77963 は、8 チャンネルの 12 ビット SAR (逐次比較型) ADC を搭載しており、CHGIN 電圧 (CH1) 、ADCIN 電圧 (CH2) 、BATT 電圧 (CH3) 、SYS 電圧 (CH4) 、ダイ温度 (CH5) 、V_{THM}/V_{AVL} (CH6) 、CHGIN 電流 (CH7) 、BATT 電流 (CH8) など、この IC の電圧、電流、温度を監視できます。各チャンネルは、I²C を介して個別にイネーブル/ディスエーブルできます。各チャンネルの変換出力は、ADC DATAx レジスタに格納されます。

ADCには、連続変換モードと単一変換モードがあります。連続変換モード(MEAS_CONT = 0b1)では、ADCは、SAMPLE_RATE[1:0]によって指定されたサンプル・レートで、イネーブルになったチャンネルを連続的にサンプリングし、変換します。単一変換モード(MEAS_SGLE = 0b1)では、ADC は、イネーブルになったチャンネルを 1 回サンプリングし、変換します。連続変換モードと単一変換モードの両方で、ADC_DATAx レジスタにロードする前に行う複数の変換出力の平均化はオプションです。平均化は、AVG_EN と AVG_CNT[1:0]によってプログラム可能です。

CH2(ADCIN 電圧)は、ユーザが指定する外部信号の電圧を測定し、変換します。CH2 を使用する場合、外付けの抵抗分圧器を ADCIN バンプに用いて、電圧を $0\sim1.25$ V の範囲に下げる必要があります。下部分圧抵抗の抵抗値は 50k Ω 以下を推奨します。CH2 を使用しない場合は、ADCIN を GND に短絡させます。

CH7 (CHGIN電流) と CH8 (BATT電流) は、MSB (ビット12) を符号ビットとして、両方向の電流を測定できます。CH7 の場合、MSB は、CHGIN から BYP への電流では 0、BYP から CHGIN への電流では 1 です。CH8 の場合、MSB は、SYS から BATT への電流では 0、BATT から SYS への電流では 1 です。以下の条件では、CH8 の読出しデータは 0 となります。

- チャージャが予備充電状態(事前充電状態とトリクル充電状態)にあり、QBATがオフの場合。
- バッテリが SYS に電流を補充する場合。

単一変換モードの場合、変換が完了すると、ADC CONV Iで割込みが生成されます。連続変換モードでは、割込みは生成されません。

I²C シリアル・インターフェース

 I^2 C シリアル・バスは、双方向シリアル・データ・ライン(SDA)とシリアル・クロック(SCL)で構成されています。 I^2 C はオープンドレイン・バスです。SDA と SCL にはプルアップ抵抗(500 Ω 以上)が必要です。SDA と SCL に直列接続されるオプションの 24Ω 抵抗は、バスライン上の高電圧スパイクからデバイス入力を保護するのに役立ちます。直列抵抗はまた、バスライン上のクロストークとアンダーシュートを最小限に抑えます。

システム設定

PC バスはマルチマスタ・バスです。バスに接続できるデバイスの最大数は、バス容量によってのみ制限されます。

図8に、代表的な IPC システムの例を示します。データをバスに送信する IPC バス上のデバイスは、トランスミッタと呼ばれます。データをバスから受信するデバイスは、レシーバーと呼ばれます。データ転送を開始し、SCL クロック信号を生成してデータ転送を制御するデバイスは、マスタです。マスタがアドレス指定しているデバイスは、スレーブとみなされます。MAX77963 の IPC 互換インターフェースが動作している場合、それは IPC バス上のスレーブであり、トランスミッタにもレシーバーにもなります。




図 8. 通信コントローラの機能ロジック図

ビット転送

SCL クロック・サイクルごとに、1 データ・ビットが転送されます。SDA 上のデータは、SCL クロック・パルスのハイ期間中に、安定している必要があります。SCL がハイの間に SDA が変化すると、制御信号となります(START 条件と STOP 条件)。




図 9. I²C ビット転送

START 条件と STOP 条件

 I^2 C シリアル・インターフェースが非アクティブの場合、SDA と SCL はアイドル状態でハイになります。マスタ・デバイスは、START 条件を発行することにより通信を開始します。START 条件は、SCL がハイの状態で、SDA 上でのハイからローへの遷移です。STOP 条件は、SCL がハイの状態で、SDA 上でのローからハイへの遷移です。

マスタからの START 条件は、IC への送信の開始を知らせます。マスタは、NOT ACKNOWLEDGE に続いて STOP 条件を発行することにより、送信を終了させます。

STOP 条件はバスを解放します。スレーブに一連のコマンドを発行するために、マスタは STOP コマンドの代わりに REPEATED START (Sr) コマンドを発行して、バスの制御を維持できます。一般に、REPEATED START コマンドは、通常の START コマンドと機能的には同等です。

STOP 条件または不正なアドレスが検出されると、IC は、次の START 条件まで、SCL を I^2 C シリアル・インターフェースから内部的に切断して、デジタル・ノイズとフィードスルーを最小限に抑えます。




図 10. I²C の START と STOP

アクノレッジ

IPCバス・マスタとIC(スレーブ)は、どちらもデータ受信時にアクノレッジ・ビットを生成します。アクノレッジ・ビットは、各9ビット・データ・パケットの最後のビットです。ACKNOWLEDGE(A)を生成するために、受信デバイスは、アクノレッジ関連のクロック・パルス(9番目のパルス)の立上がりエッジの前に、SDAをローにプルダウンし、クロック・パルスのハイ期間中に、SDAをローに維持する必要があります。NOT-ACKNOWLEDGE(nA)を生成するために、受信デバイスは、アクノレッジ関連のクロック・パルスの立上がりエッジの前に、SDAをハイにプルアップできるようにし、クロック・パルスのハイ期間中に、SDAをハイのままにします。

アクノレッジ・ビットをモニタリングすることで、データ転送の失敗を検出できます。データ転送の失敗が起きるのは、受信デバイスが ビジー状態の場合、またはシステム・フォルトが発生した場合です。データ転送が失敗した場合、バス・マスタは後で通信を再試行する 必要があります。

スレーブ・アドレス

IC は、スレーブのトランスミッタ/レシーバーとして動作します。IC のスレーブ・アドレスは 0xD2h/0xD3h です。最下位ビットは、読出し/書込みインジケータです(読出しの場合は 1、書込みの場合は 0)。

クロック・ストレッチング

一般に、PC バスのクロック信号生成は、マスタ・デバイスの責任です。PC 仕様により、遅いスレーブ・デバイスは、クロック・ラインをローに保持することで、クロック信号を変更できます。スレーブ・デバイスがクロック・ラインをローに保持するプロセスは、一般にクロック・ストレッチングと呼ばれます。この IC では、クロック・ラインをローに保持するいかなる形態のクロック・ストレッチングも使用しません。

ジェネラル・コール・アドレス

この IC では、PC 仕様のジェネラル・コール・アドレスには対応していません。また、ジェネラル・コール・アドレス (00000000b) を認識した場合でも、ACKNOWLEDGE (A) は発行しません。

通信速度

この IC は、I²C 3.0 対応 (1MHz) のシリアル・インターフェースを備えています。

- I²C リビジョン 3 対応のシリアル通信チャンネル
 - 0Hz~100kHz (標準モード)
 - 0Hz~400kHz (ファースト・モード)
 - 0Hz~1MHz (ファースト・モード・プラス)
- I^2C クロック・ストレッチングは使用しません

標準モード、ファースト・モード、ファースト・モード・プラスでの動作には、特別なプロトコルは不要です。この範囲全体でバス速度を変更する場合の主な考慮事項は、バス容量とプルアップ抵抗の組み合わせです。バス容量とプルアップ抵抗によって生成される時定数 $(C\times R)$ が大きくなると、バス動作が遅くなります。このため、バス速度を増加させるときは、プルアップ抵抗を減少させて、合理的な時定数を維持する必要があります。プルアップ抵抗の選択に関する詳細な手引きについては、 I^2C リビジョン 3.0 仕様の「プルアップ抵抗のサイジング」のセクションを参照してください。一般に、バス容量が 200pF の場合、100kHz バスには 5.6k Ω のプルアップ抵抗、400kHz バスには 1.5k Ω のプルアップ抵抗、1MHz バスには 680 Ω のプルアップ抵抗が必要です。プルアップ抵抗は、オープンドレイン・バスが低い場合に電力を消費します。プルアップ抵抗の値が低いほど、消費電力 (V^2/R) は大きくなります。

高速モードでの動作には、いくつかの特別な考慮事項が必要です。考慮事項の完全なリストについては、I²C 3.0 仕様を参照してください。この IC に関する主な考慮事項は、次のとおりです。

- I²Cバス・マスタは、電流源プルアップを用いて、信号の立上がり時間を短縮します。
- I²C スレーブは、SDA ラインと SCL ラインで異なる入力フィルタのセットを用いて、より高いバス速度に対応する必要があります。
- 通信プロトコルは、高速マスタ・コードを利用する必要があります。

電源投入時および各 STOP 条件の後に、この IC の入力フィルタは、標準モード、ファースト・モード、ファースト・モード・プラス(すなわち、0Hz~1MHz)のいずれかに対応するよう設定されます。入力フィルタをハイスピード・モード用に切り替えるには、通信プロトコルのセクションで説明するハイスピード・マスタ・コード・プロトコルを使用します。

通信プロトコル

このデバイスは、そのレジスタへの書込みとレジスタからの読出しの両方に対応しています。

単一レジスタへの書込み

図 11 に、 I° C マスタ・デバイスが、 I° C に 1 バイトのデータを書き込むためのプロトコルを示します。このプロトコルは、SMBus 仕様の「書込みバイト」プロトコルと同じものです。

「書込みバイト」プロトコルは次のとおりです。

- 1. マスタは START コマンド(S)を送信します。
- 2. マスタは、7ビットのスレーブ・アドレスと、それに続く書込みビット (R/W=0) を送信します。
- 3. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 4. マスタは、8 ビットのレジスタ・ポインタを送信します。
- 5. スレーブはレジスタ・ポインタをアクノレッジします。
- 6. マスタはデータ・バイトを送信します。
- 7. スレーブはデータ・バイトをアクノレッジします。SCL の立上がりエッジで、データ・バイトがターゲット・レジスタにロードされ、データがアクティブになります。
- 8. マスタは、STOP 条件 (P) または REPEATED START 条件 (Sr) を送信します。P を発行すると、バス入力フィルタが 1MHz 以下 の動作向けに確実に設定されます。REPEATED START (Sr) を発行すると、バス入力フィルタは現在の状態のままになります。




図 11. 単一レジスタへの書込み

シーケンシャル・レジスタへの書込み

図 12 に、シーケンシャル・レジスタへの書込みのプロトコルを示します。このプロトコルは、マスタがデータの最初のバイトを受信した後に書込みを継続することを除いて、「書込みバイト」プロトコルと同様のものです。マスタは、書込みが終了すると、STOP またはREPEATED START を発行します。

「シーケンシャル・レジスタへの書込み」プロトコルは次のとおりです。

- 1. マスタは START コマンド(S)を送信します。
- 2. マスタは、7ビットのスレーブ・アドレスと、それに続く書込みビット(R/W=0)を送信します。
- 3. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 4. マスタは、8ビットのレジスタ・ポインタを送信します。
- 5. スレーブはレジスタ・ポインタをアクノレッジします。
- 6. マスタはデータ・バイトを送信します。
- 7. スレーブはデータ・バイトをアクノレッジします。SCL の立上がりエッジで、データ・バイトがターゲット・レジスタにロードされ、データがアクティブになります。
- 8. 手順6~7は、マスタが必要とする回数だけ繰り返されます。
- 9. 最後のアクノレッジ関連クロック・パルス中に、スレーブは ACKNOWLEDGE (A) を発行します。
- 10. マスタは、STOP 条件 (P) または REPEATED START 条件 (Sr) を送信します。P を発行すると、バス入力フィルタが 1MHz 以下 の動作向けに確実に設定されます。REPEATED START (Sr) を発行すると、バス入力フィルタは現在の状態のままになります。




図 12. シーケンシャル・レジスタへの書込み

レジスタ・データ・ペアを用いた複数バイトの書込み

図 13 に、 I^2 C マスタ・デバイスが、レジスタ・データ・ペアを用いて、IC に複数バイトを書き込むためのプロトコルを示します。このプロトコルにより、 I^2 C マスタ・デバイスは、スレーブを一度だけアドレス指定してから、ランダムな順序で複数のレジスタにデータを送信できます。レジスタは、マスタが STOP 条件を発行するまで、連続的に書き込むことができます。

「レジスタ・データ・ペアを用いた複数バイト」プロトコルは次のとおりです。

- 1. マスタは START コマンド(S)を送信します。
- 2. マスタは、7ビットのスレーブ・アドレスと、それに続く書込みビット (R/W=0) を送信します。
- 3. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 4. マスタは、8ビットのレジスタ・ポインタを送信します。
- 5. スレーブはレジスタ・ポインタをアクノレッジします。
- 6. マスタはデータ・バイトを送信します。
- 7. スレーブはデータ・バイトをアクノレッジします。SCL の立上がりエッジで、データ・バイトがターゲット・レジスタにロードされ、データがアクティブになります。
- 8. 手順4~7は、マスタが必要とする回数だけ繰り返されます。
- 9. マスタは STOP 条件を送信します。停止関連の SDA エッジの立上がりエッジ中に、以前に書き込まれたデータ・バイトがターゲット・レジスタにロードされ、アクティブになります。




図 13. 「レジスタ・データ・ペアを用いた複数バイト」プロトコルによる複数レジスタへの書込み

MAX77963

2S/3S リチウムイオン・バッテリおよび USB 給電用 23V_{IN}、3.2A_{OUT} 昇降圧チャージャ

単一レジスタからの読出し

PC マスタ・デバイスは、1 バイトのデータを IC に読み出します。このプロトコルは、SMBus 仕様の「読出しバイト」プロトコルと同じものです。

「読出しバイト」プロトコルは次のとおりです。

- 1. マスタは START コマンド(S)を送信します。
- 2. マスタは、7ビットのスレーブ・アドレスと、それに続く書込みビット (R/W=0) を送信します。
- 3. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 4. マスタは、8 ビットのレジスタ・ポインタを送信します。
- 5. スレーブはレジスタ・ポインタをアクノレッジします。
- 6. マスタは REPEATED START コマンド (Sr) を送信します。
- 7. マスタは、7ビットのスレーブ・アドレスと、それに続く読出しビット (R/W=1) を送信します。
- 8. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 9. アドレス指定されたスレーブは、レジスタ・ポインタで指定された位置から8ビットのデータをバス上に配置します。
- 10. マスタは NOT-ACKNOWLEDGE (nA) を発行します。
- 11. マスタは、STOP 条件 (P) または REPEATED START 条件 (Sr) を送信します。P を発行すると、バス入力フィルタが 1MHz 以下 の動作向けに確実に設定されます。REPEATED START (Sr) を発行すると、バス入力フィルタは現在の状態のままになります。




図 14. 単一レジスタからの読出し

シーケンシャル・レジスタからの読出し

図 15 に、シーケンシャル・レジスタからの読出しのプロトコルを示します。このプロトコルは、マスタが ACKNOWLEDGE (A) を発行して、更にデータが必要であることをスレーブに通知することを除いて、「読出しバイト」プロトコルと同様のものです。マスタは、必要なデータをすべて取得すると、NOT-ACKNOWLEDGE (nA) と STOP (P) を発行して、送信を終了します。

「シーケンシャル・レジスタからの連続読出し」プロトコルは次のとおりです。

- 1. マスタは START コマンド (S) を送信します。
- 2. マスタは、7ビットのスレーブ・アドレスと、それに続く書込みビット(R/W=0)を送信します。
- 3. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 4. マスタは、8ビットのレジスタ・ポインタを送信します。
- 5. スレーブはレジスタ・ポインタをアクノレッジします。
- 6. マスタは REPEATED START コマンド (Sr) を送信します。
- 7. マスタは、7ビットのスレーブ・アドレスと、それに続く読出しビット (R/W=1) を送信します。
- 8. アドレス指定されたスレーブは、SDA をローにすることによって ACKNOWLEDGE (A) をアサートします。
- 9. アドレス指定されたスレーブは、レジスタ・ポインタで指定された位置から8ビットのデータをバス上に配置します。
- 10. マスタは、ACKNOWLEDGE (A) を発行し、更にデータの受信が必要であることをスレーブに通知します。
- 11. 手順 9~10 は、マスタが必要とする回数だけ繰り返されます。データの最後のバイトに続いて、マスタは、NOT-ACKNOWLEDGE (nA) を発行して、データ受信の停止することを通知する必要があります。
- 12. マスタは、STOP 条件 (P) または REPEATED START 条件 (Sr) を送信します。STOP (P) を発行すると、バス入力フィルタは 1MHz 以下の動作向けに確実に設定されます。REPEATED START (Sr) を発行すると、バス入力フィルタは現在の状態のままになります。




図 15. シーケンシャル・レジスタからの読出し

レジスタ・マップ

MAX77963 の機能レジスタ

ADDR ESS	NAME	MSB							LSB	
ТОР										
0x00	CID[7:0]				C	CID[7:0]				
0x01	CHIP_REV[7:0]	F	REVISION[2:0]			VERSION[4:0]				
0x02	RST[7:0]		HW_R	ST[3:0]			SW_	RST[3:0]		
0x03	TOP_INT[7:0]	SPR_7	_6[1:0]	ADC_CON V_I	TSHDN_I	CHGINOVL O_I	CHGINUVL O_I	SYSOVLO _I	SYSUVLO_I	
0x04	TOP_INT_MASK [7:0]	SPR_7	_6[1:0]	ADC_CON V_M	TSHDN_M	CHGINOVL O_M	CHGINUVL O_M	SYSOVLO _M	SYSUVLO_M	
0x05	TOP_INT_OK[7: 0]	SPR_7	_6[1:0]	ADC_CON V_OK	TSHDN_O K	CHGINOVL O_OK	CHGINUVL O_OK	SYSOVLO _OK	SYSUVLO_OK	
CHARG	ER_FUNC									
0x10	CHG_INT[7:0]	AICL_I	PLIM_I	B2SOVRC _I	CHG_I	BAT_I	CHGINILIM _I	DISQBAT_	OTG_I	
0x11	CHG_INT_MAS K[7:0]	AICL_M	PLIM_M	B2SOVRC _M	CHG_M	BAT_M	CHGINILIM _M	DISQBAT_ M	OTG_M	
0x12	CHG_INT_OK[7: 0]	AICL_OK	PLIM_OK	B2SOVRC _OK	CHG_OK	BAT_OK	CHGINILIM _OK	DISQBAT_ OK	отg_ок	
0x13	CHG_DETAILS_ 00[7:0]	SPR_7	CHGIN_I	DTLS[1:0]	OTG_D	DTLS[1:0] SPR_2_1[1:0]			QB_DTLS	
0x14	CHG_DETAILS_ 01[7:0]	TREG	ı	BAT_DTLS[2:0)]		CHG_	DTLS[3:0]		
0x15	CHG_DETAILS_ 02[7:0]	RESERVED	-	ΓHM_DTLS[2:0	0]	SPR_3	FSW_D	ΓLS[1:0]	NUM_CELL_DT LS	
0x16	CHG_CNFG_00[7:0]	COMM_MO DE	DISIBS	STBY_EN	WDTEN	N MODE[3:0]				
0x17	CHG_CNFG_01[7:0]	PQEN	TPQ_EN	Q_EN CHG_RSTRT[1:0] STAT_				FCHGTIME[2:0]	
0x18	CHG_CNFG_02[7:0]	CHGCC[7:0]								
0x19	CHG_CNFG_03[7:0]	SYS_TRAC K_DIS	B2SOVRC _DTC	1 10 110/1-12:01			TO_ITH[2:0]			

ADDR ESS	NAME	MSB							LSB	
0x1A	CHG_CNFG_04[7:0]				CHG_0	CV_PRM[7:0]				
0x1B	CHG_CNFG_05[7:0]	CHGR_CV_C	OFFSET[1:0]	ITRICK	(LE[1:0]	B2SOVRC[3:0]				
0x1C	CHG_CNFG_06[7:0]	CHGCC_W R_EN				CHGPR	OT[1:0]	WDTCLR[1:0]		
0x1D	CHG_CNFG_07[7:0]	JEITA_EN		REGTEMP[3:0]			VCHGCV_ COOL	ICHGCC_ COOL	FSHIP_MODE	
0x1E	CHG_CNFG_08[7:0]	CHGCC_M SB	(.H(±IN II IMI6:0))							
0x1F	CHG_CNFG_09[7:0]	INLIM_CLK[1:0] OTG_ILIM[0]	ZX_TH[2:0]			
0x20	CHG_CNFG_10[7:0]	CHGCC_OFFSET[1:0]				VBYP_REG[4:0] SLOPE_0				
0x21	CHG_CNFG_11[7:0]	SLC	OPE_COMP[2	:0]	0] RESERVED[1:0]			MINVSYS[2	2:0]	
0x22	CHG_CNFG_12[7:0]	SPR_7	_6[1:0]	LPM	FORCED_ BUCK	FORCED_B OOST	BYPI_HBW	BATI_HB W	BATV_HBW	
0x23	CHG_CNFG_13[7:0]		SPR_7	_4[3:0]		SS_PAT	RSVD	SS_EN	TRICKLE_DESP IKE_EN	
ADC_FU	INC									
0x30	ADC_CNFG_00[7:0]	CH8_EN	CH7_EN	CH6_EN	CH5_EN	CH4_EN	CH3_EN	CH2_EN	CH1_EN	
0x31	ADC_CNFG_01[7:0]	SAMPLE_F	RATE[1:0]	AVG_C	:NT[1:0]	SPR_3	AVG_EN	MEAS_CO NT	MEAS_SGLE	
0x32	ADC_DATA_CH 1_A[7:0]		RESERV	/ED[3:0]			ADC_D/	ATA1_A[3:0]		
0x33	ADC_DATA_CH 1_B[7:0]	ADC_DATA1_B[7:0]								
0x34	ADC_DATA_CH 2_A[7:0]		RESERV	/ED[3:0]		ADC_DATA2_A[3:0]				
0x35	ADC_DATA_CH 2_B[7:0]				ADC_[DATA2_B[7:0]				

ADDR ESS	NAME	MSB							LSB
0x36	ADC_DATA_CH 3_A[7:0]		RESERVED[3:0] ADC_DATA3_A[3:0]						
0x37	ADC_DATA_CH 3_B[7:0]		ADC_DATA3_B[7:0]						
0x38	ADC_DATA_CH 4_A[7:0]		RESER\	RESERVED[3:0]			ADC_D	ATA4_A[3:0]	
0x39	ADC_DATA_CH 4_B[7:0]		ADC_DATA4_B[7:0]						
0x3A	ADC_DATA_CH 5_A[7:0]		RESERVED[3:0]			ADC_DATA5_A[3:0]			
0x3B	ADC_DATA_CH 5_B[7:0]		ADC_DATA5_B[7:0]						
0x3C	ADC_DATA_CH 6_A[7:0]		RESER\	/ED[3:0]		ADC_DATA6_A[3:0]			
0x3D	ADC_DATA_CH 6_B[7:0]				ADC_[DATA6_B[7:0]			
0x3E	ADC_DATA_CH 7_A[7:0]	R	ESERVED[2:0)]		,	ADC_DATA7_/	^ [4:0]	
0x3F	ADC_DATA_CH 7_B[7:0]		ADC_DATA7_B[7:0]						
0x40	ADC_DATA_CH 8_A[7:0]	R	RESERVED[2:0] ADC_DATA8_A[4:0]						
0x41	ADC_DATA_CH 8_B[7:0]				ADC_[DATA8_B[7:0]			

レジスタの詳細

CID (0x0)

ВІТ	7	6	5	4	3	2	1	0	
Field		CID[7:0]							
Reset		0x55							
Access Type	Read Only								

ビット・フィールド	ビット	説明
CID	7:0	チップID

CHIP_REV (0x1)

ВІТ	7	6	5	4	3	2	1	0		
Field		REVISION[2:0]		VERSION[4:0]						
Reset		0x1		0x0						
Access Type		Read Only	Read Only							

ビット・フィールド	ビット	説明
REVISION	7:5	シリコン・リビジョン
VERSION	4:0	OTPレシピのバージョン

RST (0x2)

ВІТ	7	6	5	4	3	2	1	0	
Field		HW_R	ST[3:0]		SW_RST[3:0]				
Reset		0:	k 0		0x0				
Access Type		Write,	Read		Write, Read				

ビット・フィールド	ビット	説明	デコード
HW_RST	7:4	ハードウェアのリセット	0x6: All registers are reset regardless of reset type. Internal bias regulator is turned off. HW_RST register is auto-clear due to lost of bias. Internal bias regulator then reboots and resets all registers. All others: No reset
SW_RST	3:0	ソフトウェアのリセット	0x5: O-type registers are reset. SW_RST register is auto-clear as under O-type reset control. All others: No reset

TOP_INT (0x3)

ВІТ	7	6	5	4	3	2	1	0
Field	SPR_7_6[1:0]		ADC_CONV_I	TSHDN_I	CHGINOVLO_I	CHGINUVLO_I	SYSOVLO_I	SYSUVLO_I
Reset	0x000		0x0	0x0	0x0	0x0	0x0	0x0

Access Type	Read Clears All	Read Clears All						
		All	All	All	All	All	All	

ビット・フィールド	ピット	説明	デコード
SPR_7_6	7:6	スペア・ビット	
ADC_CONV_I	5	ADC変換完了割込み	0x0: No interrupt detected 0x1: Interrupt detected
TSHDN_I	4	サーマル・シャットダウン割込み	0x0: No interrupt detected 0x1: Interrupt detected
CHGINOVLO_I	3	CHGINOVLO割込み	0x0: No interrupt detected 0x1: Interrupt detected
CHGINUVLO_I	2	CHGINUVLO割込み	0x0: No interrupt detected 0x1: Interrupt detected
SYSOVLO_I	1	SYSOVLO割込み	0x0: No interrupt detected 0x1: Interrupt detected
SYSUVLO_I	0	SYSUVLO割込み	0x0: No interrupt detected 0x1: Interrupt detected

TOP_INT_MASK (0x4)

ВІТ	7	6	5	4	3	2	1	0
Field	SPR_7	'_6[1:0]	ADC_CONV_M	TSHDN_M	CHGINOVLO_M	CHGINUVLO_M	SYSOVLO_M	SYSUVLO_M
Reset	0;	k 3	0x1	0x1	0x1	0x1	0x1	0x1
Access Type	Write,	Read	Write, Read	Write, Read	Write, Read	Write, Read	Write, Read	Write, Read

ビット・フィールド	ビット	説明	デコード
SPR_7_6	7:6	スペア・ビット	
ADC_CONV_M	5	ADC変換完了割込みマスク	0x0: Unmasked 0x1: Masked
TSHDN_M	4	サーマル・シャットダウン割込みマスク	0x0: Unmasked 0x1: Masked
CHGINOVLO_M	3	CHGINOVLO割込みマスク	0x0: Unmasked 0x1: Masked
CHGINUVLO_M	2	CHGINUVLO割込みマスク	0x0: Unmasked 0x1: Masked
SYSOVLO_M	1	SYSOVLO割込みマスク	0x0: Unmasked 0x1: Masked
SYSUVLO_M	0	SYSUVLO割込みマスク	0x0: Unmasked 0x1: Masked

TOP_INT_OK (0x5)

ВІТ	7	6	5	4	3	2	1	0
Field	SPR_7	'_6[1:0]	ADC_CONV_OK	TSHDN_OK	CHGINOVLO_OK	CHGINUVLO_OK	SYSOVLO_OK	SYSUVLO_OK

Reset	0x0	0x0	0x1	0x1	0x1	0x1	0x1
Access Type	Read Only						

ビット・フィールド	ビット	説明	デコード
SPR_7_6	7:6	スペア・ビット	
ADC_CONV_OK	5	ADC変換完了ステータス・インジケータ	0x0: ADC conversion is not done. 0x1: ADC conversion is done.
TSHDN_OK	4	サーマル・シャットダウン・ステータス・ インジケータ	0x0: Device is in thermal shutdown. 0x1: Device is not in thermal shutdown.
CHGINOVLO_OK	3	CHGINOVLOステータス・インジケータ	0x0: CHGIN voltage is above CHGINOVLO threshold. 0x1: CHGIN voltage is below CHGINOVLO threshold.
CHGINUVLO_OK	2	CHGINUVLOステータス・インジケータ	0x0: CHGIN voltage is below CHGINUVLO threshold. 0x1: CHGIN voltage is above CHGINUVLO threshold.
SYSOVLO_OK	1	SYSOVLOステータス・インジケータ	0x0: SYS voltage is above SYSOVLO threshold. 0x1: SYS voltage is below SYSOVLO threshold.
SYSUVLO_OK	0	SYSUVLOステータス・インジケータ	0x0: SYS voltage is below SYSUVLO threshold. 0x1: SYS voltage is above SYSUVLO threshold.

CHG_INT (0x10)

ВІТ	7	6	5	4	3	2	1	0
Field	AICL_I	PLIM_I	B2SOVRC_I	CHG_I	BAT_I	CHGINILIM_I	DISQBAT_I	OTG_I
Reset	0x0							
Access Type	Read Clears All							

ビット・フィールド	ビット	説明	デコード
AICL_I	7	AICL割込み	0x0: The AICL_OK bit has not changed since the last time this bit was read. 0x1: The AICL_OK bit has changed since the last time this bit was read.
PLIM_I	6	PLIM割込み	0x0: The PLIM_OK bit has not changed since the last time this bit was read. 0x1: The PLIM_OK bit has changed since the last time this bit was read.
B2SOVRC_I	5	B2SOVRC割込み	0x0: The B2SOVRC_OK bit has not changed since the last time this bit was read. 0x1: The B2SOVRC_OK bit has changed since the last time this bit was read.
CHG_I	4	チャージャ割込み	0x0: The CHG_OK bit has not changed since the last time this bit was read. 0x1: The CHG_OK bit has changed since the last time this bit was read.
BAT_I	3	バッテリ割込み	0x0: The BAT_OK bit has not changed since the last time this bit was read. 0x1: The BAT_OK bit has changed since the last time this bit was read.

ビット・フィールド	ビット	説明	デコード
CHGINILIM_I	2	CHGINILIM割込み	0x0: The CHGINILIM_OK bit has not changed since the last time this bit was read. 0x1: The CHGINILIM_OK bit has changed since the last time this bit was read.
DISQBAT_I	1	DISQBAT割込み	0x0: The DISQBAT_OK bit has not changed since the last time this bit was read. 0x1: The DISQBAT_OK bit has changed since the last time this bit was read.
OTG_I	0	OTG割込み	0x0: The OTG_OK bit has not changed since the last time this bit was read. 0x1: The OTG_OK bit has changed since the last time this bit was read.

CHG_INT_MASK (0x11)

BIT	7	6	5	4	3	2	1	0
Field	AICL_M	PLIM_M	B2SOVRC_M	CHG_M	BAT_M	CHGINILIM_M	DISQBAT_M	отд_м
Reset	0x1							
Access Type	Write, Read							

ビット・フィールド	ビット	説明	デコード
AICL_M	7	AICL割込みマスク	0x0: Unmasked 0x1: Masked
PLIM_M	6	PLIM割込みマスク	0x0: Unmasked 0x1: Masked
B2SOVRC_M	5	B2SOVRC割込みマスク	0x0: Unmasked 0x1: Masked
CHG_M	4	チャージャ割込みマスク	0x0: Unmasked 0x1: Masked
BAT_M	3	バッテリ割込みマスク	0x0: Unmasked 0x1: Masked
CHGINILIM_M	2	CHGINILIM割込みマスク	0x0: Unmasked 0x1: Masked
DISQBAT_M	1	DISQBAT割込みマスク	0x0: Unmasked 0x1: Masked
OTG_M	0	OTG割込みマスク	0x0: Unmasked 0x1: Masked

CHG_INT_OK (0x12)

ВІТ	7	6	5	4	3	2	1	0
Field	AICL_OK	PLIM_OK	B2SOVRC_OK	CHG_OK	BAT_OK	CHGINILIM_OK	DISQBAT_OK	отg_ок
Reset	0x1	0x1	0x1	0x1	0x1	0x1	0x1	0x1
Access Type	Read Only	Read Only	Read Only	Read Only	Read Only	Read Only	Read Only	Read Only

ピット・フィールド	ピット	説明	デコード
AICL_OK	7	AICLステータス・インジケータ	0x0: AICL mode 0x1: Not in AICL mode
PLIM_OK	6	PLIMステータス・インジケータ	0x0: Buck-boost reaches positive current limit. 0x1: Buck-boost does not reach positive current limit.
B2SOVRC_OK	5	B2SOVRCステータス・インジケータ	0x0: BATT to SYS exceeds current limit. 0x1: BATT to SYS does not exceed current limit.
CHG_OK	4	チャージャ・ステータス・インジケータ。詳細については、CHG_DTLSを参照してください。	0x0: The charger has reduced charge current or charge termination voltage based on JEITA control, or suspended charging, or TREG = 1. 0x1: The charger is okay or the charger is off.
BAT_OK	3	バッテリ・ステータス・インジケータ。詳細については、BAT_DTLSを参照してください。	0x0: The battery has an issue or the charger has been suspended. BAT_DTLS ≠ 0x03 and ≠ 0x07 0x1: The battery is okay. BAT_DTLS = 0x03 or 0x07
CHGINILIM_OK	2	CHGINILIMステータス・インジケータ	0x0: The CHGIN input has reached the current limit. 0x1: The CHGIN input has not reached the current limit.
DISQBAT_OK	1	DISQBATステータス・インジケータ	0x0: DISQBAT pin is high or DISIBS bit is set to '1' and Q_{BAT} is disabled. 0x1: DISQBAT is low and DISIBS bit is '0' and Q_{BAT} is not disabled.
отд_ок	0	OTGステータス・インジケータ。詳細につ いては、OTG_DTLSを参照してください。	0x0: There is a fault in OTG mode. OTG_DTLS ≠ 0x11. 0x1: The OTG operation is okay or disabled. OTG_DTLS = 0x11.

CHG_DETAILS_00 (0x13)

ВІТ	7	6	5	4	3	2	1	0
Field	SPR_7	CHGIN_DTLS[1:0]		OTG_DTLS[1:0]		SPR_2_1[1:0]		QB_DTLS
Reset	0x0	0>	0x0		0x0		κ0	0x0
Access Type	Read Only	Read	Only	Read	l Only	Read Only		Read Only

ビット・フィールド	ビット	説明	デコード
SPR_7	7	スペア・ビット	
CHGIN_DTLS	6:5	CHGINの詳細	0x0: V _{BUS} is invalid. V _{CHGIN} < V _{CHGIN_UVLO} . 0x1: Reserved 0x2: V _{BUS} is invalid. V _{CHGIN} > V _{CHGIN_OVLO} . 0x3: V _{BUS} is valid. V _{CHGIN} > V _{CHGIN_UVLO} and V _{CHGIN} < V _{CHGIN_OVLO} .
OTG_DTLS	4:3	OTGの詳細	0x0: OTG output (V _{CHGIN}) is in undervoltage condition. V _{CHGIN} < V _{OTG_UVLO} 0x1: OTG output (V _{CHGIN}) is in current limit (OTG_ILIM) within the last 37.5ms. 0x2: OTG output (V _{CHGIN}) is in overvoltage condition. V _{CHGIN} > V _{OTG_OVLO} 0x3: OTG is disabled (OTGEN = L and MODE ≠ 0xA) or OTG output (V _{CHGIN}) is valid. V _{CHGIN} > V _{OTG_UVLO} and V _{CHGIN} < V _{OTG_OVLO} and it's not in current limit.

ビット・フィールド	ビット	説明	デコード
SPR_2_1	2:1	スペア・ビット	
QB_DTLS	0	Q _{BAT} ステータス QB_DTLSのリードバック値は、実際のQ _{BAT} 状態を反映しています。	0x0: Q _{BAT} is OFF 0x1: Q _{BAT} is ON

CHG_DETAILS_01 (0x14)

ВІТ	7	6	5	4	3	2	1	0	
Field	TREG	BAT_DTLS[2:0]			CHG_DTLS[3:0]				
Reset	0x0		0x7			8x0			
Access Type	Read Only		Read Only			Read	Only		

ビット・フィールド	ビット	説明	デコード
TREG	7	温度レギュレーション・ステータス	0x0: The junction temperature is less than the threshold set by REGTEMP and the full charge current limit is available. 0x1: The junction temperature is greater than the threshold set by REGTEMP and the charge current limit may be folding back to reduce power dissipation.
BAT_DTLS	6:4	バッテリの詳細 Note:バッテリ専用モードでは、B2SOVRC のみ伝達されます。その結果、BAT_OK = 1 は、BAT_DTLS = 0x07でも伝達されます。バッテリの詳細カテゴリ内で複数のフォルトが発生した場合、過電流が優先され、次にバッテリなし、過電圧、タイマー・フォルト、予備充電状態より下位の順に続きます。	0x0: Battery removal is detected on THM pin. 0x1: V _{BATT} < V _{PRECHG} . This condition is also reported in the CHG_DTLS as 0x00. 0x2: The battery is taking longer than expected to charge. This could be due to high system currents, an old battery, a damaged battery, or something else. Charging has suspended and the charger is in its timer-fault mode. This condition is also reported in the CHG_DTLS as 0x06. 0x3: The battery is okay and its voltage is greater than the minimum system voltage (V _{SYSMIN} - 500mV < V _{BATT}), Q _{BAT} is on and V _{SYS} is approximately equal to V _{BATT} . 0x4: The battery is okay but its voltage is low: V _{PRECHG} < V _{BATT} < V _{SYSMIN} - 500mV. This condition is also reported in the CHG_DTLS as 0x00. 0x5: The battery voltage has been greater than the battery-overvoltage threshold (CHG_CV_PRM + 240mV/cell) for the last 30ms. This flag is only generated when there is a valid input. 0x6: The battery has been overcurrent for at least 3ms since the last time this register has been read. 0x7: Battery level is not available. In battery only mode, all battery comparators are off except for B2SOVRC.
CHG_DTLS	3:0	チャージャの詳細	0x00: Charger is in precharge or trickle-charge mode. CHG_OK = 1 and $V_{BATT} < V_{SYSMIN}$ - 500mV and $T_J < T_{SHDN}$ 0x01: Charger is in fast-charge constant current mode. CHG_OK = 1 and $V_{BATT} < V_{BATTREG}$ and $T_J < T_{SHDN}$ 0x02: Charger is in fast-charge constant voltage mode. CHG_OK = 1 and $V_{BATT} = V_{BATTREG}$ and $T_J < T_{SHDN}$ 0x03: Charger is in top-off mode. CHG_OK = 1 and $V_{BATT} = V_{BATTREG}$ and $T_J < T_{SHDN}$ 0x04: Charger is in done mode. CHG_OK = 0 and $V_{BATT} > V_{BATTREG} - V_{RSTRT}$ and $T_J < T_{SHDN}$ 0x05: Charger is off because at least one pin of (INLIM, ITO, ISET, VSET) has valid resistance while others don't (invalid resistance, open or tied to PVL). Configure charger with I²C, then setting COMM_MODE to '1' enables charging.

ビット・フィールド	ピット	説明	デコード
			CHG_OK = 0
			0x06: Charger is in timer-fault mode.
			CHG OK = 0 and if BAT DTLS = 0x1 then V _{BATT} <
			V_{SYSMIN} – 500mV or V_{BATT} < V_{PRECHG} and T_{J} < T_{SHDN}
			0x07: Charger is suspended because Q _{BAT} is disabled (DISQBAT = H or DISIBS = 1).
			CHG_OK = 0
			0x08: Charger is off, charger input invalid and/or charger is disabled.
			CHG_OK = 1
			0x09: Reserved
			0x0A: Charger is off and the junction temperature is >
			T _{SHDN} .
			CHG_OK = 0
			0x0B: Charger is off because the watchdog timer
			expired.
			CHG_OK = 0
			0x0C: Charger is suspended, or charge current, or voltage is reduced based on JEITA control. This condition is also reported in THM_DTLS.
			CHG_OK = 0
			0x0D: Charger is suspended because battery removal is detected on THM pin. This condition is also reported
			in THM_DTLS.
			CHG_OK = 0
			0x0E: Reserved
			0x0F: Reserved

CHG_DETAILS_02 (0x15)

BIT	7	6	5	4	3	2	1	0
Field	RESERVED	THM_DTLS[2:0]			SPR_3	FSW_D	TLS[1:0]	NUM_CELL_DTLS
Reset	0x0		0x2			0:	k 0	0x0
Access Type	Read Only		Read Only			Read	Only	Read Only

ビット・フィールド	ビット	説明	デコード
RESERVED	7	予備	
THM_DTLS	6:4	サーミスタ・ステータス これは、CHG_DTLSでも0x0Cとして伝達されます。	0x0: Low temperature and charging suspended (COLD). 0x1: Low temperature charging (COOL). 0x2: Normal temperature charging (NORMAL). 0x3: High temperature charging (WARM). 0x4: High temperature and charging suspended (HOT). 0x5: Battery removal detected on THM pin. 0x6: Thermistor monitoring is disabled. 0x7: Reserved
SPR_3	3	スペア・ビット	
FSW_DTLS	2:1	プログラムされたスイッチング周波数の詳細	0x0: 600kHz 0x1: 1.2MHz 0x2: 1.8MHz 0x3: Reserved
NUM_CELL_DTLS	0	シリアル接続されたバッテリ・セルの数の詳 細	0x0: Device is configured to support a 2-cell battery. 0x1: Device is configured to support a 3-cell battery.

CHG_CNFG_00 (0x16)

チャージャの構成0

ВІТ	7	6	5	4	3	2	1	0	
Field	COMM_MODE	DISIBS	STBY_EN	WDTEN	MODE[3:0]				
Reset	0x0	0x0	0x0	0x0		0x5			
Access Type	Write, Read	Write, Read	Write, Read	Write, Read		Write, Read			

ビット・フィールド	ビット	説明	デコード
COMM_MODE	7	l ² Cモード・イネーブル	Ox0: Autonomous mode CHGIN_ILIM, CHGCC, CHG_CV_PRM, and TO_ITH registers are programmed by external resistors on INLIM, ISET, VSET, and ITO pins Writing 0 to COMM_MODE is ignored. Ox1: I²C mode enabled. CHGIN_ILIM, CHGCC, CHG_CV_PRM, and TO_ITH registers are programmed by I²C. Writing 1 to COMM_MODE is allowed. Writting COMM_MODE = 1 clears any charger suspension due to invalid resistance detected on INLIM, ISET, VSET, and ITO pins. Charger starts with I²C programmed settings in CHGIN_ILIM, CHGCC, CHG_CV_PRM, and TO_ITH registers.
DISIBS	6	BATTからSYSへのFETディスエーブル制 御。DISIBSレジスタ・ビットのリードバッ ク値は、実際のDISIBSコマンドまたは DISQBATピンの状態を反映しています。	0x0: BATT to SYS FET is controlled by the power-path state machine. 0x1: BATT to SYS FET is forced off.
STBY_EN	5	CHGINスタンバイ・イネーブル。STBY_EN レジスタ・ビットのリードバック値は、実際 のCHGINスタンバイ設定値を反映しています。	0x0: DC-DC is controlled by the power-path state machine. 0x1: Force DC-DC off. Device goes to CHGIN low quiescent current standby.
WDTEN	4	ウォッチドッグ・タイマー・イネーブル システム・コントローラは、イネーブルになっている間に、タイマー期間two内にウォッチドッグ・タイマーをリセットして、チャージャを正常動作させる必要があります。WDTCLR = 0x01に設定して、ウォッチドッグ・タイマーをリセットします。	0x0: Watchdog timer disabled 0x1: Watchdog timer enabled
MODE	3:0	Smart Power Selectorの設定MODEレジスタのリードバック値は、実際のSmart Power Selectorの設定を反映しています。	0x0: Charger = off, OTG = off, DC-DC = off. When the Q_{BAT} switch is on (DISQBAT = L and DISIBS = 0), the battery powers the system. 0x1: Same as 0x0 0x2: Same as 0x0 0x3: Same as 0x0 0x4: Charger = off, OTG = off, DC-DC = on. When there is a valid input, the DC-DC converter regulates the system voltage to be the maximum of (V_{SYSMIN} and V_{BATT} + 4%). 0x5: Charger = on,OTG = off, DC-DC = on. When there is a valid input, the battery is charging. V_{SYS} is the larger of V_{SYSMIN} and $\sim V_{BATT}$ + I_{BATT} × $I_{BATZSYS}$. 0x6: Same as 0x5 0x7: Same as 0x5 0x8: Reserved 0x9: Reserved 0x9: Reserved 0xA: Charger = off, OTG = on, DC-DC = off. The I_{BATT} switch is on to allow the battery to support the system, and the charger's DC-DC operates in

ビット・フィールド	ピット	説明	デコード
			reverse mode as a buck converter. The OTG output, CHGIN, can source current up to I _{CHGIN.OTG.LIM} . The CHGIN target voltage is V _{CHGIN.OTG} . 0xB: Reserved 0xC: Reserved 0xD: Reserved 0xE: Reserved 0xF: Reserved

CHG_CNFG_01 (0x17)

チャージャの構成1

ВІТ	7	6	5	4	3	2	1	0
Field	PQEN	TPQ_EN	CHG_RSTRT[1:0]		STAT_EN	FCHGTIME[2:0]		
Reset	0x1	0x1	0:	0x1		0x1		
Access Type	Write, Read	Write, Read	Write,	Read	Write, Read	Write, Read		

ピット・フィールド	ピット	説明	デコード		
PQEN	7	ロー・バッテリ予備充電モード・イネーブル	0x0: Low-battery prequalification mode is disabled. 0x1: Low-battery prequalification mode is enabled.		
TPQ_EN	6	ロー・バッテリ予備充電モード・イネーブル	0x0: Prequalification timer t_{PQ} is disabled. Charger state machine does not transition to Timer Fault state in prequalification. 0x1: Prequalification timer t_{PQ} is enabled.		
CHG_RSTRT	5:4	チャージャ再始動スレッショルド	0x0: 100mV/cell below the value programmed by CHG_CV_PRM 0x1: 150mV/cell below the value programmed by CHG_CV_PRM 0x2: 200mV/cell below the value programmed by CHG_CV_PRM 0x3: Disabled		
STAT_EN	3	充電インジケータ出力イネーブル	0x0: Disable STAT output 0x1: Enable STAT output		
FCHGTIME	2:0	急速充電タイマー設定値t _{FC} (hrs)	0x0: Disabled 0x1: 3 0x2: 4 0x3: 5 0x4: 6 0x5: 7 0x6: 8 0x7: 10		

CHG_CNFG_02 (0x18)

チャージャの構成2

ВІТ	7 6 5 4 3 2 1								
Field	CHGCC[7:0]								
Reset	0x40								

Access Type	Write, Read

ビット・フィールド	ビット	説明	デコード
CHGCC	7:0	急速充電電流の選択値(mA)。チャージャがイネーブルになっている場合、充電電流制限値はこれらのビットで設定されます。 CHGCC レジス タのリードバック値は、チャージャにいます。 サーマル・フォールドバック・ループは、バッテリ・チャージャの目標電流をAturegだけ減少できます。	0x000: 50 0x001: 56.25 0x002: 62.5 0x003: 68.75 0x004: 75 0x005: 81.25 0x006: 87.5 0x007: 93.75 0x008: 100 0x009: 106.25 0x000: 112.5 0x008: 112.5 0x008: 113.75 0x008: 131.25 0x008: 131.25 0x008: 131.25 0x001: 131.25 0x010: 150 0x011: 156.25 0x011: 156.25 0x013: 168.75 0x016: 187.5 0x016: 187.5 0x016: 187.5 0x017: 193.75 0x018: 200 0x019: 206.25 0x01A: 212.5 0x01B: 231.25 0x01C: 225 0x01C: 237.5 0x01C: 237.5 0x01C: 237.5 0x020: 230. 0x021: 256.25 0x022: 262.5 0x023: 268.75 0x026: 287.5 0x026: 300 0x029: 306.25 0x028: 310.5 0x028: 300 0x029: 306.25 0x021: 250 0x021: 250 0x022: 262.5 0x023: 37.5 0x026: 331.5 0x027: 293.75 0x028: 300 0x031: 356.25 0x032: 368.75 0x032: 368.75 0x032: 337.5 0x026: 337.5 0x027: 337.5 0x028: 337.5 0x027: 337.5 0x028: 337.5 0x028: 337.5 0x027: 337.5 0x038: 430. 0x031: 356.25 0x032: 368.75 0x033: 368.75 0x036: 387.5 0x037: 393.75 0x038: 400 0x039: 441.5 0x030: 441.5 0x030: 441.5 0x030: 441.5 0x030: 441.5 0x040: 450 0x041: 456.25

ビット・フィールド	ビット	説明	デコード
			0x042: 462.5
			0x043: 468.75
			0x044: 475 0x045: 481.25
			0x046: 487.5
			0x047: 493.75
			0x048: 500
			0x049: 506.25
			0x04A: 512.5 0x04B: 518.75
			0x04C: 525
			0x04D: 531.25
			0x04E: 537.5
			0x04F: 543.75
			0x050: 550 0x051: 556.25
			0x051: 562.5
			0x053: 568.75
			0x054: 575
			0x055: 581.25
			0x056: 587.5 0x057: 593.75
			0x057: 593:75 0x058: 600
			0x059: 606.25
			0x05A: 612.5
			0x05B: 618.75
			0x05C: 625 0x05D: 631.25
			0x05E: 637.5
			0x05F: 643.75
			0x060: 650
			0x061: 656.25
			0x062: 662.5 0x063: 668.75
			0x064: 675
			0x065: 681.25
			0x066: 687.5
			0x067: 693.75
			0x068: 700 0x069: 706.25
			0x06A: 712.5
			0x06B: 718.75
			0x06C: 725
			0x06D: 731.25
			0x06E: 737.5 0x06F: 743.75
			0x070: 750
			0x071: 756.25
			0x072: 762.5
			0x073: 768.75
			0x074: 775 0x075: 781.25
			0x076: 761:25 0x076: 787.5
			0x077: 793.75
			0x078: 800
			0x079: 806.25
			0x07A: 812.5 0x07B: 818.75
			0x07C: 825
			0x07D: 831.25
			0x07E: 837.5
			0x07F: 843.75
			0x080: 850 0x081: 856.25
			0x081: 630.23 0x082: 862.5
			0x083: 868.75
			0x084: 875
			0x085: 881.25
			0x086: 887.5 0x087: 893.75
			0x087: 893.75 0x088: 900
	1		555. 555

ビット・フィールド	ピット	説明	デ コード
			0x089: 906.25
			0x08A: 912.5
			0x08B: 918.75
			0x08C: 925 0x08D: 931.25
			0x08E: 937.5
			0x08F: 943.75
			0x090: 950
			0x091: 956.25
			0x092: 962.5
			0x093: 968.75
			0x094: 975
			0x095: 981.25
			0x096: 987.5 0x097: 993.75
			0x097: 993:73 0x098: 1000
			0x099: 1006.25
			0x09A: 1012.5
			0x09B: 1018.75
			0x09C: 1025
			0x09D: 1031.25
			0x09E: 1037.5
			0x09F: 1043.75
			0x0A0: 1050
			0x0A1: 1056.25 0x0A2: 1062.5
			0x0A3: 1068.75
			0x0A4: 1075
			0x0A5: 1081.25
			0x0A6: 1087.5
			0x0A7: 1093.75
			0x0A8: 1100
			0x0A9: 1106.25
			0x0AA: 1112.5
			0x0AB: 1118.75 0x0AC: 1125
			0x0AD: 1123
			0x0AE: 1137.5
			0x0AF: 1143.75
			0x0B0: 1150
			0x0B1: 1156.25
			0x0B2: 1162.5
			0x0B3: 1168.75
			0x0B4: 1175 0x0B5: 1181.25
			0x0B6: 1187.5
			0x0B7: 1193.75
			0x0B8: 1200
			0x0B9: 1206.25
			0x0BA: 1212.5
			0x0BB: 1218.75
			0x0BC: 1225
			0x0BD: 1231.25
			0x0BE: 1237.5
			0x0BF: 1243.75 0x0C0: 1250
			0x0C0: 1250 0x0C1: 1256.25
			0x0C2: 1262.5
			0x0C3: 1268.75
			0x0C4: 1275
			0x0C5: 1281.25
			0x0C6: 1287.5
			0x0C7: 1293.75
			0x0C8: 1300
			0x0C9: 1306.25 0x0CA: 1312.5
			0x0CA: 1312.5 0x0CB: 1318.75
			0x0CC: 1325
			0x0CD: 1323
			0x0CE: 1337.5
			0x0CF: 1343.75

ビット・フィールド	ビット	説明	デ ュード
			0x0D0: 1350
			0x0D1: 1356.25
			0x0D2: 1362.5 0x0D3: 1368.75
			0x0D4: 1375
			0x0D5: 1381.25
			0x0D6: 1387.5
			0x0D7: 1393.75
			0x0D8: 1400 0x0D9: 1406.25
			0x0DA: 1410.25
			0x0DB: 1418.75
			0x0DC: 1425
			0x0DD: 1431.25
			0x0DE: 1437.5 0x0DF: 1443.75
			0x0E0: 1450
			0x0E1: 1456.25
			0x0E2: 1462.5
			0x0E3: 1468.75
			0x0E4: 1475 0x0E5: 1481.25
			0x0E6: 1487.5
			0x0E7: 1493.75
			0x0E8: 1500
			0x0E9: 1506.25
			0x0EA: 1512.5 0x0EB: 1518.75
			0x0EC: 1525
			0x0ED: 1531.25
			0x0EE: 1537.5
			0x0EF: 1543.75
			0x0F0: 1550 0x0F1: 1556.25
			0x0F2: 1562.5
			0x0F3: 1568.75
			0x0F4: 1575
			0x0F5: 1581.25
			0x0F6: 1587.5 0x0F7: 1593.75
			0x0F8: 1600
			0x0F9: 1606.25
			0x0FA: 1612.5
			0x0FB: 1618.75 0x0FC: 1625
			0x0FC: 1625 0x0FD: 1631.25
			0x0FE: 1637.5
			0x0FF: 1643.75
			0x100: 1650
			0x101: 1656.25 0x102: 1662.5
			0x102: 1002:3 0x103: 1668.75
			0x104: 1675
			0x105: 1681.25
			0x106: 1687.5 0x107: 1693.75
			0x107: 1693.75 0x108: 1700
			0x109: 1706.25
			0x10A: 1712.5
			0x10B: 1718.75
			0x10C: 1725 0x10D: 1731.25
			0x10D: 1731.25 0x10E: 1737.5
			0x10E: 1737.5 0x10F: 1743.75
			0x110: 1750
			0x111: 1756.25
			0x112: 1762.5 0x113: 1769.75
			0x113: 1768.75 0x114: 1775
			0x114: 1775 0x115: 1781.25
	<u> </u>		0x116: 1787.5
	•		

0x117: 1793.75 0x118: 1800 0x119: 1806.25 0x11A: 1812.5 0x11B: 1818.75 0x11C: 1825 0x11D: 1831.25 0x11C: 1825 0x11E: 1837.5 0x11E: 1837.5 0x12C: 1850 0x12C: 1850 0x12C: 1856.25 0x12C: 1856.25 0x12C: 1856.25 0x12C: 1857.5 0x12S: 1881.25 0x12S: 1881.5 0x13S: 1881.5	ビット・フィールド ビット	説明 デコード	
0x119: 1806.25 0x11A: 1812.5 0x11B: 1818.75 0x11C: 1825 0x11D: 1831.25 0x11E: 1837.5 0x11E: 1837.5 0x11E: 1837.5 0x120: 1850 0x21: 1856.25 0x122: 1862.5 0x122: 1862.5 0x123: 1868.75 0x124: 1875 0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x126: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x138: 1962.5 0x133: 1962.5 0x133: 1968.75 0x134: 1975 0x136: 1987.5 0x136: 1987.5 0x137: 1983.75 0x138: 1980.75 0x138: 1987.5 0x138: 1987.5 0x138: 1988.75 0x138: 1987.5 0x138: 2000 0x131: 1987.5 0x138: 2000 0x131: 1987.5 0x138: 2001.25 0x138: 2018.75			
0x11A: 1812.5 0x11C: 1825 0x11C: 1825 0x11C: 1825 0x11E: 1837.5 0x121: 1837.5 0x121: 1837.5 0x121: 1836.0 0x121: 1836.25 0x122: 1836.25 0x122: 1836.25 0x122: 1836.75 0x125: 1831.25 0x125: 1831.25 0x126: 1837.5 0x127: 1833.75 0x128: 1910.25 0x128: 1910.25 0x128: 1913.75 0x126: 1937.5 0x127: 1933.75 0x137: 1936.25 0x138: 1937.5 0x138: 1937.5 0x138: 1937.5 0x138: 1937.5 0x138: 1937.5 0x138: 1937.5 0x138: 2000 0x139: 2006.25 0x138: 2018.75 0x138: 2001.5 0x138: 2001.5 0x138: 2001.5 0x138: 2001.5 0x138: 2003.5 0x138: 2003.5 0x138: 2003.5 0x138: 2003.5 0x138: 2003.5			
0x11B: 1818.75 0x11C: 1825 0x11D: 1831.25 0x11D: 1831.25 0x11F: 1843.75 0x120: 1850 0x121: 1856.25 0x122: 1862.5 0x122: 1862.5 0x122: 1862.5 0x124: 1875 0x126: 1887.5 0x126: 1887.5 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1900.25 0x128: 1910.25 0x128: 1918.75 0x126: 1918.75 0x127: 1925 0x128: 1918.75 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x138: 1950.0 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x136: 1987.5 0x136: 1987.5 0x137: 1933.75 0x138: 2000 0x139: 2000.0 0x139: 2000.0 0x139: 2000.0 0x139: 2000.0 0x139: 2000.0 0x139: 2000.0 0x139: 2000.25 0x136: 2007.5 0x136: 2007.5			
0x11D: 1831.25 0x11E: 1837.5 0x11F: 1843.75 0x120: 1850 0x121: 1866.25 0x122: 1862.5 0x122: 1868.75 0x123: 1868.75 0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x128: 1912.5 0x128: 1912.5 0x128: 1912.5 0x128: 1912.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x133: 1968.75 0x133: 1968.75 0x136: 1987.5 0x137: 1993.75 0x138: 2000.25 0x138: 2013.75		0x11B: 1818.75	
0x11E: 1837.5 0x11F: 1843.75 0x120: 1850 0x120: 1850 0x121: 1856.25 0x122: 1868.75 0x122: 1868.75 0x124: 1875 0x126: 1887.5 0x126: 1887.5 0x128: 1900 0x129: 1906.25 0x128: 1910.75 0x128: 1910.75 0x128: 1913.75 0x128: 1913.75 0x128: 1913.75 0x128: 1937.5 0x129: 1937.5 0x129: 1937.5 0x130: 1950 0x131: 1956.25 0x130: 1956.25 0x131: 1962.5 0x133: 1968.75 0x132: 1962.5 0x133: 1988.75 0x133: 1988.75 0x136: 1987.5 0x137: 1993.75 0x138: 2000.25 0x138: 2000.25 0x138: 2000.25 0x138: 2000.25 0x138: 2000.25 0x138: 2001.25 0x138: 2013.75 0x138: 2013.75 0x138: 2013.75 0x138: 2013.75 0x138: 2013.75			
0x11F: 1843.75 0x120: 1850 0x121: 1865.25 0x122: 1862.5 0x123: 1868.75 0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900.0 0x129: 1906.25 0x124: 1912.5 0x128: 1918.75 0x129: 1925 0x120: 1925 0x120: 1925 0x120: 1925 0x121: 1937.5 0x131: 1956.25 0x132: 1962.5 0x132: 1962.5 0x132: 1962.5 0x133: 1968.75 0x133: 1968.75 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000.0 0x139: 2006.25 0x138: 2006.25 0x138: 2006.25 0x138: 2012.5 0x138: 2012.5 0x138: 2025 0x130: 2031.25 0x137: 9031.25			
0x121: 1856.25 0x122: 1862.5 0x122: 1868.75 0x124: 1875 0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x128: 1900 0x129: 1906.25 0x126: 1918.75 0x12C: 1925 0x12C: 1925 0x12C: 1925 0x12C: 1937.5 0x137: 1937.5 0x137: 1956.25 0x132: 1962.5 0x132: 1962.5 0x132: 1962.5 0x133: 1968.75 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x138: 2013.75 0x138: 2031.25 0x138: 2031.25 0x138: 2031.25 0x138: 2031.25			
0x122: 1862.5 0x123: 1868.75 0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x128: 1910 0x129: 1906.25 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x120: 1931.25 0x128: 1937.5 0x127: 1937.5 0x130: 1950 0x131: 1956.25 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x138: 2012.5 0x138: 2012.5 0x138: 2012.5 0x138: 2013.75 0x138: 2013.75 0x138: 2025 0x138: 2037.5 0x138: 2037.5 0x138: 2037.5		0x120: 1850	
0x123: 1868.75 0x125: 1881.25 0x126: 1887.5 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x128: 1912.5 0x128: 1918.75 0x128: 1918.75 0x128: 1918.75 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x128: 1937.5 0x138: 1968.75 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x133: 1968.75 0x133: 1987.5 0x133: 1988.75 0x133: 1988.75 0x133: 1993.75 0x133: 1993.75 0x133: 2000 0x139: 2006.25 0x138: 2018.75 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2037.5 0x138: 2037.5			
0x124: 1875 0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x128: 1900 0x129: 1906.25 0x128: 1912.5 0x128: 1912.5 0x128: 1912.5 0x120: 1925 0x120: 1931.25 0x121: 1931.25 0x122: 1937.5 0x125: 1937.5 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x133: 1968.75 0x136: 1981.25 0x138: 1987.5			
0x125: 1881.25 0x126: 1887.5 0x127: 1893.75 0x129: 1900 0x129: 1906.25 0x12A: 1912.5 0x12C: 1925 0x12E: 1918.75 0x12F: 1931.25 0x12F: 1943.75 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1962.5 0x133: 1968.75 0x135: 1981.25 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x138: 2000 0x138: 2000 0x138: 2012.5 0x138: 2012.5 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2031.25 0x138: 2025 0x138: 2025 0x137: 2031.25 0x138: 2025 0x138: 2025 0x138: 2037.5 0x138: 2037.5			
0x127: 1893.75 0x128: 1900 0x129: 1906.25 0x12A: 1912.5 0x12B: 1918.75 0x12C: 1925 0x12D: 1931.25 0x12E: 1937.5 0x12E: 1937.5 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x132: 1962.5 0x133: 1988.75 0x133: 1988.75 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2000 0x139: 2006.25 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x138: 2025 0x136: 2025 0x137: 2025 0x136: 2037.5 0x137: 2037.5 0x137: 2037.5			
0x128: 1900 0x129: 1906.25 0x12A: 1912.5 0x12B: 1918.75 0x12C: 1925 0x12D: 1931.25 0x12E: 1937.5 0x12F: 1943.75 0x13D: 1950 0x131: 1956.25 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x137: 1993.75 0x138: 2000 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x138: 2025 0x130: 2025 0x130: 2025 0x130: 2031.25 0x131: 2037.5 0x135: 2043.75			
0x129: 1906.25 0x12A: 1912.5 0x12B: 1918.75 0x12C: 1925 0x12D: 1931.25 0x12F: 1937.5 0x13F: 1943.75 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x138: 2000 0x138: 2000 0x138: 2018.75 0x138: 2037.5 0x138: 2037.5 0x138: 2037.5			
0x12A: 1912.5 0x12B: 1918.75 0x12C: 1925 0x12D: 1931.25 0x12E: 1937.5 0x12F: 1943.75 0x13C: 1950 0x131: 1956.25 0x132: 1962.5 0x132: 1962.5 0x133: 1968.75 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13C: 2025 0x13F: 2043.75			
0x12C: 1925 0x12D: 1931.25 0x12E: 1937.5 0x12F: 1943.75 0x13D: 1950 0x131: 1956.25 0x132: 1962.5 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x138: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13F: 2043.75			
0x12D: 1931.25 0x12E: 1937.5 0x12F: 1943.75 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x138: 2012.5 0x13B: 2018.75 0x13B: 2025 0x13B: 2037.5 0x13F: 2043.75			
0x12E: 1937.5 0x12F: 1943.75 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x134: 1975 0x136: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13B: 2025 0x13B: 2025 0x13B: 2031.25 0x13B: 2031.25 0x13B: 2031.25 0x13B: 2037.5 0x13F: 2043.75			
0x12F: 1943.75 0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x138: 2012.5 0x138: 2012.5 0x138: 2025 0x138: 2025 0x138: 2025 0x138: 2037.5 0x136: 2037.5 0x136: 2037.5 0x137: 2043.75			
0x130: 1950 0x131: 1956.25 0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x138: 2012.5 0x13B: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x132: 1962.5 0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13C: 2025 0x13C: 2037.5 0x13F: 2043.75		0x130: 1950	
0x133: 1968.75 0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x134: 1975 0x135: 1981.25 0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13C: 2025 0x13C: 2037.5 0x13F: 2043.75			
0x136: 1987.5 0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x137: 1993.75 0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x138: 2000 0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x139: 2006.25 0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x13A: 2012.5 0x13B: 2018.75 0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x13C: 2025 0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75		0x13A: 2012.5	
0x13D: 2031.25 0x13E: 2037.5 0x13F: 2043.75			
0x13E: 2037.5 0x13F: 2043.75			
0x13F: 2043.75			
		0x140: 2050	
0x141: 2056.25 0x142: 2062.5			
0x143: 2068.75			
0x144: 2075			
0x145: 2081.25 0x146: 2087.5			
0x146. 2067.5 0x147: 2093.75			
0x148: 2100		0x148: 2100	
0x149: 2106.25			
0x14A: 2112.5 0x14B: 2118.75			
0x14B. 2110.73 0x14C: 2125			
0x14D: 2131.25		0x14D: 2131.25	
0x14E: 2137.5			
0x14F: 2143.75 0x150: 2150			
0x130. 2130 0x151: 2156.25			
0x152: 2162.5			
0x153: 2168.75			
0x154: 2175 0x155: 2181.25			
0x133. 2101.23 0x156: 2187.5			
0x157: 2193.75		0x157: 2193.75	
0x158: 2200			
0x159: 2206.25 0x15A: 2212.5			
0x13A. 2212.5 0x15B: 2218.75			
0x15C: 2225		0x15C: 2225	
0x15D: 2231.25		0x15D: 2231.25	

ビット・フィールド	ビット	説明	デコード
			0x15E: 2237.5
			0x15F: 2243.75 0x160: 2250
			0x161: 2256.25
			0x162: 2262.5
			0x163: 2268.75 0x164: 2275
			0x165: 2281.25
			0x166: 2287.5
			0x167: 2293.75 0x168: 2300
			0x169: 2306.25
			0x16A: 2312.5
			0x16B: 2318.75 0x16C: 2325
			0x16D: 2331.25
			0x16E: 2337.5
			0x16F: 2343.75 0x170: 2350
			0x171: 2356.25
			0x172: 2362.5
			0x173: 2368.75 0x174: 2375
			0x174. 2373 0x175: 2381.25
			0x176: 2387.5
			0x177: 2393.75 0x178: 2400
			0x179: 2406.25
			0x17A: 2412.5
			0x17B: 2418.75 0x17C: 2425
			0x17D: 2431.25
			0x17E: 2437.5
			0x17F: 2443.75 0x180: 2450
			0x180: 2450 0x181: 2456.25
			0x182: 2462.5
			0x183: 2468.75 0x184: 2475
			0x185: 2481.25
			0x186: 2487.5
			0x187: 2493.75 0x188: 2500
			0x189: 2506.25
			0x18A: 2512.5
			0x18B: 2518.75 0x18C: 2525
			0x18D: 2531.25
			0x18E: 2537.5
			0x18F: 2543.75 0x190: 2550
			0x191: 2556.25
			0x192: 2562.5
			0x193: 2568.75 0x194: 2575
			0x195: 2581.25
			0x196: 2587.5
			0x197: 2593.75 0x198: 2600
			0x199: 2606.25
			0x19A: 2612.5
			0x19B: 2618.75 0x19C: 2625
			0x19D: 2631.25
			0x19E: 2637.5
			0x19F: 2643.75 0x1A0: 2650
			0x1A1: 2656.25
			0x1A2: 2662.5
			0x1A3: 2668.75 0x1A4: 2675
	<u> </u>	<u> </u>	UNIT. 2010

ビット・フィールド	ビット	説明	デコード
			0x1A5: 2681.25
			0x1A6: 2687.5 0x1A7: 2693.75
			0x1A8: 2700
			0x1A9: 2706.25
			0x1AA: 2712.5 0x1AB: 2718.75
			0x1AC: 2725
			0x1AD: 2731.25 0x1AE: 2737.5
			0x1AE. 2737.5 0x1AF: 2743.75
			0x1B0: 2750
			0x1B1: 2756.25 0x1B2: 2762.5
			0x1B3: 2768.75
			0x1B4: 2775
			0x1B5: 2781.25 0x1B6: 2787.5
			0x1B7: 2793.75
			0x1B8: 2800
			0x1B9: 2806.25 0x1BA: 2812.5
			0x1BB: 2818.75
			0x1BC: 2825
			0x1BD: 2831.25 0x1BE: 2837.5
			0x1BF: 2843.75
			0x1C0: 2850
			0x1C1: 2856.25 0x1C2: 2862.5
			0x1C3: 2868.75
			0x1C4: 2875
			0x1C5: 2881.25 0x1C6: 2887.5
			0x1C7: 2893.75
			0x1C8: 2900
			0x1C9: 2906.25 0x1CA: 2912.5
			0x1CB: 2918.75
			0x1CC: 2925
			0x1CD: 2931.25 0x1CE: 2937.5
			0x1CF: 2943.75
			0x1D0: 2950 0x1D1: 2956.25
			0x1D1: 2930.23 0x1D2: 2962.5
			0x1D3: 2968.75
			0x1D4: 2975 0x1D5: 2981.25
			0x1D6: 2987.5
			0x1D7: 2993.75
			0x1D8: 3000 0x1D9: 3006.25
			0x1DA: 3012.5
			0x1DB: 3018.75
			0x1DC: 3025 0x1DD: 3031.25
			0x1DE: 3037.5
			0x1DF: 3043.75 0x1E0: 3050
			0x1E0: 3050 0x1E1: 3056.25
			0x1E2: 3062.5
			0x1E3: 3068.75 0x1E4: 3075
			0x1E4: 3075 0x1E5: 3081.25
			0x1E6: 3087.5
			0x1E7: 3093.75 0x1E8: 3100
			0x1E9: 3106.25
			0x1EA: 3112.5
			0x1EB: 3118.75

ビット・フィールド	ピット	説明	デコード
			0x1EC: 3125
			0x1ED: 3131.25
			0x1EE: 3137.5
			0x1EF: 3143.75
			0x1F0: 3150
			0x1F1: 3156.25
			0x1F2: 3162.5
			0x1F3: 3168.75
			0x1F4: 3175
			0x1F5: 3181.25
			0x1F6: 3187.5
			0x1F7: 3193.75
			0x1F8: 3193.75
			0x1F9: 3193.75
			0x1FA: 3193.75
			0x1FB: 3193.75
			0x1FC: 3193.75
			0x1FD: 3193.75
			0x1FE: 3193.75
			0x1FF: 3193.75

CHG_CNFG_03 (0x19)

チャージャの構成3

ВІТ	7	6	5 4 3			2	1	0
Field	SYS_TRACK_DIS	B2SOVRC_DTC	TO_TIME[2:0]			TO_ITH[2:0]		
Reset	0x1	0x0	0x0				0x0	
Access Type	Write, Read	Write, Read	Write, Read				Write, Read	

ビット・フィールド	ビット	説明	デコード
SYS_TRACK_DIS	7	SYSトラッキング・ディスエーブル制御	Ox0: SYS tracking is enabled. SYS is regulated to MAX of (VBATT + 4%, VSYSMIN). This is also valid in charge done state. Ox1: SYS tracking is disabled. SYS is regulated to VCHG_CV_PRM.
B2SOVRC_DTC	6	バッテリからSYSへの過電流デバウンス時間制御 OVRC条件下では、tocp後のスイッチャ(したがって充電)はディスエーブルになります。	0x0: t _{OCP} = 6ms 0x1: t _{OCP} = 100ms
TO_TIME	5:3	トップオフ・タイマー設定値(min)	0x0: 100ms 0x1: 30sec 0x2: 10 0x3: 20 0x4: 30 0x5: 40 0x6: 50 0x7: 60
то_ітн	2:0	トップオフ電流スレッショルド(mA)。 チャージャは、チャージャ電流がこのレジスタ によって設定された値まで減衰すると、急速充 電定電圧モードからトップオフ・モードに遷移 します。この遷移により、CHG_!割込みが生成 され、CHG_DTLSレジスタがトップオフ・モー ドを伝達します。また、この遷移により、 TO_TIMEによって設定されたトップオフ時間が 開始されます。 TO_ITHレジスタのリードバック値は、チャー ジャに設定された実際のトップオフ電流を反映 しています。	0x0: 25 0x1: 50 0x2: 100 0x3: 200 0x4: 400 0x5: 600 0x6: 1000 0x7: 1600

CHG_CNFG_04 (0x1A)

チャージャの構成4

BIT	7	6	5	4	3	2	1	0		
Field		CHG_CV_PRM[7:0]								
Reset		0x00								
Access Type		Write, Read								

ピット・フィールド	ビット	説明	デコード
CHG_CV_PRM	7:0	充電終止電圧設定値(V) CHG_CV_PRMレジスタのリードバック値は、JEITA_EN = 0の場合に、チャージャに設定された実際の充電終止電圧を反映しています。JEITA_EN = 1の場合、充電終止電圧は、V _{CHGCV_COOL} およびV _{CHGCV_WARM} レジスタの設定値によって制御されます。	2-Cell Battery 0x00: 7.810 0x01: 7.824 0x02: 7.837 0x03: 7.851 0x04: 7.865 0x05: 7.879 0x06: 7.892 0x07: 7.906 0x08: 7.920 0x09: 7.934 0x0A: 7.947 0x0B: 7.947 0x0B: 7.961 0x0C: 7.975 0x0C: 7.989 0x0E: 8.002 0x0F: 8.016 0x10: 8.030 0x11: 8.044 0x12: 8.057 0x13: 8.071 0x14: 8.085 0x15: 8.099 0x16: 8.103 0x17: 8.108 0x18: 8.112 0x19: 8.117 0x1A: 8.121 0x19: 8.135 0x1E: 8.140 0x1C: 8.131 0x1D: 8.135 0x1E: 8.140 0x1F: 8.144 0x2C: 8.158 0x23: 8.163 0x24: 8.167 0x25: 8.172 0x26: 8.176 0x27: 8.181 0x28: 8.180 0x24: 8.167 0x27: 8.181 0x28: 8.190 0x2A: 8.195 0x2B: 8.190 0x2A: 8.195 0x2B: 8.213 0x2F: 8.218 0x30: 8.222 0x31: 8.227 0x32: 8.231 0x33: 8.236 0x34: 8.221

ビット・フィールド	ビット	説明	デコード
			0x35: 8.245
			0x36: 8.250
			0x37: 8.254
			0x38: 8.259
			0x39: 8.263
			0x3A: 8.268
			0x3B: 8.273
			0x3C: 8.277 0x3D: 8.282
			0x3D. 8.282 0x3E: 8.286
			0x3F: 8.291
			0x40: 8.295
			0x41: 8.300
			0x42: 8.305
			0x43: 8.309
			0x44: 8.314
			0x45: 8.318
			0x46: 8.323
			0x47: 8.328
			0x48: 8.332
			0x49: 8.337
			0x4A: 8.341
			0x4B: 8.346 0x4C: 8.350
			0x4C: 8.350 0x4D: 8.355
			0x4E: 8.360
			0x4F: 8.364
			0x50: 8.369
			0x51: 8.373
			0x52: 8.378
			0x53: 8.383
			0x54: 8.387
			0x55: 8.392
			0x56: 8.396
			0x57: 8.401
			0x58: 8.405 0x59: 8.410
			0x5A: 8.415
			0x5B: 8.419
			0x5C: 8.424
			0x5D: 8.428
			0x5E: 8.433
			0x5F: 8.437
			0x60: 8.442
			0x61: 8.447
			0x62: 8.451
			0x63: 8.456 0x64: 8.460
			0x65: 8.465
			0x66: 8.470
			0x67: 8.474
			0x68: 8.479
			0x69: 8.483
			0x6A: 8.488
			0x6B: 8.492
			0x6C: 8.497
			0x6D: 8.502
			0x6E: 8.506
			0x6F: 8.511 0x70: 8.515
			0x70: 8.515 0x71: 8.520
			0x72: 8.524
			0x73: 8.529
			0x74: 8.534
			0x75: 8.538
			0x76: 8.543
			0x77: 8.547
			0x78: 8.552
			0x79: 8.557
			0x7A: 8.561

ビット・フィールド	ビット	説明	デコード
			0x7B: 8.566
			0x7C: 8.570
			0x7D: 8.575
			0x7E: 8.579
			0x7F: 8.584
			0x80: 8.589
			0x81: 8.593
			0x82: 8.598
			0x83: 8.602
			0x84: 8.607
			0x85: 8.612 0x86: 8.616
			0x87: 8.621
			0x88: 8.625
			0x89: 8.630
			0x8A: 8.634
			0x8B: 8.639
			0x8C: 8.644
			0x8D: 8.648
			0x8E: 8.653
			0x8F: 8.657
			0x90: 8.662
			0x91: 8.666
			0x92: 8.671
			0x93: 8.676
			0x94: 8.680
			0x95: 8.685
			0x96: 8.689
			0x97: 8.694
			0x98: 8.699
			0x99: 8.703
			0x9A: 8.708
			0x9B: 8.712
			0x9C: 8.717
			0x9D: 8.721 0x9E: 8.726
			0x9F: 8.726 0x9F: 8.731
			0x40: 8.735
			0xA1: 8.740
			0xA2: 8.744
			0xA3: 8.749
			0xA4: 8.753
			0xA5: 8.758
			0xA6: 8.763
			0xA7: 8.767
			0xA8: 8.772
			0xA9: 8.776
			0xAA: 8.781
			0xAB: 8.786
			0xAC: 8.790
			0xAD: 8.795
			0xAE: 8.799
			0xAF: 8.804
			0xB0: 8.808
			0xB1: 8.813
			0xB2: 8.818
			0xB3: 8.822 0xB4: 8.827
			0xB4: 8.827 0xB5: 8.831
			0xB6: 8.836
			0xB7: 8.841
			0xB8: 8.845
			0xB9: 8.850
			0xBA: 8.854
			0xBB: 8.859
			0xBC: 8.873
			0xBD: 8.886
			0xBE: 8.900
			0xBF: 8.914
			0xC0: 8.928
ı	I	1	1

ビット・フィールド	ビット	説明	デコード
			0xC1: 8.941
			0xC2: 8.955
			0xC3: 8.969
			0xC4: 8.982
			0xC5: 8.996
			0xC6: 9.010 0xC7: 9.024
			0xC8: 9.037
			0xC9: 9.051
			0xCA: 9.065
			0xCB: 9.079
			0xCC: 9.092
			0xCD: 9.106
			0xCE: 9.120
			0xCF: 9.134
			0xD0: 9.147
			0xD1: 9.161
			0xD2: 9.175
			0xD3: 9.189
			0xD4: 9.202
			0xD5: 9.216 0xD6: 9.230
			0xD6: 9.230 0xD7: 9.244
			0xD8: 9.257
			0xD9: 9.271
			0xDA: 9.285
			0xDB: 9.299
			0xDC: 9.312
			0xDD: 9.326
			0xDE: 9.340
			0xDF: 9.353
			0xE0: 9.367
			0xE1: 9.381
			0xE2: 9.395
			3-Cell Battery 0x00: 11.715
			0x01: 11.736
			0x02: 11.756
			0x03: 11.777
			0x04: 11.797
			0x05: 11.818
			0x06: 11.839
			0x07: 11.859
			0x08: 11.880
			0x09: 11.900
			0x0A: 11.921 0x0B: 11.942
			0x0C: 11.962
			0x0D: 11.983
			0x0E: 12.004
			0x0F: 12.024
			0x10: 12.045
			0x11: 12.065
			0x12: 12.086
			0x13: 12.107
			0x14: 12.127
			0x15: 12.148 0x16: 12.155
			0x17: 12.162
			0x18: 12.168
			0x19: 12.175
			0x1A: 12.182
			0x1B: 12.189
			0x1C: 12.196
			0x1D: 12.203
			0x1E: 12.210
			0x1F: 12.217
			0x20: 12.223 0x21: 12.230
			0x21: 12.230 0x22: 12.237
			VALL. IL.EVI

ビット・フィールド	ビット	説明	デコード
			0x23: 12.244
			0x24: 12.251
			0x25: 12.258
			0x26: 12.265 0x27: 12.271
			0x27. 12.271 0x28: 12.278
			0x29: 12.285
			0x2A: 12.292
			0x2B: 12.299
			0x2C: 12.306
			0x2D: 12.313
			0x2E: 12.320
			0x2F: 12.326 0x30: 12.333
			0x31: 12.340
			0x32: 12.347
			0x33: 12.354
			0x34: 12.361
			0x35: 12.368
			0x36: 12.375
			0x37: 12.381 0x38: 12.388
			0x39: 12.395
			0x3A: 12.402
			0x3B: 12.409
			0x3C: 12.416
			0x3D: 12.423
			0x3E: 12.429 0x3F: 12.436
			0x40: 12.443
			0x41: 12.450
			0x42: 12.457
			0x43: 12.464
			0x44: 12.471
			0x45: 12.478
			0x46: 12.484 0x47: 12.491
			0x48: 12.498
			0x49: 12.505
			0x4A: 12.512
			0x4B: 12.519
			0x4C: 12.526
			0x4D: 12.533 0x4E: 12.539
			0x4E. 12.539 0x4F: 12.546
			0x50: 12.553
			0x51: 12.560
			0x52: 12.567
			0x53: 12.574
			0x54: 12.581 0x55: 12.587
			0x56: 12.594
			0x57: 12.601
			0x58: 12.608
			0x59: 12.615
			0x5A: 12.622
			0x5B: 12.629
			0x5C: 12.636 0x5D: 12.642
			0x5D: 12:642 0x5E: 12:649
			0x5F: 12.656
			0x60: 12.663
			0x61: 12.670
			0x62: 12.677
			0x63: 12.684
			0x64: 12.691 0x65: 12.697
			0x65: 12.704
			0x67: 12.711
			0x68: 12.718
L	i	ı	<u> </u>

ビット・フィールド	ビット	説明	デコード
			0x69: 12.725
			0x6A: 12.732
			0x6B: 12.739
			0x6C: 12.746
			0x6D: 12.752 0x6E: 12.759
			0x6F: 12.766
			0x70: 12.773
			0x71: 12.780
			0x72: 12.787
			0x73: 12.794
			0x74: 12.800
			0x75: 12.807
			0x76: 12.814
			0x77: 12.821
			0x78: 12.828
			0x79: 12.835
			0x7A: 12.842
			0x7B: 12.849
			0x7C: 12.855
			0x7D: 12.862 0x7E: 12.869
			0x7E: 12.869 0x7F: 12.876
			0x80: 12.883
			0x81: 12.890
			0x82: 12.897
			0x83: 12.904
			0x84: 12.910
			0x85: 12.917
			0x86: 12.924
			0x87: 12.931
			0x88: 12.938
			0x89: 12.945
			0x8A: 12.952
			0x8B: 12.958
			0x8C: 12.965
			0x8D: 12.972 0x8E: 12.979
			0x8F: 12.986
			0x90: 12.993
			0x91: 13.000
			0x92: 13.007
			0x93: 13.013
			0x94: 13.020
			0x95: 13.027
			0x96: 13.034
			0x97: 13.041
			0x98: 13.048
			0x99: 13.055
			0x9A: 13.062 0x9B: 13.068
			0x9C: 13.075
			0x9D: 13.082
			0x9E: 13.089
			0x9F: 13.096
			0xA0: 13.103
			0xA1: 13.110
			0xA2: 13.116
			0xA3: 13.123
			0xA4: 13.130
			0xA5: 13.137
			0xA6: 13.144
			0xA7: 13.151
			0xA8: 13.158
			0xA9: 13.165
			0xAA: 13.171 0xAB: 13.178
			0xAC: 13.176
			0xAD: 13.192
			0xAE: 13.199
L	1		

ビット・フィールド	ビット	説明	デコード
			0xAF: 13.206
			0xB0: 13.213
			0xB1: 13.220
			0xB2: 13.226
			0xB3: 13.233
			0xB4: 13.240
			0xB5: 13.247
			0xB6: 13.254
			0xB7: 13.261
			0xB8: 13.268
			0xB9: 13.274
			0xBA: 13.281
			0xBB: 13.288
			0xBC: 13.309
			0xBD: 13.329
			0xBE: 13.350
			0xBF: 13.371
			0xC0: 13.391
			0xC1: 13.412
			0xC2: 13.412
			0xC3: 13.453
			0xC4: 13.474
			0xC5: 13.494
			0xC6: 13.515
			0xC7: 13.536
			0xC8: 13.556
			0xC9: 13.577
			0xCA: 13.597
			0xCB: 13.618
			0xCC: 13.639
			0xCD: 13.659
			0xCE: 13.680
			0xCF: 13.700
			0xD0: 13.721
			0xD1: 13.742
			0xD2: 13.762
			0xD3: 13.783
			0xD4: 13.803
			0xD5: 13.824
			0xD6: 13.845
			0xD7: 13.865
			0xD8: 13.886
			0xD9: 13.907
			0xDA: 13.927
			0xDB: 13.948
			0xDC: 13.968
			0xDD: 13.989
			0xDE: 14.010
			0xDF: 14.030
			0xE0: 14.051
			0xE1: 14.071
			0xE2: 14.092
	1		

CHG_CNFG_05 (0x1B)

チャージャの構成5

ВІТ	7	6	5	4	3	2	1	0
Field	CHGR_CV_OFFSET[1:0]		ITRICKLE[1:0]		B2SOVRC[3:0]			
Reset	0x0		0>	0x0 0x4				
Access Type	Write, Read		Write, Read		Write, Read			

ビット・フィールド	ビット	説明	デコード		
CHGR_CV_OFFSET	7:6	CHG_CV_PRMオフセット制御(正)	0x0: No offset 0x1: +22.9mV (2S) / +34.4mV (3S) 0x2: +36.6mV (2S) / +55.0mV (3S) 0x3: +45.8mV (2S) / +68.7mV (3S)		
ITRICKLE	5:4	トリクル充電電流の選択値(mA)	0x0: 100 0x1: 200 0x2: 300 0x3: 400		
B2SOVRC	3:0	BATTからSYSへの過電流スレッショルド (A)	0x00: Disable 0x01: 3.000 0x02: 3.500 0x03: 4.000 0x04: 4.500 0x05: 5.000 0x06: 5.500 0x07: 6.000 0x08: 6.500 0x09: 7.000 0x0A: 7.500 0x0B: 8.000 0x0C: 8.500 0x0C: 8.500 0x0C: 9.500 0x0F: 10.000		

CHG_CNFG_06 (0x1C)

チャージャの構成6

ВІТ	7	6	5	4	3	2	1	0
Field	CHGCC_WR_EN	RESERVED	PFM_MIN_FREQ[1:0]		CHGPROT[1:0]		WDTCLR[1:0]	
Reset	0x0	0x0	0x0		0x0		0x0	
Access Type	Write 1 to Toggle, Read	Write, Read	Write, Read		Write, Read		Write, Read	

ビット・フィールド	ビット	説明	デコード
CHGCC_WR_EN	7	急 速 充 電 電 流 書 込 み コ マ ン ド 。 CHGCC_MSB/CHGCC[7:0]レジスタは、1に 設定すると、設計にロードされます。 自動クリア・ビット。	

ビット・フィールド	ビット	説明	デコード
RESERVED	6	予備	Default value is 0x0. Do not change.
PFM_MIN_FREQ	5:4	最小PFMパターン周波数(kHz)。 反転降圧モード(OTG)では、CHGIN負荷 が非常に軽い場合にCHGIN過電圧を防ぐた めに、PFM_MIN_FREQ[1:0]を0x3(ディス エーブル)に設定することを推奨します。	0x0: 20 0x1: Reserved 0x2: Reserved 0x3: Disabled
CHGPROT	3:2	チャージャ設定値保護ビットこれらのビットに0x3を書き込むと、「CHGPROTで保護」されているレジスタの書込み機能がロック解除されます。0x3以外の値を書き込むと、保護されたレジスタがロックされます。	0x0: Write capability locked. 0x1: Write capability locked. 0x2: Write capability locked. 0x3: Write capability unlocked.
WDTCLR	1:0	ウォッチドッグ・タイマー・クリア・ビット。これらのビットに0x3を書き込むと、 ウォッチドッグ・タイマーがイネーブルのと きにウォッチドッグ・タイマーがクリアされ ます。	0x0: The watchdog timer is not cleared. 0x1: The watchdog timer is not cleared. 0x2: The watchdog timer is not cleared. 0x3: The watchdog timer is cleared.

CHG_CNFG_07 (0x1D)

チャージャの構成7

ВІТ	7	6	5	4	3	2	1	0
Field	JEITA_EN		REGTE	MP[3:0]	VCHGCV_COOL	ICHGCC_COOL	FSHIP_MODE	
Reset	0x0		0x6				0x1	0x0
Access Type	Write, Read		Write, Read				Write, Read	Write, Read

ピット・フィールド	ビット	説明	デコード
JEITA_EN	7	JEITAイネーブル	0x0: JEITA disabled. Fast-charge current and charge termination voltage do not change based on thermistor temperature. 0x1: JEITA enabled. Fast-charge current and charge termination voltage change based on thermistor temperature.
REGTEMP	6:3	ジャンクション温度のサーマル・レギュレーション(°C)。ジャンクション温度がREGTEMPの設定点よりも高い場合、チャージャの目標電流制限値は折り返しを開始し、TREGビットがセットされます。	0x0: 85 0x1: 90 0x2: 95 0x3: 100 0x4: 105 0x5: 110 0x6: 115 0x7: 120 0x8: 125 0x9: 130
VCHGCV_COOL	2	サーミスタ温度がT _{COLD} とT _{COOL} の間にある場合の、JEITA準拠のバッテリ終止電圧。	0x0: Battery termination voltage is set by CHG_CV_PRM. 0x1: Battery termination voltage is set by (CHG_CV_PRM - 180mV/cell).
ICHGCC_COOL	1	サーミスタ温度がT _{COLD} とT _{COOL} の間にある場合の、JEITA準拠のバッテリ急速充電電流。	0x0: Battery fast-charge current is set by CHGCC. 0x1: Battery fast-charge current is reduced to 50% of CHGCC.

MAX77963

2S/3S リチウムイオン・バッテリおよび USB 給電用 23V_{IN}、3.2A_{OUT} 昇降圧チャージャ

ビット・フィールド	ピット	説明	デコード
FSHIP_MODE	0	工場出荷モード・イネーブル	0x0: Disable factory ship mode. 0x1: Enable factory ship mode.

CHG_CNFG_08 (0x1E)

チャージャの構成8

BIT	7	6	5	4	3	2	1	0
Field	CHGCC_MSB		CHGIN_ILIM[6:0]					
Reset	0x0		0x15					
Access Type	Write, Read		Write, Read					

ピット・フィールド	ビット	説明	デコード
CHGCC MSB	7	急速充電電流の選択値(mA)の最上位ビッ	
ビット・フィールド CHGCC_MSB	ピット 7		0x00: 50 0x01: 50 0x02: 50 0x02: 50 0x03: 50 0x04: 75 0x05: 100 0x06: 125 0x07: 150 0x08: 175 0x09: 200 0x0A: 225 0x0B: 250 0x0C: 275 0x0D: 300 0x0E: 325
CHGIN_ILIM	6:0	CHGIN入力電流制限値(mA) CHGIN_ILIMレジスタのリードバック値は、 チャージャに設定された実際の入力電流制限値を反映しています。	0x0F: 350 0x10: 375 0x11: 400 0x12: 425 0x13: 450 0x14: 475 0x15: 500 0x16: 525 0x17: 550 0x18: 575 0x19: 600 0x1A: 625 0x1B: 650 0x1C: 675 0x1D: 700 0x1E: 725 0x1F: 750 0x20: 775 0x21: 800 0x22: 825 0x23: 850 0x24: 875 0x26: 905 0x26: 925 0x27: 950 0x28: 975 0x21: 1000
			0x28: 975 0x29: 1000 0x2A: 1025 0x2B: 1050

ビット・フィールド	ビット	説明	デコード
			0x2C: 1075
			0x2D: 1100
			0x2E: 1125
			0x2F: 1150
			0x30: 1175
			0x31: 1200
			0x32: 1225
			0x33: 1250
			0x34: 1275
			0x35: 1300
			0x36: 1325
			0x37: 1350
			0x38: 1375 0x39: 1400
			0x39: 1400 0x3A: 1425
			0x3B: 1450
			0x3C: 1475
			0x3D: 1500
			0x3E: 1525
			0x3F: 1550
			0x40: 1575
			0x41: 1600
			0x42: 1625
			0x43: 1650
			0x44: 1675
			0x45: 1700
			0x46: 1725
			0x47: 1750
			0x48: 1775
			0x49: 1800
			0x4A: 1825
			0x4B: 1850
			0x4C: 1875
			0x4D: 1900
			0x4E: 1925
			0x4F: 1950
			0x50: 1975
			0x51: 2000
			0x52: 2025
			0x53: 2050 0x54: 2075
			0x54: 2075 0x55: 2100
			0x56: 2125
			0x57: 2150
			0x58: 2175
			0x59: 2200
			0x5A: 2225
			0x5B: 2250
			0x5C: 2275
			0x5D: 2300
			0x5E: 2325
			0x5F: 2350
			0x60: 2375
			0x61: 2400
			0x62: 2425
			0x63: 2450
			0x64: 2475
			0x65: 2500
			0x66: 2525
			0x67: 2550
			0x68: 2575
			0x69: 2600
			0x6A: 2625
			0x6B: 2650
			0x6C: 2675 0x6D: 2700
	<u>I</u>		UXUD. 21UU

ビット・フィールド	ピット	説明	デコード
			0x6E: 2725
			0x6F: 2750
			0x70: 2775
			0x71: 2800
			0x72: 2825
			0x73: 2850
			0x74: 2875
			0x75: 2900
			0x76: 2925
			0x77: 2950
			0x78: 2975
			0x79: 3000
			0x7A: 3025
			0x7B: 3050
			0x7C: 3075
			0x7D: 3100
			0x7E: 3125
			0x7F: 3150

CHG_CNFG_09 (0x1F)

チャージャの構成9

ВІТ	7	6	5	4	3	2	1	0
Field	INLIM_C	CLK[1:0]	OTG_ILIM[2:0]		ZX_TH[2:0]			
Reset	0x2			0x3		0x6		
Access Type	Write, Read		Write, Read				Write, Read	

ピット・フィールド	ピット	説明	デコード
INLIM_CLK	7:6	25mAの連続した増分間の入力電流制限値の ソフトスタート期間(μsec)。	0x0: 8 0x1: 256 0x2: 1024 0x3: 4096
OTG_ILIM	5:3	OTGモード電流制限設定値(mA)	0x0: 500 0x1: 900 0x2: 1200 0x3: 1500 0x4: 2000 0x5: 2250 0x6: 2500 0x7: 3000
ZX_TH	2:0	ゼロ交差(ZX)電流スレッショルド(mA)	0x0: -1200 0x1: -975 0x2: -750 0x3: -525 0x4: -300 0x5: -75 0x6: 150 0x7: 375

CHG_CNFG_10 (0x20)

チャージャの構成 10

ВІТ	7	6	5	4	3	2	1	0
Field	CHGCC_O	FFSET[1:0]	VBYP_REG[4:0]					SLOPE_COMP_HALF

Reset	0x1	0x03	0x1
Access Type	Write, Read	Write, Read	Write, Read

ビット・フィールド	ビット	説明	デコード
CHGCC_OFFSET	7:6	CHGCCオフセット制御(正)	0x0: No offset 0x1: +62.5mA 0x2: +125mA 0x3: +250mA
VBYP_REG	5:1	BYP電圧レギュレーションスレッショルド (V)	0x00: 4.025 0x01: 4.200 0x02: 4.375 0x03: 4.550 0x04: 4.725 0x05: 4.900 0x06: 5.425 0x07: 5.950 0x08: 6.475 0x09: 7.000 0x0A: 7.525 0x0B: 8.050 0x0C: 8.575 0x0D: 9.100 0x0E: 9.625 0x0F: 10.150 0x10: 10.675 0x11: 10.950 0x12: 11.550 0x13: 12.150 0x14: 12.750 0x15: 13.350 0x16: 13.950 0x17: 14.550 0x18: 15.150 0x19: 15.750 0x1A: 16.350 0x1B: 16.950 0x1C: 17.550 0x1D: 18.150 0x1E: 18.750 0x1E: 18.750 0x1E: 19.050
SLOPE_COMP_HALF	0	勾配補償の半分	0x0: Slope compensation is not halved. 0x1: Slope compensation is halved (default).

CHG_CNFG_11 (0x21)

チャージャの構成 11

BIT	7	6	5	4	3	2	1	0
Field	S	LOPE_COMP[2:	0]	RESER ¹	/ED[1:0]	MINVSYS[2:0]		
Reset	0x2			0:	(2	0x2		
Access Type	Write, Read			Write,	Read		Write, Read	

ビット・フィールド	ビット	説明	デコード
SLOPE_COMP	7:5	勾配補償のオプション	0x0: Lowest slope compensation 0x1 0x2

ビット・フィールド	ビット	説明	デコード
			0x3
			0x4
			0x5
			0x6
			0x7: Highest slope compensation
RESERVED	4:3	予備	Default value is 0x2. Do not change.
			2-Cell Battery
			0x0: 5.48
			0x1: 5.81
			0x2: 6.14
			0x3: 6.47
			0x4: 6.80
			0x5: 7.13
			0x6: 7.45
MINVSYS	2:0	 最小システム・レギュレーション電圧(V)	0x7: 7.78
WIINVSTS	2.0	取小フス)立・レイュレーフョン単圧(V)	3-Cell Battery
			0x0: 8.23
			0x1: 8.73
			0x2: 9.22
			0x3: 9.71
			0x4: 10.20
			0x5: 10.70
			0x6: 11.19
			0x7: 11.68

CHG_CNFG_12 (0x22)

チャージャの構成 12

ВІТ	7	6	5	4	3	2	1	0
Field	SPR_7	<u>_</u> 6[1:0]	LPM	FORCED_BUCK	FORCED_BOOST	BYPI_HBW	BATI_HBW	BATV_HBW
Reset	0>	k 0	0x0	0x0	0x0	0x0	0x0	0x0
Access Type	Write,	Read	Write, Read	Write, Read	Write, Read	Write, Read	Write, Read	Write, Read

ビット・フィールド	ビット	説明	デコード
SPR_7_6	7:6	スペア・ビット	
LPM	5	低消費電力モード制御	0x0: Q _{BAT} charge pump runs in normal mode. 0x1: Q _{BAT} charge pump is in low-power mode.
FORCED_BUCK	4	強制降圧スイッチング位相	0x0: Allow automatic buck-boost control. 0x1: Force buck switching phase every switching cycle.
FORCED_BOOST	3	強制昇圧スイッチング位相	0x0: Allow automatic buck-boost control. 0x1: Force boost switching phase every switching cycle.
BYPI_HBW	2	入力電流レギュレーション・ループ用の広帯 域幅オプション	0x0: Normal bandwidth 0x1: High bandwidth
BATI_HBW	1	出力電流レギュレーション・ループ用の広帯 域幅オプション	0x0: Normal bandwidth 0x1: High bandwidth
BATV_HBW	0	出力電圧レギュレーション・ループ用の広帯 域幅オプション	0x0: Normal bandwidth 0x1: High bandwidth

CHG_CNFG_13 (0x23)

チャージャの構成 13

ВІТ	7	6	5	4	3	2	1	0
Field		SPR_7	_4[3:0]		SS_PAT	RSVD	SS_EN	TRICKLE_DESPIKE_EN
Reset		0)	< 0		0x1	0x0	0x0	0x1
Access Type		Write,	Read		Write, Read	Write, Read	Write, Read	Write, Read

ビット・フィールド	ピット	説明	デコード
SPR_7_4	7:4	スペア・ビット	
SS_PAT	3	スペクトラム拡散パターンの設定	0x0: Triangular pattern 0x1: Pseudo-random pattern
RSVD	2	予備。0をリードバックします。	
SS_EN	1	スペクトラム拡散イネーブル	0x0: Disable 0x1: Enable
TRICKLE_DESPIKE_EN	0	トリクル充電から急速充電へのCC電流スパ イク抑制イネーブル	0x0: Disable 0x1: Enable

ADC_CNFG_00 (0x30)

ВІТ	7	6	5	4	3	2	1	0
Field	CH8_EN	CH7_EN	CH6_EN	CH5_EN	CH4_EN	CH3_EN	CH2_EN	CH1_EN
Reset	0x0							
Access Type	Write, Read							

ビット・フィールド	ビット	説明	デコード
CH8_EN	7	ADCチャンネル8(IBATT)データ・リード バック制御	0x0: Disabled 0x1: Enabled
CH7_EN	6	ADCチャンネル7(ICHGIN)データ・リー ドバック制御	0x0: Disabled 0x1: Enabled
CH6_EN	5	ADCチャンネル6(VTHM)データ・リード バック制御	0x0: Disabled 0x1: Enabled
CH5_EN	4	ADCチャンネル5(TDIE)データ・リード バック制御	0x0: Disabled 0x1: Enabled
CH4_EN	3	ADCチャンネル4(VSYS)データ・リード バック制御	0x0: Disabled 0x1: Enabled
CH3_EN	2	ADCチャンネル3(VBATT)データ・リード バック制御	0x0: Disabled 0x1: Enabled
CH2_EN	1	ADCチャンネル2(VADCIN)データ・リー ドバック制御	0x0: Disabled 0x1: Enabled
CH1_EN	0	ADCチャンネル1(VCHGIN)データ・リー ドバック制御	0x0: Disabled 0x1: Enabled

ADC_CNFG_01 (0x31)

ВІТ	7	6	5	4	3	2	1	0	
Field	SAMPLE_RATE[1:0]		AVG_CNT[1:0]		SPR_3	AVG_EN	MEAS_CONT	MEAS_SGLE	
Reset	0:	0x0		0x0 0x0		0x0	0x0	0x0	0x0
Access Type	Write, Read		Write,	Read	Write, Read	Write, Read	Write, Read	Write 1 to Toggle, Read	

ピット・フィールド	ピット	説明	デコード
SAMPLE_RATE	7:6	ADCサンプリング・レート(Hz)。ADCサンプリング・レートは、消費電力削減のための設定が可能です。	0x0: 1000 0x1: 100 0x2: 10 0x3: 1
AVG_CNT	5:4	ADC平均値算出回数の設定値	0x0: 2-point average 0x1: 4-point average 0x2: 8-point average 0x3: 16-point average
SPR_3	3	スペア・ビット	
AVG_EN	2	ADC平均値算出イネーブル	0x0: Disabled 0x1: Enabled
MEAS_CONT	1	ADC連続測定制御イネーブルになっている ADCチャンネルは、1に設定した場合、サン プリングと変換を連続的に行います。	0x0: Disable continuous conversion. 0x1: Enable continuous conversion.
MEAS_SGLE	0	ADC単一測定制御イネーブルになっている ADCチャンネルは、1に設定した場合、サン プリングと変換を1回だけ行います。自動ク リア・ビット。	0x0: Disable single conversion. 0x1: Enable single conversion.

ADC_DATA_CH1_A (0x32)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESER'	/ED[3:0]		ADC_DATA1_A[3:0]				
Reset		0:	κ0		0x0				
Access Type		Read	Only			Read	Only		

ピット・フィールド	ピット	説明
RESERVED	7:4	予備
ADC_DATA1_A	3:0	ADCチャンネル1(VCHGIN)データ・リードバック(ビット11~8) 範囲:0mV(0x000)~25000mV(0xFFF) 分解能:6.1050mV

ADC_DATA_CH1_B (0x33)

ВІТ	7	6	5	4	3	2	1	0	
Field		ADC_DATA1_B[7:0]							
Reset		0x00							
Access Type		Read Only							

ビット・フィールド	ビット	説明
ADC_DATA1_B	7:0	ADCチャンネル1 (VCHGIN) データ・リードバック (ビット7~0) 範囲:0mV (0x000) ~25000mV (0xFFF) 分解能: 6.1050mV

ADC_DATA_CH2_A (0x34)

BIT	7	6	5	4	3	2	1	0	
Field		RESER ¹	VED[3:0]		ADC_DATA2_A[3:0]				
Reset		0:	×0		0x0				
Access Type		Read	l Only			Read	Only		

ビット・フィールド	ビット	説明
RESERVED	7:4	予備
ADC_DATA2_A	3:0	ADCチャンネル2(VADCIN)データ・リードバック(ビット11~8) 範囲:0mV(0x000) ~1250mV(0xFFF) 分解能:0.30525mV

ADC_DATA_CH2_B (0x35)

BIT	7	6	5	4	3	2	1	0	
Field		ADC_DATA2_B[7:0]							
Reset		0x00							
Access Type		Read Only							

ビット・フィールド	ビット	説明
ADC_DATA2_B	7:0	ADCチャンネル2(VADCIN)データ・リードバック(ビット7~0) 範囲:0mV (0x000)~1250mV (0xFFF) 分解能:0.30525mV

ADC_DATA_CH3_A (0x36)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESER ¹	VED[3:0]		ADC_DATA3_A[3:0]				
Reset		0:	k 0		0x0				
Access Type		Read	Only			Read	Only		

ピット・フィールド	ビット	説明
RESERVED	7:4	予備
ADC_DATA3_A	3:0	ADCチャンネル3(VBATT)データ・リードバック(ビット11~8) 範囲:0mV(0x000)~15000mV(0xFFF) 分解能:3.6630mV

ADC_DATA_CH3_B (0x37)

ВІТ	7	6	5	4	3	2	1	0	
Field		ADC_DATA3_B[7:0]							
Reset		0x00							
Access Type				Read	Only				

ビット・フィールド	ビット	説明
ADC_DATA3_B	7:0	ADCチャンネル3(VBATT)データ・リードバック(ビット7~0) 範囲: 0mV(0x000)~15000mV(0xFFF) 分解能: 3.6630mV

ADC_DATA_CH4_A (0x38)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESER ¹	VED[3:0]		ADC_DATA4_A[3:0]				
Reset		0:	к О			0:	κ0		

Access Type	Read Only	Read Only
-------------	-----------	-----------

ビット・フィールド	ビット	説明
RESERVED	7:4	予備
ADC_DATA4_A	3:0	ADCチャンネル4(VSYS)データ・リードバック(ビット11~8) 範囲:0mV(0x000)~15000mV(0xFFF) 分解能:3.6630mV

ADC_DATA_CH4_B (0x39)

BIT	7	6	5	4	3	2	1	0	
Field	ADC_DATA4_B[7:0]								
Reset		0x00							
Access Type				Read	Only				

ビット・フィールド	ビット	説明
ADC_DATA4_B	7:0	ADCチャンネル4(VSYS)データ・リードバック(ビット7~0) 範囲:0mV(0x000) ~15000mV(0xFFF) 分解能:3.6630mV

ADC_DATA_CH5_A (0x3A)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESER'	VED[3:0]		ADC_DATA5_A[3:0]				
Reset		0:	×0		0x0				
Access Type		Read	l Only		Read Only				

ピット・フィールド	ビット	説明
RESERVED	7:4	予備
ADC_DATA5_A	3:0	ADCチャンネル5(TDIE)データ・リードバック(ビット11~8) 範囲: −40°C(0x848)~175°C(0xFED) 分解能: 0.10989°C

ADC_DATA_CH5_B (0x3B)

ВІТ	7	6	5	4	3	2	1	0		
Field		ADC_DATA5_B[7:0]								
Reset		0x00								
Access Type				Read	Only					

ビット・フィールド	ビット	説明
ADC_DATA5_B	7:0	ADCチャンネル5 (TDIE) データ・リードバック (ビット7~0) 範囲: -40°C (0x848) ~175°C (0xFED) 分解能: 0.10989°C

ADC_DATA_CH6_A (0x3C)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESER'	VED[3:0]		ADC_DATA6_A[3:0]				
Reset		0:	K 0		0x0				
Access Type		Read	Only			Read	Only		

ビット・フィールド	ビット	説明
RESERVED	7:4	予備
ADC_DATA6_A	3:0	ADCチャンネル6(VTHM/VAVL)データ・リードバック(ビット11~8) 範囲:0%(0x000)~100%(0x400) 分解能:0.097656% V _{THM} ≥ V _{AVL} の場合、リードバック値は0x400です。

ADC_DATA_CH6_B (0x3D)

ВІТ	7	6	5	4	3	2	1	0	
Field		ADC_DATA6_B[7:0]							
Reset		0x00							
Access Type				Read	Only				

ビット・フィールド	ビット	説明
ADC_DATA6_B	7:0	ADCチャンネル6(VTHM/VAVL)データ・リードバック(ビット7~0) 範囲:0%(0x000)~100%(0x400) 分解能:0.097656% V _{THM} ≥ V _{AVL} の場合、リードバック値は0x400です。

ADC_DATA_CH7_A (0x3E)

ВІТ	7	6	5	4	3	2	1	0	
Field		RESERVED[2:0]		ADC_DATA7_A[4:0]					
Reset		0x0				0x00			
Access Type	Read Only					Read Only			

ビット・フィールド	ビット	説明
RESERVED	7:5	予備
ADC_DATA7_A	4:0	ADCチャンネル7 (ICHGIN) データ・リードバック (ビット12~8) ビット12は符号ビットです。CHGINからBYPへの電流の場合は「0」、BYPからCHGINへの電流の 場合は「1」です。 範囲: 0mA (0x000) ~5024mA (0xC5D) 分解能: 1.5873mA I _{CHGIN} が5024mAより高い場合、リードバック値は0xC5Dです。

ADC_DATA_CH7_B (0x3F)

ВІТ	7	6	5	4	3	2	1	0	
Field	ADC_DATA7_B[7:0]								
Reset	0x00								
Access Type		Read Only							

ビット・フィールド	ビット	説明
ADC_DATA7_B	7:0	ADCチャンネル7 (ICHGIN) データ・リードバック (ビット7~0) ビット12は符号ビットです。CHGINからBYPへの電流の場合は「0」、BYPからCHGINへの電流の 場合は「1」です。 範囲: 0mA (0x000) ~5024mA (0xC5D) 分解能: 1.5873mA I _{CHGIN} が5024mAより高い場合、リードバック値は0xC5Dです。

ADC_DATA_CH8_A (0x40)

BIT 7 6 5 4 3 2 1 0	ВІТ	7	6	5	4	3	2	1	0
---------------------	-----	---	---	---	---	---	---	---	---

Field	RESERVED[2:0]	ADC_DATA8_A[4:0]		
Reset	0x0	0x00		
Access Type	Read Only	Read Only		

ビット・フィールド	ビット	説明
RESERVED	7:5	予備
ADC_DATA8_A	4:0	ADCチャンネル8 (IBATT) データ・リードバック (ビット12~8) ビット12は符号ビットです。SYSからBATTへの電流の場合は「0」、BATTからSYSへの電流の場合は「1」です。 範囲: 0mA (0x000) ~4220mA (0xD80) 分解能: 1.2210mA I _{BATT} が4220mAより高い場合、リードバック値は0xD80です。

ADC_DATA_CH8_B (0x41)

ВІТ	7	6	5	4	3	2	1	0	
Field	ADC_DATA8_B[7:0]								
Reset	0x00								
Access Type		Read Only							

ビット・フィールド	ピット	説明
ADC_DATA8_B	7:0	ADCチャンネル8 (IBATT) データ・リードバック (ビット7-0) ビット12は符号ビットです。SYSからBATTへの電流の場合は「0」、BATTからSYSへの電流の場合は「1」です。 範囲: 0mA (0x000) ~4220mA (0xD80) 分解能: 1.2210mA I _{BATT} が4220mAより高い場合、リードバック値は0xD80です。

アプリケーション情報

インダクタの選択値

昇降圧機能では、スイッチング頻度と最大公称 CHGIN 電圧の様々な組み合わせに対して、一連のインダクタンスが利用できます。推奨事項については表 11 を参照してください。インダクタ DCR が低いほど、昇降圧の効率は高くなります。インダクタ・サイズと DCR 値の間のトレードオフを比較検討して、昇降圧機能に適したインダクタを選択する必要があります。インダクタの推奨事項については表 12 を参照してください。

表 11. スイッチング周波数と最大公称 CHGIN 電圧の組み合わせに対する推奨インダクタンス

SWITCHING FREQUENCY (kHz)	MAXIMUM NOMINAL CHGIN VOLTAGE (V)	RECOMMENDED NOMINAL INDUCTANCE (µH)
600	15 or lower	2.2, 3.3
600	Higher than 15	3.3
1200	15 or lower	1.0, 1.5, 2.2, 3.3
1200	Higher than 15	1.5, 2.2, 3.3
1800	Any	1.0, 1.5, 2.2, 3.3

表 12. 推奨インダクタ

MFGR.	SERIES	NOMINAL INDUCTANCE (µH)	TYPICAL DC RESISTANCE (mΩ)	CURRENT RATING (A) -30% (ΔL/L)	CURRENT RATING (A) ΔT = +40°C RISE	DIMENSIONS L x W x H (mm)
TDK	VLS3012HBX-1R0M	1.0	39.0	6.11	5.13	3.0 x 3.0 x 1.2
Coilcraft	XAL4020-152ME	1.5	21.5	7.1	7.5	4.0 x 4.0 x 2.1
Coilcraft	XAL4020-222ME	2.2	35.2	5.6	5.5	4.0 x 4.0 x 2.1
Coilcraft	XAL4030-332ME	3.3	26.0	5.5	6.6	4.0 x 4.0 x 3.1

BYP コンデンサの選択

BYP コンデンサ C_{BYP} は、入力電源から引き出される電流ピークを低減し、デバイス内のスイッチング・ノイズを低減します。また、OTG モードでは、出力電圧リプルを低減し、レギュレーション・ループの安定性を確保します。スイッチング周波数での C_{BYP} のインピーダンスは、非常に低い値に維持する必要があります。X5R または X7R 誘電体を用いたセラミック・コンデンサは、サイズが小さく、ESR が低く、温度係数が小さいため、強く推奨します。大半のアプリケーションでは、 $1\times10\mu F$ (1210)、 $2\times10\mu F$ (1206)、または $3\times10\mu F$ (0805) のコンデンサで十分です。BYP コンデンサの推奨事項については表 13 を参照してください。

表 13. 推奨 BYP コンデンサ

MFGR.	SERIES	NOMINAL CAPACITANCE (µF)	RATED VOLTAGE (V)	TEMPERATURE CHARACTERISTICS	CASE SIZE (in)	DIMENSIONS L x W x H (mm)
Murata	GRM32ER7YA106KA12	10	35	X7R	1210	3.2 x 2.5 x 2.5
Murata	GRT31CR6YA106KE01	10	35	X5R	1206	3.2 x 1.6 x 1.6
Murata	GRM21BR6YA106ME43	10	35	X5R	0805	2.0 x 1.25 x 1.25

SYS コンデンサの選択

表 14. 推奨 SYS コンデンサ

MFGR.	SERIES	NOMINAL CAPACITANCE (µF)	RATED VOLTAGE (V)	TEMPERATURE CHARACTERISTICS	CASE SIZE (in)	DIMENSIONS L x W x H (mm)
Taiyo Yuden	EMK325ABJ476MM8P	47	16	X5R	1210	3.2 x 2.5 x 2.5
Murata	GRM31CR61C476ME44	47	16	X5R	1206	3.2 x 1.6 x 1.6
Murata	GRM21BR61C226ME44	22	16	X5R	0805	2.0 x 1.25 x 1.25

PCB レイアウト時のガイドライン

綿密な回路基板レイアウトは、低いスイッチング電力損失とクリーンで安定した動作の達成に不可欠です。図 16 に PCB レイアウトの例を示します。

PCB の設計時には、以下のガイドラインに従います。

- IC の BYP ピンと SYS ピンのすぐ隣に、それぞれ BYP コンデンサ CBYP と SYS コンデンサ CSYS を配置します。IC は高いスイッチング周波数で動作するため、この配置は、入力および出力電流ループ内の寄生インダクタンスを最小限に抑えるために極めて重要です。この寄生インダクタンスは、高電圧スパイクを引き起こし、内部スイッチング MOSFET に損傷を与えることがあります。
- インダクタを LX ピンの隣に配置し、LX ピンとインダクタの間のパターンを短く幅広いものにして、PCB パターンのインピーダンスを 最小限に抑えます。PCB のインピーダンスが過大になると、コンバータの効率が低下します。LX パターンを別の1つの層に配線する 場合、十分な数のビアを用いて、パターンのインピーダンスを最小限に抑えるようにします。パターンのインピーダンスを更に低減す るには、LX パターンを複数の層に配線することを推奨します。更に、LX パターンが過大な面積を占めないようにします。このノード の電圧は非常に速く切り替わり、面積が増えると、放射エミッションが増大します。
- LX ノードは、対応するブートストラップ・コンデンサ CBST にできるだけ短く配線します。 CBST の配置を優先して、IC までのパターン 長を短くします。
- PVL コンデンサ CpvLを PVL ピンのすぐ隣に配置します。IC に近接させると、内部回路に安定した電源が供給されます。
- CHGIN コンデンサ C_{CHGIN}、BATT コンデンサ C_{BATT}、SYSA コンデンサ C_{SYSA} を、それぞれ本 IC の CHGIN ピン、BATT ピン、SYSA ピンのすぐ隣に配置します。
- BATSP と BATSN は、バッテリ・コネクタのできるだけ近くに接続します。これにより、バッテリ電圧のリモート検出が最適化されます。
- 電源パターンと負荷の接続部は、短く幅広いものにします。これは、高いコンバータ効率には必須の方法です。
- セラミック・コンデンサの DC 電圧ディレーティングは無視しないことが重要です。コンデンサの値とケースのサイズは慎重に選択します。詳細については、SYS コンデンサの選択のセクションとチュートリアル 5527 を参照してください。






図 16. PCB レイアウトの例

代表的なアプリケーション回路


入力電圧範囲の広い I²C プログラマブル・チャージャ



チャージャがディスエーブル状態での入力電圧範囲の広い I²C プログラマブル・チャージャ



入力電圧範囲の広い自律型チャージャ



オーダー情報

PART NUMBER	TEMP RANGE	PIN-PACKAGE
MAX77963EWJ+	-40°C to +85°C	3.718mm x 3.718mm 49-Bump WLP
MAX77963EWJ+T	-40°C to +85°C	3.718mm x 3.718mm 49-Bump WLP

+は鉛(Pb) フリー/RoHS 準拠のパッケージを表します。T=テープ&リール。

MAX77963

改訂履歴

版数	改訂日	説明	改訂ページ
0	5/23	市場投入のためのリリース	-