

# 結合インダクタを活用した 多相降圧レギュレータ、 48 Vから 12 Vへの変換効率が 大幅に向上

著者: Alexandr Ikriannikov、フェロー Laszlo Lipcsei、プロダクト・アプリケーション担当ディレクタ

## 概要

多くの場合、データ・センターや通信システムなどでは、配 電された48Vの電圧を基にして様々な電源電圧が生成されま す。48Vから中間電圧を生成するためには、多種多様な降圧 ソリューションを利用できます。なかでも最も簡単な方法は、 恐らく降圧トポロジを使用するというものです。それにより高 い性能が得られるはずですが、多くの場合、電力密度について は期待どおりの結果は得られません。本稿で紹介するのは、結 合インダクタ (CL: Coupled Inductors) を活用して多相降 圧構成を改良する方法です。それにより、非常に重要な性能上 のメリットを維持しつつ、最先端の代替ソリューションに匹敵 するレベルまで電力密度を改善することができます。多相結合 インダクタを使用すると、巻線間に逆結合が生じます。それに より、各位相電流における電流リップルを相殺することができ ます。このメリットは、効率とのトレードオフに活かすことが できます。あるいは、小型化や電力密度の改善を行いたい場合 のトレードオフに利用することも可能です。本稿で紹介するの は、48V入力/1.2kW出力の降圧ソリューションにおいて、 磁気部品の体積と重量を1/4に抑えつつ、98%のピーク効率 を実現する方法です。設計済みのシステムは、業界標準の1/8 ブリック・サイズで実装することができます。また、結合イン ダクタの性能指数 (FOM: Figure of Merit) に基づき、48V に対応する降圧トポロジを最適化する方法も紹介します。本稿 で解説する内容は、DC/DC変換に取り組む技術者にとって非 常に興味深いものであるはずです。

#### はじめに

一般に、データ・センターや通信システム向けに配電された48V の電圧は、いったん中間電圧(多くの場合、12V以下)に降圧さ れます。その上で、様々なローカルのPOL (Point of Load) コ ンバータによる降圧処理が行われます。その結果、様々な電圧が 様々な負荷に対して直接供給されることになります。48Vから 12Vへの降圧を担うものとしては、多相降圧コンバータが第一の 選択肢となるでしょう (図1)。その種のソリューションを採用す れば、レギュレートされた出力電圧Vっが得られると共に、高速 な過渡応答が実現されます。しかも、比較的容易かつコストを抑 えて実装することが可能です。数百Wから1kW超の電力を対象 とする場合には、4並列の多相コンバータが選択肢になるケース が多いでしょう。但し、その際には高い効率を得ることが重要な 要件になるはずです。その結果、重大な課題に直面することにな ります。スイッチング周波数が比較的低いコンバータで48Vと いう高い電圧を扱う場合には、12Vや5Vといった低い電圧を扱 う場合と比べて、スイッチング損失を少なく抑えることができま せん。明らかに高い電圧がより長い時間印加されることになるの で、「電圧」×「秒数」という形で磁気部品の負荷が増大します。 その結果、48Vに対応するためには大型の磁気部品が必要になり ます。また、より低い電圧を扱う場合と比べて著しく大きい[電 圧]×「秒数〕の値に耐えるためには、多重巻線を採用しなけれ ばならなくなります。




図 1. ディスクリートのインダクタ(DL: Discrete Inductors)で 構成された4相降圧コンバータ













入力が48Vの降圧コンバータでも高い効率を達成することは可 能ですが、全体的なサイズが非常に大きくなります。その体積の 大半を占めるのがインダクタです。

本稿では、48Vから12Vへの降圧を実現し、約1kWの出力に対 応できる基本的なレギュレータについて考えます。スイッチング 周波数は200kHzで、6.8μHのディスクリートのインダクタを4 相構成で使用すると仮定します。その場合、4つのインダクタが 群を抜いて大きく、背の高いコンポーネントになるはずです。つ まり、ソリューションの体積の大部分を占めることになります。 本稿で示すソリューションは、この初期設計で得られる高い効率 を維持(または改善)しつつ、磁気部品のサイズを大幅に縮小す ることを目的としたものです。

上記の従来型の降圧構成において、各相の電流リップルは以下に 示す式(1)によって求められます。

$$dIL_{DL} = \frac{V_{IN} - V_O}{L} \times \frac{D}{F_S} \tag{1}$$

ここで、 $V_o$ は出力電圧、 $V_{IN}$ は入力電圧、Dはデューティ・サイ クル  $(V_{\circ}/V_{\mathbb{N}})$ 、Lはインダクタンス、 $F_{s}$ はスイッチング周波数で す。

本稿で紹介するソリューションでは、ディスクリートのインダク タ(以下、DL)を、漏れインダクタンスがL<sub>k</sub>、相互インダクタン スが $L_m$ の結合インダクタ(以下、CL)で置き換えます $^{1\sim7}$ 。この CLの電流リップルは、式(2)で表すことができます<sup>6</sup>。また、 FOMは式(3)で表すことが可能です。2つの式で使われている  $N_{nh}$ は結合した相の数、 $\rho$ は式(4)で表される結合係数、jはイ ンデックスです。このインデックスは、式(5)に示すように、 適用可能なデューティ・サイクルの範囲を定義します。

$$dIL_{CL} = \frac{V_{IN} - V_O}{L_k} \times \frac{D}{F_S} \times \frac{1}{FOM(D, N_{ph}, \rho, k)}$$
(2)

$$FOM = \frac{\left(1 + \frac{\rho}{\rho + 1} \times \frac{1}{N_{ph} - 1}\right)}{1 - \left[\frac{(N_{ph} - 2 \times j - 2) + \frac{j \times (j + 1)}{N_{ph} \times D} + \frac{\rho}{\rho + 1}}{N_{ph} \times (1 - D)}\right] \times \frac{\frac{\rho}{\rho + 1}}{N_{ph} - 1}}$$
(3)

$$\rho = \frac{L_m}{L_k} \tag{4}$$

$$j = floor (D \times Nph) \tag{5}$$

### CLに関する考察

改良のための最初のステップは、FOMのグラフを作成すること です。具体的には、結合係数 $L_m/L_k$ のいくつかの妥当かつ実用的 な値に対し、Nohが4の場合のグラフをプロットします。図2の 赤色の線はL<sub>m</sub>/L<sub>k</sub>が0の場合のものです。これは、DLを使用す る場合にFOMが1になるベースラインを表します。この非常に リークの少ないノッチCL (NCL) 構造は、一般的に非常に高い L<sub>m</sub>/L<sub>k</sub>を達成可能であり、高い値のFOMを得ることができます<sup>8</sup>  $^9$ 。対象とするデューティ・サイクルは、最初のノッチであるD= 12V/48V = 0.25という理想的な位置にありますが、 $V_{IN}$ と $V_{O}$ についてはある程度の範囲を対象として考えなければなりませ ん。例えば、V<sub>IN</sub>については、公称値である48V(または54V) にいくらかの許容誤差が加わった値になる可能性があります。ま た、Voも12Vから少し外れた値に調整されることがあるはずで す。デューティ・サイクルDが0.25を中心とする一定の範囲内 で変化する場合、電流リップルを小さく抑えた状態に保つには、 NCLではなく一般的な CLの設計を選択します。そうすると、リー クは非常に多くなりますが、先ほどと同等の高いFOMが得られ ます。 $L_m/L_{\downarrow} > 4$ とすると、図20FOMから考えて、CL00イン ダクタンスをDLの基本設計と比べて約1/6に下げることができ ます。貯蔵できるエネルギー量が減少することは、必要な磁気部 品の体積に直接的な影響を及ぼします。従って、6.8µHのDLの 代わりに1.1μHのCLを使用すれば、小型化を実現できるはずで す。




図2. 値の異なるL<sub>m</sub>/L<sub>k</sub>に対する4相CLのFOMと デューティ・サイクルDの関係。枠で囲まれた部分が対象範囲です。

ここで、図3に示した電流リップルのグラフをご覧ください。こ れは、V<sub>IN</sub>が48V、F<sub>s</sub>が200kHzという条件で2つの設計の性能 を比較したものです。1つは6.8μHのDLを使用した基本的な設 計、もう1つは本稿で提案する $4 \times 1.1 \mu H$  ( $L_m = 4.9 \mu H$ ) の4 相CLを使用した設計です。対象とする範囲において、CLを使用し た場合の電流リップルはDLを使用した場合の電流リップルと同 じかそれよりも小さくなっています。これは、回路のすべての信 号波形のRMS値が同等で、伝導損失も同等であるということを 意味します。また、同じF、に対するリップルが同等であるという ことは、スイッチング損失やゲート・ドライブ損失なども同等で あるということになります。更に、2つのソリューションの効率 もほぼ同等になるはずです(DLとCLのインダクタにおける損失 の寄与分は唯一の相違点になりますが、それらも同等であると仮 定しています)。




図3. 電流リップルと $V_O$ の関係。 $V_N$ が48V、 $F_S$ が200kHzの条件で、  $6.8\mu$ HのDL、 $4 \times 1.1\mu$ HのCLを使用する場合を比較しています。 枠で囲まれた部分が対象範囲です。

続いて図4をご覧ください。図の上側に示したのは、6.8μΗの4 つのDLです。図の下側に示したのは、それらを置き換えるため に設計した4×1.1µHのCLです<sup>5</sup>。各DLのサイズは28mm× 28mm×16mmであり、互いの間隔は0.5mmであるとします。 これらを56.5mm×18mm×12.6mmの4相CLで置き換えれ ば、磁気部品の体積は1/4に縮小されます。

図5は、CLを使用して48Vから12Vへの降圧を実現するレギュ レータ全体の外観を示したものです。プリント回路基板の片面に 配置されたコンポーネントは、1/4ブリックの外形の範囲内に収 まっています。CLの寸法と実装面積は、2つのCLが業界標準の 1/4ブリック・サイズに収まるよう意図して設計されています。 約1mmのすべてのコンポーネント (FET、コントローラIC、セ ラミック・コンデンサなど)をプリント回路基板の背面に配置す れば、この1.2kW対応のソリューションを1/8ブリック・サイ ズに収めることができます。




図4.6.8μHの4つのDL (上) と4×1.1μHのCL (下)。 4つのDLを1つのCLに置き換えることで、体積は1/4に縮小されます。



図5.48 Vから12 Vへの降圧を担うレギュレータ すべてのコンポーネントは、基板上面(1/4ブリックの外形範囲内)に 配置されています。約1mmのコンポーネントをすべて背面に配置すれば、 1/8ブリック・サイズに収めることができます。

#### 性能の向上

 $6.8\mu H ODL を 4 \times 1.1\mu H OCL に変更すると、インダクタに流れ$ る電流のスルー・レート(上限値)が6倍に向上します。このこ とは、間違いなく過渡応答の改善につながります。しかも、磁気 部品の体積が1/4になるのにもかかわらず、100℃におけるイン ダクタの定格飽和電流は約2倍に向上します。

図6に示したのは、本稿で提案するソリューションの過渡応答で す。V<sub>IN</sub>が48V、V<sub>○</sub>が12Vという条件で測定しました。期待し たとおり、フィードバックによって負荷電流が変化しても出力電 圧は既定値にレギュレートされています。また、入力電圧の変化 に対する補償も行われています。

恐らく、この種のシステムで最も重要な性能パラメータは効率で しょう。これについては図7のような結果が得られます。このグ ラフでは、比較の対象として業界で最先端とされるソリューショ ンの効率も示しています。ここでは、最先端のソリューションと して、EPC (Efficient Power Conversion ) の「EPC9174」を 例にとっています。このソリューションでは、マトリックス変圧 器を使用しています。また、窒化ガリウム(GaN)をベースとす るFETを1次側と2次側に配置するLLC回路を採用しています。 それにより、48Vから12Vへの降圧(降圧比は4:1で固定)を 実現します<sup>10</sup>。この最先端のソリューションにおける全負荷効率 は96.3%となっています。それに対し、本稿で提案するソリュー ションでは、それを上回る97.6%という値を達成しています。つ まり、全負荷の条件における電力損失は最先端のソリューション と比べて16.6Wも少なくなっており、1/1.6に抑えられることに なります。ここで注目していただきたいのは、最先端のソリュー ションでも既にかなり高いレベルの効率が達成されているという ことです。それよりも更に大きく損失を削減するというのは、一 般的には非常に難易度が高いことです。

本稿で提案するソリューションでは、サイズと効率の間でトレー ドオフを行うことも可能です。図8では、2つの条件で効率を比 較しています。1つは、 $4 \times 1.1 \mu$ HのCL(DLと比べて磁気部品 のサイズは1/4)を使用している場合です。もう1つは、それよ りも大きな4×3μHのCLを使用し、インダクタの体積をDLの 1/2に縮小した場合です。インダクタの物理的なサイズが大きい 4×3μHのCLを使用した方が、漏れインダクタンスと相互イン ダクタンスは大きくなります。それぞれの値は、 $L_k$ が $3\mu H$ 、 $L_m$ が  $10\mu H$ です。このことから、 $F_s$ は110kHzまで引き下げることが できます。それにより、負荷の全範囲にわたって効率が格段に高 くなります。




図6.75Aのステップ状の負荷に対する過渡応答。  $4 \times 1.1 \mu H$ の CL を使用しています。  $V_{o}$ は 12 V です。




図7. 本稿のソリューションと最先端のソリューション (EPC9174) の 効率。EPC9174は、1/8ブリックのフォーム・ファクタで 48Vから12Vへの降圧を実現します。




図8. CLの条件を変更した場合の効率。 48Vから12Vへの降圧ソリューションにおいて、 効率とサイズのトレードオフを実現できます。

#### まとめ

本稿では、CLのメリットを活用した降圧ソリューションを紹介 しました。磁気部品のトータルのサイズは、DLを使用する基本 的な設計と比べて1/4分に縮小できます。そのため、48Vから 12Vへの降圧を行う1.2kW出力のソリューションを、業界標準 の1/8ブリック・サイズで実装することが可能になります。この ソリューションでは、磁気部品のサイズを1/4に縮小しつつ、優 れた効率を維持し、優れた過渡応答を得ることができます。イン ダクタに流れる電流のスルー・レートは6倍、インダクタの定格 飽和電流I<sub>sat</sub>は2倍に向上します。

本稿では、業界で最先端とされるソリューションも紹介しまし た。このソリューションは、本稿で紹介したソリューションと同 じフォーム・ファクタで48Vから12Vへの降圧を実現します。 ただ、本稿で紹介したソリューションは、その最先端のソリュー ションと比べて全負荷における電力損失を約1/1.6に抑えられま す。磁気部品のサイズが1/4より大きくなっても構わない場合に は、更に効率を高めることも可能です。

本稿で紹介したソリューションは、完全なレギュレートを実現し ます。また、お客様のマザーボードに直接配置することが可能で す。コストの面でも最適な結果が得られるように、標準的なシリ コンベースのFETを採用しています。それに対し、業界で最先端 とされるソリューションでは、GaN FETを使用して降圧比が4:1 のLLC回路を実現しています。また、そのソリューションでは完 全なレギュレートが実現されているとは言えません。外部の影響 を受けやすいレイアウトを採用しており、マトリックス変圧器を 埋め込んだ特殊な多層プリント基板を使用する独立したモジュー ルとして製造されています。

本稿に紹介したソリューションは、アナログ・デバイセズが特許 を取得済みのCL技術の効果を示す一例です。このIP (Intellectual Property) によって、性能の面で様々なメリットを得ることがで きます。当社は、DC/DCアプリケーションを必要とする多くの お客様にこの技術を提供したいと考えています。

### 参考資料

- <sup>1</sup> Aaron M. Schultz、Charles R. Sullivan [Voltage Converter with Coupled Inductive Windings, and Associated Methods(結合誘導巻線を備えた電圧コンバータ、それに関連 する手法)」U.S. Patent 6,362,986、2001年3月
- <sup>2</sup> Jieli Li [Coupled Inductor Design in DC-DC Converters (DC/DCコンバータ用の結合インダクタの設計)」MS Thesis、 2001年、Dartmouth College
- <sup>3</sup> Pit-Leong Wong, Peng Xu, P. Yang, F. C. Lee [Performance] Improvements of Interleaving VRMs with Coupling Inductors(結合インダクタを備えるインターリーブVRMの性能 を改善する)」IEEE Transactions on Power Electronics、Vol. 16、No. 4、2001年7月
- <sup>4</sup> Yan Dong [Investigation of Multiphase Coupled-Inductor Buck Converters in Point-of-Load Applications (多相結合イ ンダクタを採用したPOLアプリケーション向け降圧コンバータ に関する調査)」Ph.D. Thesis、2009年、Virginia Polytechnic Institute and State University, USA
- <sup>5</sup> Alexandr Ikriannikov [Coupled Inductor with Improved Leakage Inductance Control (漏れインダクタンスの制御性を 高めた結合インダクタ)」U.S. Patent 8、102.233、2009年1
- <sup>6</sup> Alexandr Ikriannikov, Di Yao [Addressing Core Loss in Coupled Inductors (結合インダクタのコアの損失に対処する)」 Electronic Design News、2016年12月
- <sup>7</sup> Alexandr Ikriannikov [Coupled Inductor Basics and Benefits (結合インダクタの基本、そのメリット)」Analog Devices、2021年
- <sup>8</sup> Alexandr Ikriannikov [Evolution and Comparison of Magnetics for the Multiphase DC-DC Applications (多相 DC/DCアプリケーション向けの磁気部品、その進化と比較)」 IEEE Applied Power Electronics Conference、2023年3月
- <sup>9</sup> Alexandr Ikriannikov, Di Yao [Converters with Multiphase Magnetics: TLVR vs CL and the Novel Optimized Structure (多相磁気部品を備えるコンバータ: TLVRとCLの比較、最適化された新たな構造)」PCIM Europe、 2023年5月
- <sup>10</sup> [EPC9174-Evaluation Board (評価用ボード [EPC9174])] Efficient Power Conversion Corporation

#### 著者について

Alexandr Ikriannikovは、アナログ・デバイセズのフェ ローです。通信/クラウド・パワー・チームを担当して います。カリフォルニア工科大学でCuk博士に師事。パ ワー・エレクトロニクスの研究に携わり、2000年に電気工 学の博士号を取得しました。大学院では、AC/DCアプリ ケーション用の力率改善のプロジェクトや、マーズ・ロー バー (火星探査車) 用のDC/DC変換 (15Vから400V) のプロジェクトなどに携わりました。大学院修了後は Power Tenに入社。数kWクラスのAC/DC電源の再設計 と最適化に従事しました。2001年には、2013年にMaxim Integrated (現在はアナログ・デバイセズの一部門) に買 収されたVolterra Semiconductorに入社。主に低電圧/ 大電流のアプリケーションや結合インダクタに関する業務 に取り組みました。現在はIEEEのシニア・メンバーも務め ています。60件を超える特許を保有。現在も新たな特許を 出願中です。パワー・エレクトロニクスの分野に関する複 数の出版物の執筆も担当しています。

Laszlo Lipcseiは、アナログ・デバイセズのディレクタです。通信/クラウド・パワー・チームを担当しています。ブカレスト工科大学でオートメーションとコンピュータに関する電気工学の修士号を取得。2000年に $O_2$ Microに入社しました。同社で主に担当したのは電力変換ICやバッテリ管理ICの定義と開発です。2015年にMaxim Integrated (現在はアナログ・デバイセズの一部門)に入社。AR&Dチームに加わり、ソフトウェア定義型バッテリの定義とシステム開発を統括しました。同チームは「CES 2020」で披露されたワイヤレスBMSの概念検証に用いるバッテリ・パックの開発も担いました。2020年初頭からは、主に48Vの多相電力変換アーキテクチャの開発に従事しています。50件を超える特許を保有。現在も新たな特許を出願中です。

# EngineerZone® オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュニティに参加すれば、各種の分野を専門とする技術者との連携を図ることができます。難易度の高い設計上の問題について問い合わせを行ったり、FAQを参照したり、ディスカッションに参加したりすることが可能です。



SUPPORT COMMUNITY

Visit ez.analog.com

\*英語版技術記事はこちらよりご覧いただけます。

