

# 高速コンバータを 使いこなすためのサバイバル ガイド【デジタル出力編】

著者: Jonathan Harris、プロダクト・アプリケーション・エンジニア

#### 概要

A/Dコンバータ(ADC)製品を選択する際には、様々なパラ メータについて検討する必要があります。そうしたパラメー タの1つがデジタル・データの出力方式です。現在、高速コ ンバータでよく使用されているのは、CMOS、LVDS (Low Voltage Differential Signaling), CML (Current Mode Logic) の3種です。それぞれには、個々のアプリケーション において考慮すべき長所と短所があります。各長所/短所は、 ADCのサンプリング・レート、分解能、出力データ・レート、 システムで許容できる消費電力などに関連づけられます。本稿 では、各出力方式の電気的仕様や物理的構成、効率などについ て説明します。最後に、各方式はどのようなアプリケーション に適しているのかということについてまとめます。

#### CMOS方式のデジタル出力ドライバ

一般に、サンプル・レートが200MSPS未満のADCでは、 CMOS方式のデジタル出力が使われています。同方式に対応す る最も典型的なデジタル出力ドライバは、図1 (a) に示すような ものになります。ご覧のように、電源 $V_{DD}$ とグラウンドの間に接 続した2個のトランジスタ (1個のPMOSと1個のNMOS) で構 成されています。この構成では、ローがハイに、ハイがローにと いった具合に出力が反転します。これを避けたい場合には、図1 (b) のようにバック・ツー・バックの構成を使用します。CMOS 用の出力ドライバには、入力インピーダンスが高く、出力イン ピーダンスが低いという特徴があります。入力インピーダンスが 高い理由は、入力部が2個のCMOSトランジスタのゲートに相 当するからです。CMOSトランジスタのゲートは、ゲート酸化 膜によって他の導体から絶縁されています。そのため、入力イン ピーダンスは数 $k\Omega$ から数 $M\Omega$ のレベルに達します。一方、ドラ イバの出力インピーダンスは、ドレイン電流Iっによって決まりま す。通常、同電流の値は大きくはありませんが、インピーダンス は数百 $\Omega$ 未満に抑えられます。CMOS出力では、出力電圧が $V_{DD}$ 近辺からグラウンドまで(あるいはその逆)の間で変化すること になります。そのため、Vppの値によっては、かなり振幅の大き い信号が出力されることになります。




図1. CMOS出力用の典型的なデジタル出力ドライバ

入力インピーダンスが高く、出力インピーダンスが比較的低いこ とから、通常は1つのCMOS出力によって複数のCMOS入力を 駆動できます。このことは、CMOS方式の長所の1つです。ま た、CMOSには、スタティック電流(静止電流)が少ないという 長所もあります。多くの電流が流れるのは、2つのトランジスタ がスイッチングするときだけです。ドライバの入力がグラウンド に接続されたローの状態か、Vppに接続されたハイの状態では、 ドライバにはほとんど電流は流れません。しかし、ローからハイ またはハイからローに切り替わるときだけ、瞬間的にVppからグ ラウンドに至る低抵抗の経路が形成されます。200MSPS以上の ADCでは、CMOS方式はあまり使用されません。その主な理由 は、この過渡的な電流によって消費される電力が問題視されるか らです。

また、CMOS方式の出力ドライバは、ADCの各ビットに対して 1個必要になります。つまり、分解能が14ビットのADCであ れば、14個のドライバが必要になるということです。一般的な ADC製品では、1つのパッケージ(1つのチップ)に1個以上の ADCが集積されます。1個のパッケージ内にあるADCの数は最 大8個程度です。その場合、データを出力するためだけに112本 の出力ピンが必要になります。これは、パッケージングの観点か ら言って好ましいことではありません。それだけでなく、消費電 力の増加や基板レイアウトの複雑化の原因にもなります。このよ うな問題に対処するために導入されたのがLVDSです。









# LVDS方式のデジタル出力ドライバ

LVDSは、CMOSに勝るいくつかの特徴を備えています。例えば、 シングルエンドの信号ではなく差動信号を使用する点や、その信 号振幅が約350mVという低い電圧である点が挙げられます。信 号の振幅が小さいということは、スイッチング時間を短くできる ということを意味します。そうすれば、EMI(電磁干渉)を低減 することができます。また、差動型であるという特徴から、同相 ノイズを除去できるというメリットが得られます。差動型の場合、 信号経路の両方(+側と-側)に同等のノイズが結合することに なり、差動レシーバーの部分でそれらのほとんどが相殺されるか らです。一方、LVDSには、インピーダンスを厳密に調整しなけ ればならないという欠点もあります。具体的には、負荷抵抗が約 100Ωになるようにしなければなりません。通常、これはLVDS レシーバーに終端抵抗を並列接続することで実現します。また、 LVDSでは、インピーダンスを調整した信号伝送ラインを使用す る必要があります。シングルエンドの場合には50Ω、差動の場 合には100Ωにインピーダンスを維持します。




図2.LVDS出力用の典型的なデジタル出力ドライバ

図2に示したLVDS用の出力ドライバをご覧ください。そのトポ ロジから理解できることですが、この回路は、出力電源のDC負 荷電流が固定された状態で動作します。そのため、出力の論理が 変化する際に、CMOS方式で見られるような大きな電流スパイ クが発生することはありません。この回路のソース電流/シンク 電流は、3.5mA (公称値) に設定されています。そのため、終端 抵抗が100Ωであれば、出力電圧の振幅は350mV(公称値)に なります。この回路のコモンモード・レベルは 1.2V (代表値) に 設定されており、電源電圧としては3.3V、2.5V、1.8Vを使用で きます。

LVDSのインターフェースについて定義した規格は2つあり ます。最もよく使用されているのは、ANSI/TIA/EIA-644仕 様 (Electrical Characteristics of Low Voltage Differential Signaling [LVDS] Interface Circuits) です。もう1つは、IEEE 1596.3 (IEEE Standard for Low-Voltage Differential Signals [LVDS] for Scalable Coherent Interface [SCI]) です。

LVDSを利用する場合には、信号配線のレイアウトに特別の注意 を払うことが求められます。そうすれば、サンプリング・レー トが200MSPS以上のADCには多くのメリットがもたらされま す。LVDSに対応する出力ドライバの動作は定電流動作なので、 CMOS方式のように多くの電流を消費することなく、多くの出力 を駆動できます。また、LVDSはDDR (Double-data Rate) モー

ドの動作に対応できます。つまり、単一のLVDSドライバにより、 2倍の速度で、2倍の量のビット・データを伝送できるというこ とです。このことから、CMOS方式と比べて必要な出力ピンの 数を1/2に削減できます。同時に、消費電力も削減されることに なります。このように、LVDSにはCMOSより多くの長所があ りますが、やはり限界はあります。例えば、ADCの分解能が高 くなるにつれ、必要なデータ出力の数に対応してLVDSインター フェースを基板上に配置するのが難しくなります。また、ADC のサンプル・レートは高まり続けているので、いずれはLVDSイ ンターフェースで対応できるデータ・レートを超えるレベルに達 することになるでしょう。

## CML方式の出力ドライバ

ADCのデジタル出力インターフェースについては1つのトレンド があります。それは、CML方式の出力ドライバを使用してシリア ル・インターフェースを構成するというものです。この方法は、 分解能が高く(14ビット以上)、高速(200MSPS以上)で、消 費電力が少なく、パッケージが小型の製品でよく使用されます。 例えば、最新のADCで使われるJESD204のシリアル・インター フェースは、CMLに対応する出力ドライバを採用しています。 それにより、JESD204B(現在の最新リビジョン)に対応するシ リアル・インターフェースでは、ADCの出力データ・レートが 12Gbpsまで高められています。また、シリアル・インターフェー スを採用していることから、出力ピンの数が大幅に削減されます。 加えて、クロックは8b/10bで符号化されたデータ・ストリーム に埋め込まれることから、クロック信号を伝送する必要はありま せん。データ用の出力ピンの数も、最少2本に削減できます。今 後もADCの分解能、速度、チャンネル数が増加していくと、求 められるスループットに対応するためには、データ用の出力ピン の数を増やさなければならなくなるかもしれません。その場合で も、CMLではシリアル・インターフェースを採用していることか ら、ピンの増加数はCMOSやLVDSに比べるとわずかで済みま す。CMOSやLVDSでは、パラレル・データを伝送することから、 かなりピン数を増やさなければならなくなります。

図3に示したのは、CML用のドライバの典型的なアーキテクチャ です。この構成は、JESD204または同様のデータ出力形式に対 応するADCでよく使われます。図3のアーキテクチャでは、任 意のソース終端抵抗とコモンモード電圧を使用しています。この 回路の入力は、2つの出力端子に適切な論理値が送出されるよう 各電流源のスイッチを駆動します。




図3. CML出力用の典型的な出力ドライバ

CML用のドライバは、LVDS用のドライバと同様に定電流モー ドで動作します。そのため、消費電力が少ないというメリットが 得られます。また、出力ピンの数自体が少ないので、トータルの 消費電力も少なく抑えられます。一方、LVDSと同様に、負荷終 端に加え、シングルエンドの場合で50Ω、差動型の場合で100 Ωにインピーダンスを調整した伝送ラインが必要になります。 図3に示したように、高帯域信号の感度に依存した信号の反射 を抑えるために、ドライバ自身にも終端を施すことがあります。 JESD204に対応するADCでは、データ伝送速度に応じて差動 電圧とコモンモード電圧の仕様が異なります。データ伝送速度が 6.375Gbps までの場合、差動電圧のレベルは800mV (公称値)、 コモンモード電圧は約1.0Vです。データ伝送速度が6.375Gbps ~12.5Gbpsの場合には、差動電圧のレベルは400mV、コモン モード電圧は約1.0Vです。ADCの速度と分解能は引き続き向 上しています。また、多種多様なアプリケーションでADCに求 められる要件と足並みを揃えるためには、高速伝送に対応できる CML方式のドライバを採用するのが望ましいと言えるでしょう。

# タイミングに注意!

各方式に対応する出力ドライバを使用する際には、タイミングに 注意を払わなければなりません。CMOSとLVDSでは、複数の 並列データ出力が存在するので、スキューを最小限に抑えるため に信号の配線経路に注意する必要があります。スキューが大きす ぎると、レシーバーで適切なタイミングを確保できなくなってし まうかもしれないからです。また、クロック信号と出力データ信 号は整列させた状態で配線する必要があります。クロックと出力 データの配線経路については、スキューが大きくならないように 細心の注意を払わなければなりません。

JESD204対応インターフェースで使われるCMLについては、 デジタル出力の配線経路に注意する必要があります。CMOS、 LVDSと比べると出力データ数が大幅に少ないので、その作業は 比較的容易になります。それでも、完全に無視してはなりません。 CMLではクロックがデータに埋め込まれるので、出力データとク ロックの間のタイミング・スキューを気にする必要はありません。 但し、レシーバーでCDR (Clock and Data Recovery) 回路が 適切に働いていることを確認する必要があります。

CMOSとLVDSでは、スキュー以外にセットアップ・タイムと ホールド・タイムにも注意を払わなければなりません。出力デー タは、クロックのエッジが変化するよりも前のタイミングで適切 な論理状態に駆動されている必要があります。また、クロックの エッジが変化した後には十分な時間その論理状態が維持されてい なければなりません。これについては、出力データとクロックの 間のスキューからの影響を受けることがあります。したがって、 良好なタイミング関係を維持することが重要です。LVDSでは、

小振幅の信号を差動型で伝送します。そのため、CMOSにはな いメリットが得られます。LVDS用のドライバは、CMOS用のド ライバのように振幅の大きい信号を駆動する必要はありません。 また、論理を切り替えるときに電源から多くの電流が流れること もありません。そのため、論理を変化させる際に問題が生じる可 能性は低いと言えます。いくつものCMOS用ドライバが同時に スイッチングすると、電源電圧が降下し、レシーバーに対して正 しい論理値を送出できなくなる可能性があります。一方、LVDS では、電流レベルを一定に維持することによって、そのような問 題を回避しています。また、LVDSは差動伝送を採用しているの で、同相ノイズに対して本質的な耐性を発揮します。CMLは、 LVDSと同様の長所を備えています。まず、CML用のドライバで も電流レベルが一定に維持されるので、それによるメリットが得 られます。また、シリアル・データを伝送することから、LVDS よりも必要なピン数が大幅に少なくなります。更に、CMLも差動 伝送を採用しているので、同相ノイズに対する耐性が得られます。

ADCの速度と分解能が向上するのに伴い、デジタル出力用のド ライバ技術も進化させる必要があります。高性能のADCでは、 データ伝送方式としてシリアル・インターフェースが採用され る傾向があります。そのため、デジタル出力にはCML方式がよ り広く使われるようになってきました。ただ、最新の設計におい て、CMOSやLVDSも引き続き使われています。アプリケーショ ンごとに、どれが最も適切であるかは異なるからです。CMOS、 LVDS、CMLのいずれにも長所と短所があり、設計の際に考慮す べき事柄が存在します。サンプリング・レートが200MSPS未満 のADCについては、現在でもCMOSが使用に適した技術だと言 えます。それよりもサンプリング・レートが高い場合には、多く のアプリケーションにおいて、CMOSよりもLVDSの方が妥当 な選択肢になるでしょう。更に効率を高め、消費電力とパッケー ジ・サイズを削減したい場合には、JESD204のようなシリアル・ インターフェースに対応するCMLを選択するとよいでしょう。

#### 参考資料

Cindy Bloomingdale, Gary Hendrickson [AN-586] Application Note: LVDS Data Outputs for High-Speed Analog-to-Digital Converters (高速A/Dコンバータのための LVDSデータ出力)」Analog Devices、2002年

JEDEC Standard JESD204 (2006年4月)、JEDEC Solid State Technology Association

JEDEC Standard JESD204A (2008年4月)、JEDEC Solid State Technology Association

JEDEC Standard JESD204B (2011年7月)、JEDEC Solid State Technology Association

### 著者について

Jonathan Harrisは、アナログ・デバイセズの高速コンバー タ・グループ (ノース・カロライナ州グリーンズボロ) に所 属するプロダクト・アプリケーション・エンジニアです。ア プリケーション・エンジニアとして7年以上の経験を有して おり、RF製品のサポートを担当してきました。ノースカロ ライナ大学シャーロット校で電子工学の学士号、オーバー ン大学で電子工学の修士号を取得しています。趣味は、モ バイル・オーディオ、ニトロ・ラジコン、大学フットボール に加え、2人の子供と過ごすことです。

# EngineerZone® オンライン・サポート・コミュニティ

アナログ・デバイセズのオンライン・サポート・コミュ ニティに参加すれば、各種の分野を専門とする技術者と の連携を図ることができます。難易度の高い設計上の問 題について問い合わせを行ったり、FAQを参照したり、 ディスカッションに参加したりすることが可能です。

**► ADI Engineer**Zone™

SUPPORT COMMUNITY

Visit ez.analog.com

\*英語版技術記事はこちらよりご覧いただけます。



com/jp/contact をご覧ください。