AD9546

推荐新设计使用

双 DPLL 数字时钟同步器

产品模型
2
产品技术资料帮助

ADI公司所提供的资料均视为准确、可靠。但本公司不为用户在应用过程中侵犯任何专利权或第三方权利承担任何责任。技术指标的修改不再另行通知。本公司既没有含蓄的允许,也不允许借用ADI公司的专利或专利权的名义。本文出现的商标和注册商标所有权分别属于相应的公司。

Viewing:

产品详情

  • 数字时钟传输子系统
  • 9 个独立的 UTS 块(时间戳出口)
  • 2 个独立的 IUTS 块(时间戳入口)
  • 双 DPLL 可同步 1 Hz 到 750 MHz 物理层时钟,可在提供频率转换的同时去除噪声基准电压源的信号抖动
  • 符合 ITU-T G.8262 和 Telcordia GR-253 标准
  • 支持 Telcordia GR-1244、ITU-T G.812、ITU-T G.813、ITU-T G.823、ITU-T G.824、ITU-T G.825 和 ITU-T G.8273.2
  • 针对低至 50 ppb (5 × 10−8) 的频率偏移,可进行持续频率监控和基准电压源验证
  • 两个 DPLL 都配有带有 24 位可编程模块的 24 位小数分频器
  • 可编程数字环路滤波器带宽:0.0001 Hz 至 1850 Hz
  • 两个独立的可编程辅助 NCO(1 Hz 至 65,535 Hz,分辨率 < 1.37 pHz),适合 PTP 应用中的 IEEE-1588 第 2 版伺服反馈
  • 自动和手动保持和基准电压源切换,实现零延迟、无中断或相位增建
  • 基于可编程优先级的基准电压源切换,支持手动、自动可逆和自动不可逆模式
  • 5 对时钟输出引脚,每对都可用作差分 LVDS/HCSL/CML 或用作 2 个单端输出(1 Hz 至 500 MHz)
  • 2 个差分或 8 个单端输入基准电压源
  • 交叉点多路复用器将参考输入与 PLL 互连
  • 支持嵌入式(模块化)输入/输出时钟信号
  • 快速 DPLL 锁定模式
  • 提供内部功能,可兼具晶体谐振器或晶体振荡器的低相位噪声特点,以及 TCXO 或 OCXO 的频率稳定性和精度
  • 针对自主初始化提供外部 EEPROM 支持
  • 1.8 V 单电源供电,带有内部调节功能
  • 内置温度监视器/警报和温度补偿,可增强零延迟性能
AD9546
双 DPLL 数字时钟同步器
AD9546 Functional Block Diagram AD9546 Pin Configuration
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目
提问

参考资料

了解更多
添加至 myAnalog

Add media to the Resources section of myAnalog, to an existing project or to a new project.

创建新项目

软件资源

找不到您所需的软件或驱动?

申请驱动/软件

硬件生态系统

部分模型 产品周期 描述
AD9545 推荐新设计使用 IEEE1588 第 2 版以及 1 pps 同步器和自适应时钟转换器
Modal heading
添加至 myAnalog

将产品添加到myAnalog 的现有项目或新项目中(接收通知)。

创建新项目

工具及仿真模型

IBIS 模型 1


评估套件

eval board
EVAL-AD9546

AD9546 评估板

特性和优点

  • 使用 6 V 墙式适配器和板载 LDO 电压稳压器可轻松实现电源连接。
  • 十个交流耦合输出 SMA 连接器,带用于 HCSL 的输出端电极
  • 两个单端交流耦合参考输入,也可用作差分交流耦合参考输入
  • 一个单端交流耦合参考输入和一个单端直流耦合参考输入,可一起配置为差分交流耦合参考输入
  • 引脚可编程,上电可配置性
  • 状态 LED
  • 使用 USB 连接进行 PC 控制
  • 具有简单图形用户界面的、基于 Microsoft Windows 的评估软件

产品详情

AD9546 评估板是一款紧凑易用的平台,用于评估 AD9546 的多输入、10 输出、双通道、数字时钟同步器的所有功能。AD9546 支持现有和新兴的国际电信联盟 (ITU) 标准,通过服务提供商分组网络,可交付频率、相位和时刻,这些分组网络包括 ITU-G.8262、ITU-T G.812、ITU-T G.813、ITU-T G.823、ITU-T G.824、ITU-T G.825 和ITU-T G.8273.2。

将 AD9546 的 10 个时钟输出同步为多达四个输入基准电压源中的任意一个。数字锁相环 (DPLL) 可减少与外部基准电压源相关的时序抖动。数字控制的环路和保持电路即使在所有参考输入失败时,仍可持续产生低抖动输出信号。AD9546 系统时钟由 52 MHz 晶振提供。或者,可以在 SMA 连接器上提供外部时钟信号(必须插入相关组件,才能启用此功能)。

应用

  • 5G 时序传输高精度同步
  • 全球定位系统 (GPS)、PTP (IEEE 1588) 和同步以太网 (SyncE) 抖动滤除和同步
  • 光传送网络 (OTN)、同步数字体系 (SDH) 以及宏基站和小蜂窝基站。
  • 小基站时钟(基带和射频)
  • Stratum 2、Stratum 3e 和 Stratum 3 保持、去除信号抖动和相位瞬态控制
  • JESD204B 支持模数转换器 (ADC) 和数模转换器 (DAC) 时钟
  • 运营商级以太网

EVAL-AD9546
AD9546 评估板
EVAL-AD9546 Evaluation Board EVAL-AD9546 Evaluation Board - Top View EVAL-AD9546 - Bottom View

最新评论

需要发起讨论吗? 没有关于 AD9546的相关讨论?是否需要发起讨论?

在EngineerZone®上发起讨论

近期浏览