DS21352
DS21352
不推荐用于新设计3.3V DS21352及5V DS21552 T1单芯片收发器
- 产品模型
- 2
Viewing:
产品详情
- 完整的DS1/ISDN-PRI/J1收发器功能
- 远程和短程LIU
- 无晶体抖动衰减器
- 生成DSX-1和CSU线路补偿
- 具有64字节缓冲器的HDLC控制器可配置为FDL或DS0操作
- 双两帧弹性存储滑动缓冲器,可连接高达8.192MHz的异步背板
- 8.192MHz时钟输出锁定至RCLK
- 交错PCM总线操作
- 每通道环回和空闲代码插入
- 8位并行控制端口多路复用或非多路复用总线(Intel或Motorola)
- 用于小数T1的可编程输出时钟
- 完全独立的发射和接收功能
- 生成/检测长度为1至8位的带内循环代码(包括CSU循环代码)
- IEEE 1149.1 JTAG边界扫描
- 与DS2152/54/354/554 SCT引脚兼容
- 100引脚LQFP封装(14 mm x 14 mm)3.3V (DS21352)或5V (DS21552)电源;低功耗CMOS
DS21352/552 T1单芯片收发器包含连接T1线路所需的所有功能,无论是DS1远程还是DSX-1短程线路。时钟恢复电路根据0英尺到超过6000英尺的T1线路长度自动调整。该器件可以生成-7.5dB、-15dB和-22.5dB的DSX-1线路补偿以及CSU线路补偿。板载抖动衰减器(可选32位或128位)可放置在发射或接收数据路径中。成帧器可定位帧和多帧边界并监控数据流以发出警报。它还用于提取和插入夺位信令数据和FDL数据。该器件包含一组内部寄存器,用户可以访问和控制此单元的操作。并行控制端口支持快速访问,因此单个控制器可以处理多条T1线路。该器件完全符合所有最新T1规范,包括ANSI T1.403-1995、ANSI T1.231-1993、AT&T TR 62411 (12-90)、AT&T TR54016和ITU G.703、G.704、G.706、G.823和I.431。
参考资料
数据手册 2
可靠性数据 1
应用笔记 3
设计笔记 21
技术文章 6
ADI 始终高度重视提供符合最高质量和可靠性水平的产品。我们通过将质量和可靠性检查纳入产品和工艺设计的各个范围以及制造过程来实现这一目标。出货产品的“零缺陷”始终是我们的目标。查看我们的质量和可靠性计划和认证以了解更多信息。
产品型号 | 引脚/封装图-中文版 | 文档 | CAD 符号,脚注和 3D模型 |
---|---|---|---|
DS21352L+ | Low Quad Flatpack | ||
DS21352LN+ | Low Quad Flatpack |
产品型号 | 产品生命周期 | PCN |
---|---|---|
11月 29, 2021 - 2218D ASSEMBLY |
||
DS21352L+ | 最后购买期限 |
这是最新版本的数据手册
工具及仿真模型
BSDL 模型文件 2
最新评论
需要发起讨论吗? 没有关于 DS21352的相关讨论?是否需要发起讨论?
在EngineerZone®上发起讨论